[go: up one dir, main page]

CN111509029B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111509029B
CN111509029B CN201910097623.8A CN201910097623A CN111509029B CN 111509029 B CN111509029 B CN 111509029B CN 201910097623 A CN201910097623 A CN 201910097623A CN 111509029 B CN111509029 B CN 111509029B
Authority
CN
China
Prior art keywords
well region
layer
gate
isolation
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910097623.8A
Other languages
English (en)
Other versions
CN111509029A (zh
Inventor
王雪梅
陈福刚
薛允
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910097623.8A priority Critical patent/CN111509029B/zh
Priority to US16/739,431 priority patent/US11658239B2/en
Publication of CN111509029A publication Critical patent/CN111509029A/zh
Application granted granted Critical
Publication of CN111509029B publication Critical patent/CN111509029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件及其形成方法，半导体器件包括：衬底；位于衬底内的第一阱区，所述第一阱区内具有第一离子；位于第一阱区内的隔离层；位于第一阱区内的第二阱区和第三阱区；所述第二阱区和第三阱区位于所述隔离层两侧，所述第二阱区和第三阱区内具有第二离子，所述第二离子与第一离子导电类型相反，且所述第二阱区和第三阱区与隔离层的最小距离大于零；位于第二阱区和第一阱区上的第一栅极结构；位于第三阱区和第一阱区上的第二栅极结构；位于隔离层上的隔离栅，所述隔离栅位于第一栅极结构和第二栅极结构之间，所述隔离栅内具有第二离子；分别位于第二阱区和第三阱区内的源漏掺杂层。所述半导体器件的性能得到提高。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
为了提高器件的承压能力，现有技术提出了横向漂移金属氧化物半导体(LDMOS)，横向漂移金属氧化物半导体的结构包括：位于基底内的第一阱区和第二阱区，第一阱区和第二阱区的导电离子类型不同，位于第一阱区和第二阱区上的栅极结构；分别位于栅极结构两侧基底内的源端掺杂层和漏端掺杂层，漏端掺杂层位于第二阱区内，源端掺杂层位于第一阱区内，源端掺杂层和漏端掺杂层内具有源漏离子，源漏离子导电类型与第一阱区阱离子导电类型相同。
然而，现有技术形成的LDMOS器件的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述技术问题，本发明提供一种半导体器件，包括：衬底；位于衬底内的第一阱区，所述第一阱区内具有第一离子；位于第一阱区内的隔离层；位于第一阱区内的第二阱区和第三阱区，所述第二阱区和第三阱区位于所述隔离层两侧，所述第二阱区和第三阱区内具有第二离子，所述第二离子与第一离子导电类型相反，且所述第二阱区和第三阱区与隔离层的最小距离大于零；位于第二阱区和第一阱区上的第一栅极结构；位于第三阱区和第一阱区上的第二栅极结构；位于隔离层上的隔离栅，所述隔离栅位于第一栅极结构和第二栅极结构之间，所述隔离栅内具有第二离子；分别位于第二阱区和第三阱区内的源漏掺杂层。
可选的，所述隔离层到第二阱区的距离与隔离层到第三阱区的距离相等。
可选的，第一栅极结构包括第一栅氧化层和位于第一栅氧化层表面的第一栅极层；第二栅极结构包括第二栅氧化层和位于第二栅氧化层表面的第二栅极层。
可选的，所述第一栅极层和第二栅极层的材料为多晶硅，所述第一栅极层和第二栅极层内具有第一离子。
可选的，所述第一栅极结构还延伸至隔离层上。
可选的，所述第二栅极结构还延伸至隔离层上。
可选的，所述隔离栅与第一栅极结构和第二栅极结构中的一者或二者相连接。
可选的，当所述半导体器件的为N型器件时，所述第一离子为N型离子，所述第二离子为P型离子；当所述半导体器件的为P型器件时，所述第一离子为P型离子，所述第二离子为N型离子。
可选的，所述隔离层的厚度为2000埃～2500埃。
可选的，所述第二阱区、隔离层和第三阱区沿第一方向排列；所述隔离层在所述第一方向上的宽度为0.2um～0.3um。
可选的，所述第二阱区、隔离层和第三阱区沿第一方向排列；所述隔离栅在所述第一方向上的宽度为0.2um～0.3um。
本发明还提供上述任意一种半导体器件的形成方法，包括：提供衬底；在衬底内形成第一阱区，所述第一阱区内具有第一离子；在第一阱区内的形成隔离层；在第一阱区内形成第二阱区和第三阱区，第二阱区和第三阱区位于隔离层两侧，所述第二阱区和第三阱区内具有第二离子，所述第二离子与第一离子导电类型相反，且所述第二阱区和第三阱区与隔离层的最小距离大于零；在第一阱区和第二阱区上形成第一栅极结构；在第一阱区和第三阱区上形成第二栅极结构；在隔离层上形成隔离栅，所述隔离栅位于第一栅极结构和第二栅极结构之间，所述隔离栅内具有第二离子；分别在第二阱区和第三阱区内形成源漏掺杂层。
可选的，所述隔离层到第二阱区的距离与隔离层到第三阱区的距离相等。
可选的，第一栅极结构包括第一栅氧化层和位于第一栅氧化层表面的第一栅极层；第二栅极结构包括第二栅氧化层和位于第二栅氧化层表面的第二栅极层。
可选的，所述第一栅极层和第二栅极层的材料为多晶硅，所述第一栅极层和第二栅极层内内具有第一离子。
可选的，所述隔离栅与第一栅极结构和第二栅极结构相连接；所述第一栅极结构、第二栅极结构和隔离栅的形成方法包括：在第一阱区上形成初始栅极结构，所述初始栅极结构包括初始栅氧化层和位于初始栅氧化层表面的初始栅极层，所述初始栅极氧化层位于隔离层表面，且所述初始栅氧化层还延伸至部分第二阱区和部分第三阱区表面；对所述初始栅极层进行离子掺杂，掺杂离子为第一离子，形成掺杂栅极层；在衬底和掺杂栅极层上形成掩膜层，所述掩膜层覆盖部分第一阱区表面、部分第二阱区表面、部分第三阱区表面和部分掺杂栅极层，暴露出部分隔离层上的掺杂栅极层，以所述掩膜层为掩膜，对掺杂栅极层进行离子注入，所述离子注入的注入离子为第二离子，形成隔离栅、第一栅极结构和第二栅极结构，所述隔离栅位于第一栅极结构和第二栅极结构之间，所述隔离栅内具有第二离子。
可选的，所述离子注入的参数包括：所述注入离子包括B或BF2-，注入能量范围为20KeV～25KeV，注入浓度范围为1.5E15atom/cm3～2.0E15atom/cm3。
可选的，当所述半导体器件的为N型器件时，所述第一离子为N型离子，所述第二离子为P型离子；当所述半导体器件的为P型器件时，所述第一离子为P型离子，所述第二离子为N型离子。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体器件中，隔离栅位于隔离层上，隔离栅内具有第二离子，隔离栅和隔离层构成场板结构，会增加隔离层下方的第一阱区中耗尽区的体积。在第一栅极结构或者第二栅极结构上加偏压后，在源漏掺杂层上施压，载流子的运动轨迹需绕过隔离层底部的耗尽层。隔离层底部的耗尽层体积变大，载流子运动轨迹变长，半导体器件阻值变高，半导体器件耐压增大，从而使得半导体器件的击穿电压变大，使得半导体器件的性能得到提升。
本发明技术方案提供的半导体器件的形成方法中，形成位于第一栅极结构和第二栅极结构之间的隔离栅，所述隔离栅内具有第二离子，隔离栅和隔离层构成场板结构，会增加隔离层下方的第一阱区中耗尽区的体积。在第一栅极结构或者第二栅极结构上加偏压后，在源漏掺杂层上施压，载流子的运动轨迹需绕过隔离层底部的耗尽层。隔离层底部的耗尽层体积变大，半导体器件阻值变高，半导体器件耐压增大，从而使得半导体器件的击穿电压变大，使得半导体器件的性能得到提升。
进一步，所述隔离栅、第一栅极结构和第二栅极结构在初始栅结构的基础上经过离子掺杂和离子注入形成，方法简单，工艺流程较少。第一栅极结构和第二栅极结构和隔离栅的导电离子类型不同，隔离栅与第一栅极结构或第二栅极结构之间形成PN结，实现了隔离栅与第一栅极结构或第二栅极结构之间的隔离，避免了第一栅极结构或者第二栅极结构通电时对隔离栅电场的影响。
附图说明
图1是一种半导体的结构示意图；
图2至图7本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术的半导体器件的性能较差。
一种半导体器件，参考图1，包括：衬底100，所述衬底100内具有第一离子；位于衬底100内的第一阱区101，所述第一阱区101内具有第二离子，所述第二离子与第一离子导电类型相反；位于第一阱区101内的隔离层130；位于第一阱区101内的第二阱区111和第三阱区112，所述第二阱区111和第三阱区112位于于隔离层130两侧，所述第二阱区111和第三阱区112内具有第一离子，且所述隔离层130与第二阱区111或第三阱区112的最小距离均大于零；位于隔离层130两侧的第一阱区101上的第一栅极结构141和第二栅极结构142，所述第一栅极结构141覆盖部分第二阱区111和部分隔离层130表面，所述第二栅极结构142覆盖部分第三阱区112和部分隔离层130表面，第一栅极结构141和第二栅极结构142之间暴露出部分隔离层130表面；位于第一阱区101表面的介质层102，位于介质层102内的第一源漏插塞151、第二源漏插塞152、第一栅极插塞161和第二栅极插塞162，所述第一源漏插塞151与第二阱区111电连接，所述第二源漏插塞152与第三阱区112电连接，所述第一栅极插塞161与第一栅极结构141电连接，所述第一栅极插塞162与第二栅极结构142电连接。
上述半导体器件中，第一栅极结构覆盖部分隔离层130表面，第二栅极结构也覆盖部分隔离层130表面，在半导体器件工作时，第一栅极结构或者第二栅极结构上加偏压后，在隔离层130底部形成耗尽区。当在第一栅极结构上加偏压后，第一源漏插塞151上的载流子的运动轨迹为，经由第二阱区111进入第一阱区101内，在第一阱区101内绕过隔离层130底部的耗尽区，进入到第三阱区112内，从而达到第二源漏插塞152。由于耗尽区的存在，增长了载流子的运动轨迹，耗尽区的体积越大，载流子的运动轨迹变长，半导体器件的击穿电压增大。所述半导体器件的击穿电压与第二阱区111和第三阱区112的掺杂浓度和隔离层130的尺寸相关，然而即使第二阱区111和第三阱区112的掺杂浓度和隔离层130的尺寸均达到理想情况，半导体的击穿电压的提高仍有限，不能满足实际中的需要，因此半导体器件的性能有待提高。
本发明中，在第一栅极结构和第二栅栅极结构之间形成隔离栅，所述隔离栅内具有第二离子，所述第二离子与隔离层形成场板结构，使得隔离层底部的耗尽层体积变大，从而提高了半导体器件的击穿电压，所述方法提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图7本发明一实施例中半导体器件形成过程的结构示意图。
请参考图2，提供衬底200。
本实施例中，所述衬底200为平面式半导体衬底。
其他实施例中，所述衬底200包括半导体衬底和位于半导体衬底上的鳍部。
本实施例中，所述衬底200的材料为单晶硅。所述衬底200还可以是多晶硅或非晶硅。所述衬底200的材料还可以为锗、锗化硅、砷化镓等半导体材料。
在衬底200内形成第一阱区201，所述第一阱区201内具有第一离子。
形成所述第一阱区201的工艺包括固态源掺杂工艺或者离子注入工艺。
本实施例中，所述第一阱区201的形成工艺为离子注入工艺。所述第一阱区201的形成方法包括：对所述衬底200进行第一阱注入，所述第一阱注入的注入离子为第一离子，在衬底200内形成所述第一阱区201。
所述第一离子的类型与所要形成的器件的类型相关。
当所述半导体器件的为N型器件时，所述第一离子为N型离子，所述第一离子包括磷离子、砷离子或锑离子。
当所述半导体器件的为P型器件时，所述第一离子为P型离子，所述第一离子包括硼离子、BF2-离子或铟离子。
本实施例中，所述半导体器件的为N型器件，所述第一离子为磷离子。
接着，在第一阱区201内的形成隔离层230；在第一阱区201内形成第二阱区210和第三阱区220，第二阱区210和第三阱区220位于于隔离层230两侧，所述第二阱区210和第三阱区220内具有第二离子，所述第二离子与第一离子导电类型相反，且所述第二阱区210和第三阱区220与隔离层230的最小距离大于零。
本一实施例中，形成隔离层230后，形成第二阱区210和第三阱区220。
本实施例中，形成第二阱区210和第三阱区220后，形成隔离层230。
所述第二阱区210和第三阱区220的形成方法包括：在衬底200上形成图形化掩膜层(未图示)，所述图形化掩膜层暴露出部分第一阱区201顶部表面；以所述图形化掩膜层为掩膜，对所述图形化掩膜层暴露出的第一阱区201进行第二阱注入，所述第二阱注入的注入离子为第二离子，第二离子与第一离子导电类型相反，形成第二阱区210和第三阱区220。
当所述半导体器件的为N型器件时，所述第二离子为P型离子，所述第二离子包括硼离子、BF2-离子或铟离子。
当所述半导体器件的为P型器件时，所述第二离子为N型离子，所述第二离子包括磷离子、砷离子或锑离子。
本实施例中，所述半导体器件的为N型器件，所述第二离子为硼离子。
请参考图3，在第一阱区201内形成隔离层230。
所述隔离层230位于第二阱区210和第三阱区220之间，所述隔离层230到第二阱区210的距离与隔离层230到第三阱区220的距离相等，所述第二阱区210和第三阱区220与隔离层230的最小距离大于零。
所述隔离层230的形成方法包括：在所述衬底200上形成图形化层，所述图形化层暴露出部分第一阱区201表面；以所述图形化层为掩膜，刻蚀第一阱区201，在所述第一阱区201内形成沟槽；在所述沟槽和衬底200表面形成初始隔离层；平坦化所述初始隔离层，直至暴露出衬底200顶部表面，在沟槽内形成所述隔离层230。
所述沟槽的深度决定了隔离层230的厚度。而隔离层230的深度一定程度上决定了载流子运动轨迹的长度，载流子运动轨迹越长，电阻越大，分压也就越大，从而影响所要形成的半导体器件的击穿电压。
本实施例中，所述隔离层230的厚度为2000埃～2500埃。
在隔离层230宽度一定的情况下，隔离层230厚度过厚，第一阱区201深度也要较深，第一阱区201过深容易造成制程浪费。所述隔离层230厚度过薄，分压较小，所形成的的半导体器件的击穿电压较小。
所述第二阱区210、隔离层230和第三阱区220沿第一方向排列；所述隔离层230在所述第一方向上的宽度为0.2um～0.3um。
在第一阱区201和第二阱区210上形成第一栅极结构，且所述第一栅极结构还延伸至隔离层230上；在第一阱区201和第三阱区220上形成第二栅极结构，且所述第二栅极结构还延伸至隔离层230上；在隔离层230上形成隔离栅，所述隔离栅位于第一栅极结构和第二栅极结构之间，所述隔离栅内具有第二离子。
所述第一栅极结构包括第一栅氧化层和位于第一栅氧化层表面的第一栅极层。
所述第二栅极结构包括第二栅氧化层和位于第二栅氧化层表面的第二栅极层。
本实施例中，所述第一栅极层和第二栅极层内具有第一离子。
在一实施例中，所述隔离栅与第一栅极结构和第二栅极结构均不相连。
所述隔离栅与第一栅极结构和第二栅极结构中的一者或二者相连接。
本实施例中，所述隔离栅与第一栅极结构和第二栅极结构相连接。所述隔离栅与第一栅极层和第二栅极层相连接。所述第一栅极结构、第二栅极结构和隔离栅的形成方法请参考图4至图6。
请参考图4，在第一阱区201上形成初始栅极结构，所述初始栅极结构包括初始栅氧化层202和位于初始栅氧化层202表面的初始栅极层203，所述初始栅氧化层202覆盖隔离层230表面，且所述初始栅氧化层还延伸至第二阱区210和第三阱区220，覆盖部分第二阱区210和部分第三阱区220表面。
所述初始栅极结构为后续形成第一栅极结构、第二栅极结构和隔离栅提供材料层。
所述初始栅氧化层202的材料包括：氧化硅。
所述初始栅极层203的材料包括多晶硅。
本实施例中，还包括：在所述初始栅极层203表面形成初始栅保护层204，所述初始栅保护层204的材料包括氧化硅或氮化硅。
本实施例中，还包括：在所述初始栅极结构侧壁形成侧墙(未图示)，所述侧墙用于保护初始栅极层。
形成所述初始栅极结构的方法包括：在所述衬底200上形成初始栅极结构材料膜，所述初始栅极结构材料膜包括初始栅极氧化膜和位于初始栅极氧化膜表面的初始栅极膜，所述初始栅极氧化膜覆盖第一阱区201、第二阱区210、第三阱区220和隔离层230；刻蚀去除部分初始栅极结构材料膜，暴露出部分第一阱区201、部分第二阱区210和部分第三阱区220表面，形成所述初始栅极结构。
请参考图5，对所述初始栅极层203进行离子掺杂，掺杂离子为第一离子，形成掺杂栅极层213。
对所述初始栅极层203进行离子掺杂的工艺包括：固态源掺杂工艺或者离子注入工艺。
本实施例中，对所述初始栅极层203进行离子掺杂的工艺为离子注入工艺。
所述掺杂栅极层213为后续形成第一栅极结构和第二栅极结构提供材料层。
在一实施例中，形成掺杂栅极层213后，还包括对所述掺杂栅极层213进行退火处理，激活所述掺杂栅极层213内的掺杂离子。
本实施例中，不对所述掺杂栅极层213进行退火处理。
请参考图6，在衬底200和掺杂栅极层213上形成掩膜层205，所述掩膜层205覆盖部分第一阱区201表面、部分第二阱区210表面、部分第三阱区220表面和部分掺杂栅极层213，暴露出部分隔离层230上的掺杂栅极层213，以所述掩膜层205为掩膜，对掺杂栅极层213进行离子注入，所述离子注入的注入离子为第二离子，形成隔离栅260、第一栅极结构270和第二栅极结构280，所述隔离栅260位于第一栅极结构270和第二栅极结构280之间，所述隔离栅260内具有第二离子。
所述掩膜层205的材料包括光刻胶。
形成隔离栅260后，还包括去除所述掩膜层205，去除所述掩膜层205的工艺为灰化工艺。
本实施例中，所述第二离子为P型离子，所述第二离子包括硼离子、BF2-离子或铟离子。
本实施例中，所述离子注入的参数包括：所述注入离子包括B离子或BF2-离子，注入能量范围为20KeV～25KeV，注入浓度范围为1.5E15atom/cm3～2.0E15atom/cm3。
第一栅极结构270包括第一栅氧化层261和位于第一栅氧化层261表面的第一栅极层241。
本实施例中，所述第一栅氧化层261为位于隔离栅260与第二阱区210上的侧墙之间的衬底200表面的初始栅氧化层202，所述第一栅极层241为位于隔离栅260和第二阱区210上的侧墙之间的掺杂栅极层213。
所述第一栅氧化层261覆盖部分隔离层230表面、部分第二阱区210表面和隔离层230和第二阱区210之间的第一阱区201表面。
第二栅极结构280包括第二栅氧化层262和位于第二栅氧化层262表面的第二栅极层242。
本实施例中，所述第二栅氧化层262为位于隔离栅260与第三阱区220上的侧墙之间的衬底200表面的初始栅氧化层202，所述第二栅极层242位于隔离栅260和第三阱区220上的侧墙之间的掺杂栅极层213。
所述第二栅氧化层262覆盖部分隔离层230表面、部分第三阱区220表面和隔离层230和第三阱区220之间的第一阱区201表面。
所述隔离栅260与第一栅极层241和第二栅极层242相连接。
第一栅极层241和第二栅极层242与隔离栅260的导电离子类型不同，隔离栅260与第一栅极层241和第二栅极层242之间形成PN结，实现了隔离栅260与第一栅极结构270或第二栅极结构280之间的隔离，避免了第一栅极结构270或者第二栅极结构280通电时对隔离栅260的电场的影响。
所述第二阱区210、隔离层230和第三阱区220沿第一方向排列；所述隔离栅260在所述第一方向上的宽度为0.2um～0.3um。
所述隔离栅260宽度过小，所形成的场板作用有限，对耗尽层增加的效果有限，增加半导体器件的击穿电压的效果不佳。所述隔离栅260宽度过大，第一栅极结构和第二栅极结构之间距离较大，半导体器件的体积较大，不符合器件微小化的趋势。
形成位于第一栅极结构270和第二栅极结构280之间的隔离栅260，所述隔离栅260内具有第二离子，隔离栅260和隔离层230构成场板结构，增加了隔离层230下方的第一阱区201中耗尽区的体积。在第一栅极结构270或者第二栅极结构280上加偏压后，在源漏掺杂层250上施压，载流子的运动轨迹需绕过隔离层230底部的耗尽层。隔离层230底部的耗尽层体积变大，载流子运动轨迹变长，半导体器件阻值变高，半导体器件耐压增大，从而使得半导体器件的击穿电压变大，使得半导体器件的性能得到提升。
所述隔离栅260、第一栅极结构270和第二栅极结构280在初始栅极结构的基础上经过离子掺杂和离子注入形成，方法简单，工艺流程较少。
请参考图7，分别在所述第二阱区210和第三阱区220内形成源漏掺杂层250。
所述源漏掺杂层250的形成方法包括：对所述第二阱区210和第三阱区220进行源漏掺杂离子注入，所述源漏掺杂离子注入的注入离子为第一离子。
本实施例中，所述第一离子为N型离子。
其他实施例中，所述第一离子为P型离子。
形成源漏掺杂层250后，在衬底200上形成介质层206，所述介质层206覆盖第一栅极结构270、第二栅极结构280和隔离栅；在所述介质层206内形成第一源漏插塞271、第二源漏插塞272、第一栅极插塞281和第二栅极插塞282，所述第一源漏插塞271与第一阱区210电连接，所述第二源漏插塞272与第三阱区220电连接，所述第一栅极插塞281与第一栅极结构270电连接，所述第一栅极插塞282与第二栅极结构280电连接。
所述介质层206覆盖部分第一阱区201表面、部分第二阱区210表面和部分第三阱区220表面。
所述第一栅极插塞281与第一栅极结构270的第一栅极层241电连接。
所述第二栅极插塞282与第二栅极结构280的第二栅极层242电连接。
所述第一源漏插塞271与第二阱区210内的源漏掺杂层250电连接，所述第二源漏插塞272与第三阱区220内的源漏掺杂层250电连接。
相应的，本实施例还提供一种采用上述方法形成的半导体器件，参考图7，包括：衬底200；位于衬底200内的第一阱区201，所述第一阱区201内具有第一离子；位于第一阱区201内的隔离层230；位于第一阱区201内的第二阱区210和第三阱区220，第二阱区210和第三阱区220位于隔离层230两侧，所述第二阱区210和第三阱区220内具有第二离子，所述第二离子与第一离子导电类型相反，且所述第二阱区210和第三阱区220与隔离层230的最小距离大于零；位于第一阱区201和第二阱区210上的第一栅极结构270；位于第一阱区201和第三阱区220上的第二栅极结构280；位于隔离层230上的隔离栅260，所述隔离栅260位于第一栅极结构270和第二栅极结构280之间，所述隔离栅260内具有第二离子；分别位于第二阱区210和第三阱区220内的源漏掺杂层250。
所述隔离层230到第二阱区210的距离与隔离层230到第三阱区220的距离相等。
第一栅极结构270包括第一栅氧化层261和位于第一栅氧化层261表面的第一栅极层241；第二栅极结构280包括第二栅氧化层262和位于第二栅氧化层262表面的第二栅极层242。
所述第一栅极层241和第二栅极层242的材料为多晶硅，所述第一栅极层241和第二栅极层242内具有第一离子。
所述第一栅极结构270还延伸至隔离层230上。所述第二栅极结构280还延伸至隔离层230上。
所述隔离栅260与第一栅极结构270和第二栅极结构280中的一者或二者相连接。
当所述半导体器件的为N型器件时，所述第一离子为N型离子，所述第二离子为P型离子。当所述半导体器件的为P型器件时，所述第一离子为P型离子，所述第二离子为N型离子。
所述隔离层230的厚度为2000埃～2500埃。
所述衬底200参照前述实施例的内容，不再详述。
所述第一栅极结构270和第二栅极结构280的结构、材料和位置参考前述实施例的内容，不再详述。
隔离栅260位于隔离层230上，隔离栅260内具有第二离子，隔离栅260和隔离层230构成场板结构，会增加隔离层230下方的第一阱区201中耗尽区的体积。在第一栅极结构270或者第二栅极结构280上加偏压后，在源漏掺杂层250上施压，载流子的运动轨迹需绕过隔离层230底部的耗尽层。隔离层230底部的耗尽层体积变大，载流子运动轨迹变长，半导体器件阻值变高，半导体器件耐压增大，从而使得半导体器件的击穿电压变大，使得半导体器件的性能得到提升。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体器件，其特征在于，包括：
衬底；
位于衬底内的第一阱区，所述第一阱区内具有第一离子；
位于第一阱区内的隔离层；
位于第一阱区内的第二阱区和第三阱区，所述第二阱区和第三阱区位于所述隔离层两侧，所述第二阱区和第三阱区内具有第二离子，所述第二离子与第一离子导电类型相反，且所述第二阱区和第三阱区与隔离层的最小距离大于零；
位于第二阱区和第一阱区上的第一栅极结构；
位于第三阱区和第一阱区上的第二栅极结构；
位于隔离层上的隔离栅，所述隔离栅位于第一栅极结构和第二栅极结构之间，所述隔离栅内具有第二离子；
分别位于第二阱区和第三阱区内的源漏掺杂层。
2.根据权利要求1所述的半导体器件，其特征在于，所述隔离层到第二阱区的距离与隔离层到第三阱区的距离相等。
3.根据权利要求1或2所述的半导体器件，其特征在于，第一栅极结构包括第一栅氧化层和位于第一栅氧化层表面的第一栅极层；第二栅极结构包括第二栅氧化层和位于第二栅氧化层表面的第二栅极层。
4.根据权利要求3所述的半导体器件，其特征在于，所述第一栅极层和第二栅极层的材料为多晶硅，所述第一栅极层和第二栅极层内具有第一离子。
5.根据权利要求1或2所述的半导体器件，其特征在于，所述第一栅极结构还延伸至隔离层上。
6.权利要求5所述的半导体器件，其特征在于，所述第二栅极结构还延伸至隔离层上。
7.根据权利要求1或2所述的半导体器件，其特征在于，所述隔离栅与第一栅极结构和第二栅极结构中的一者或二者相连接。
8.根据权利要求1或4所述的半导体器件，其特征在于，当所述半导体器件的为N型器件时，所述第一离子为N型离子，所述第二离子为P型离子；当所述半导体器件的为P型器件时，所述第一离子为P型离子，所述第二离子为N型离子。
9.根据权利要求1所述的半导体器件，其特征在于，所述隔离层的厚度为2000埃～2500埃。
10.根据权利要求1所述的半导体器件，其特征在于，所述第二阱区、隔离层和第三阱区沿第一方向排列；所述隔离层在所述第一方向上的宽度为0.2um～0.3um。
11.根据权利要求1所述的半导体器件，其特征在于，所述第二阱区、隔离层和第三阱区沿第一方向排列；所述隔离栅在所述第一方向上的宽度为0.2um～0.3um。
12.一种半导体器件的形成方法，其特征在于，包括：
提供衬底；
在衬底内形成第一阱区，所述第一阱区内具有第一离子；
在第一阱区内的形成隔离层；
在第一阱区内形成第二阱区和第三阱区，第二阱区和第三阱区位于隔离层两侧，所述第二阱区和第三阱区内具有第二离子，所述第二离子与第一离子导电类型相反，且所述第二阱区和第三阱区与隔离层的最小距离大于零；
在第一阱区和第二阱区上形成第一栅极结构；
在第一阱区和第三阱区上形成第二栅极结构；
在隔离层上形成隔离栅，所述隔离栅位于第一栅极结构和第二栅极结构之间，所述隔离栅内具有第二离子；
分别在第二阱区和第三阱区内形成源漏掺杂层。
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，所述隔离层到第二阱区的距离与隔离层到第三阱区的距离相等。
14.根据权利要求12或13所述的半导体器件的形成方法，其特征在于，第一栅极结构包括第一栅氧化层和位于第一栅氧化层表面的第一栅极层；第二栅极结构包括第二栅氧化层和位于第二栅氧化层表面的第二栅极层。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，所述第一栅极层和第二栅极层的材料为多晶硅，所述第一栅极层和第二栅极层内具有第一离子。
16.根据权利要求15所述的半导体器件的形成方法，其特征在于，所述隔离栅与第一栅极结构和第二栅极结构相连接；所述第一栅极结构、第二栅极结构和隔离栅的形成方法包括：在第一阱区上形成初始栅极结构，所述初始栅极结构包括初始栅氧化层和位于初始栅氧化层表面的初始栅极层，所述初始栅氧化层位于隔离层表面，且所述初始栅氧化层还延伸至部分第二阱区和部分第三阱区表面；对所述初始栅极层进行离子掺杂，掺杂离子为第一离子，形成掺杂栅极层；在衬底和掺杂栅极层上形成掩膜层，所述掩膜层覆盖部分第一阱区表面、部分第二阱区表面、部分第三阱区表面和部分掺杂栅极层，暴露出部分隔离层上的掺杂栅极层，以所述掩膜层为掩膜，对掺杂栅极层进行离子注入，所述离子注入的注入离子为第二离子，形成隔离栅、第一栅极结构和第二栅极结构，所述隔离栅位于第一栅极结构和第二栅极结构之间，所述隔离栅内具有第二离子。
17.根据权利要求16所述的半导体器件的形成方法，其特征在于，所述离子注入的参数包括：所述注入离子包括B或BF2-，注入能量范围为20KeV～25KeV，注入浓度范围为1.5E15atom/cm3～2.0E15atom/cm3。
18.根据权利要求12或15所述的半导体器件的形成方法，其特征在于，当所述半导体器件的为N型器件时，所述第一离子为N型离子，所述第二离子为P型离子；当所述半导体器件的为P型器件时，所述第一离子为P型离子，所述第二离子为N型离子。
CN201910097623.8A 2019-01-31 2019-01-31 半导体器件及其形成方法 Active CN111509029B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910097623.8A CN111509029B (zh) 2019-01-31 2019-01-31 半导体器件及其形成方法
US16/739,431 US11658239B2 (en) 2019-01-31 2020-01-10 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910097623.8A CN111509029B (zh) 2019-01-31 2019-01-31 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN111509029A CN111509029A (zh) 2020-08-07
CN111509029B true CN111509029B (zh) 2023-07-14

Family

ID=71837891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910097623.8A Active CN111509029B (zh) 2019-01-31 2019-01-31 半导体器件及其形成方法

Country Status (2)

Country Link
US (1) US11658239B2 (zh)
CN (1) CN111509029B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111509029B (zh) * 2019-01-31 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111933544B (zh) * 2020-08-11 2022-04-22 上海华力微电子有限公司 栅氧化层测试结构及其制造方法、栅氧化层测试基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872763A (zh) * 2010-05-28 2010-10-27 上海宏力半导体制造有限公司 一种可减小衬底电流的ldmos器件及其制造方法
CN104701381A (zh) * 2015-03-03 2015-06-10 南京邮电大学 一种p柱区阶梯掺杂的二维类sj/resurf ldmos器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507856B1 (ko) * 2002-12-30 2005-08-17 주식회사 하이닉스반도체 Ｍｏｓ트랜지스터 제조방법
SE0303106D0 (sv) * 2003-11-21 2003-11-21 Infineon Technologies Ag Ldmos transistor device, integrated circuit, and fabrication method thereof
US7812400B2 (en) * 2007-03-19 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gate strip with reduced thickness
JP2013135029A (ja) * 2011-12-26 2013-07-08 Elpida Memory Inc 半導体装置の製造方法
CN103928402B (zh) * 2013-01-11 2016-09-07 中芯国际集成电路制造(上海)有限公司 共用栅极的半导体结构及对应的形成方法
US9263562B2 (en) * 2014-02-11 2016-02-16 United Microelectronics Corp. Electrostatic discharge protection structure capable of preventing latch-up issue caused by unexpected noise
CN111509029B (zh) * 2019-01-31 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872763A (zh) * 2010-05-28 2010-10-27 上海宏力半导体制造有限公司 一种可减小衬底电流的ldmos器件及其制造方法
CN104701381A (zh) * 2015-03-03 2015-06-10 南京邮电大学 一种p柱区阶梯掺杂的二维类sj/resurf ldmos器件及其制造方法

Also Published As

Publication number Publication date
US20200251589A1 (en) 2020-08-06
US11658239B2 (en) 2023-05-23
CN111509029A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
CN113257921B (zh) 半导体结构
CN115084267A (zh) Soi ldmos器件及其制造方法
CN111509029B (zh) 半导体器件及其形成方法
CN111384144B (zh) 半导体器件及其形成方法
CN111508843B (zh) 半导体器件及其形成方法
CN108598001A (zh) 半导体结构及其形成方法
US11239358B2 (en) Semiconductor structure with isolation structures in doped region and fabrication method thereof
CN109037069A (zh) 半导体结构及其形成方法
CN111128731B (zh) 半导体器件及其形成方法
CN111697073A (zh) 半导体结构及其形成方法
CN113964176B (zh) 半导体结构及其形成方法
CN113540241B (zh) 半导体结构及其形成方法
CN111863725B (zh) 半导体结构及其形成方法
CN105981144B (zh) 终止结构及其制作方法
CN209981217U (zh) 半导体结构
CN110581069B (zh) 制造高压半导体器件的方法
CN108305830A (zh) 半导体结构及其形成方法
CN113437148B (zh) 半导体结构及其形成方法
CN109087939B (zh) 半导体结构的形成方法、ldmos晶体管及其形成方法
CN218101271U (zh) 一种阈值电压与击穿电压自由可调的、抗热载流子效应的ldmos器件结构设计
CN110164964A (zh) 半导体结构及其形成方法
TWI848372B (zh) 半導體裝置與其製造方式
CN114695552B (zh) 半导体结构的形成方法
CN112951913B (zh) 半导体结构及其形成方法
US20250142878A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant