[go: up one dir, main page]

KR100507856B1 - Ｍｏｓ트랜지스터 제조방법 - Google Patents

Ｍｏｓ트랜지스터 제조방법 Download PDF

Info

Publication number
KR100507856B1
KR100507856B1 KR10-2002-0086465A KR20020086465A KR100507856B1 KR 100507856 B1 KR100507856 B1 KR 100507856B1 KR 20020086465 A KR20020086465 A KR 20020086465A KR 100507856 B1 KR100507856 B1 KR 100507856B1
Authority
KR
South Korea
Prior art keywords
oxide film
nitride film
film
gate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0086465A
Other languages
English (en)
Other versions
KR20040059957A (ko
Inventor
이상돈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0086465A priority Critical patent/KR100507856B1/ko
Priority to US10/617,683 priority patent/US6855604B2/en
Publication of KR20040059957A publication Critical patent/KR20040059957A/ko
Application granted granted Critical
Publication of KR100507856B1 publication Critical patent/KR100507856B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 실리콘기판위에 제1산화막과 제1질화막을 차례로 형성하는 단계와 상기 제1질화막과 제1산화막을 선택적으로 식각하고 그에 따라 노출되는 실리콘기판 부위를 소정깊이로 식각하여 소자분리영역에 트렌치를 형성하는 단계, 상기 트렌치가 매립되도록 기판 전면에 소자분리 산화막을 증착하고 상기 제1질화막이 노출될 때까지 CMP공정을 진행하는 단계, 상기 노출된 제1질화막을 그대로 둔 채 소정의 게이트전극 형성용 마스크패턴을 이용하여 상기 제1질화막과 제1산화막을 선택적으로 식각하고 그에 따라 노출되는 실리콘기판 부위를 소정깊이로 식각하여 채널영역이 형성될 트렌치를 형성하고 세정하는 단계, 상기 기판상에 버퍼산화막을 성장시키고 상기 트렌치 채널영역에 채널이온주입을 행하는 단계, 상기 제1질화막과 버퍼산화막을 제거하고 기판상에 게이트산화막을 성장시키는 단계, 기판 전면에 게이트전극 형성용 폴리실리콘을 증착하는 단계, 상기 게이트 폴리실리콘층을 상기 소자분리산화막이 노출될 때까지 CMP에 의해 연마하는 단계, 기판 전면에 WN배리어와 게이트전극 형성용 텅스텐 및 제2질화막을 순차적으로 증착하는 단계, 상기 제2질화막과 텅스텐막 및 WN배리어를 소정의 게이트전극 패턴으로 패터닝하는 단계, 상기 게이트전극 패턴으로 패터닝된 WN배리어 및 텅스텐막의 측면에 얇은 측벽 질화막을 형성하는 단계 및 노출된 게이트 폴리실리콘층을 식각한 후, 선택적인 산화공정을 진행하여 노출된 게이트 폴리실리콘층 측면을 포함한 게이트영역의 기판부위에만 선택산화막을 성장시키는 단계를 포함하여 이루어지는 MOS트랜지스터 제조방법을 제공한다.

Description

ＭＯＳ트랜지스터 제조방법{Method for fabricating MOS transistor}
본 발명은 MOS트랜지스터 제조방법에 관한 것으로, 특히 폴리실리콘과 WN 및 W의 적층구조로 이루어진 게이트를 갖는 MOS트랜지스터의 제조방법에 관한 것이다.
도1a 내지 도1e를 참조하여 종래기술에 의한 EXTIGATE 기술을 이용한 트랜지스터 제조방법을 설명하면 다음과 같다.
먼저, 도1a를 참조하면, 실리콘기판(1)위에 게이트산화막(2)을 성장시키고, 그위에 게이트전극 형성용 폴리실리콘(3)과 중간산화막(4) 및 제1질화막(5)을 차례로 형성한다. 이어서 소정의 소자분리막 형성을 위한 감광막패턴(도시하지 않음)을 상기 제1질화막(5)상에 형성하고, 이를 이용하여 제1질화막(5)과 중간산화막(4), 폴리실리콘막(3) 및 게이트산화막(2)을 차례로 식각하고 이에 따라 노출되는 실리콘기판을 소정깊이 식각하여 소자분리영역에 트렌치를 형성한 다음, 상기 감광막패턴을 제거한다.
다음에 도1b를 참조하면, 상기 트렌치가 매립되도록 기판 전면에 소자분리 산화막(6)을 증착한 후, 상기 제1질화막(5)이 노출될 때까지 CMP(chemical Mechanical polishing)공정을 진행한다. 이때, 소자분리 산화막(6)을 증착하기 전에 식각된 실리콘기판의 측면 및 밑면 그리고 노출된 게이트 폴리실리콘층의 측면에 10nm 두께 이하의 열산화막을 증착한 다음에 소자분리 산화막을 증착할 수도 있다.
이어서 도1c를 참조하면, 상기 노출된 제1질화막을 습식식각한 후, 소정의 p웰 형성용 마스크를 사용하여 기판의 p웰 영역에 p형 불순물을 선택적으로 이온주입하고, 소정의 n웰 형성용 마스크를 이용하여 n웰 영역에 선택적으로 n형 불순물을 이온주입한 후, 열처리하여 p웰(7) 및 n웰(8)을 형성한다.
다음에 도1d에 나타낸 바와 같이 상기 중간산화막과 소자분리산화막(6)의 상부를 습식식각한 후, WN배리어(9)와 게이트전극 형성용 W(10)을 차례로 증착하고, 이위에 제2질화막(11)을 증착한다.
이어서 도1e에 나타낸 바와 같이 상기 제2질화막(11)위에 소정의 게이트전극 형성용 감광막패턴(도시하지 않음)을 형성한 후, 이를 이용하여 제2질화막(11)과 게이트전극 형성용 W막(10), WN배리어(9) 및 게이트 폴리실리콘층(3)을 차례로 식각하여 게이트전극을 형성한 다음, 상기 감광막 패턴을 제거한다. 이어서 선택적인 산화공정을 진행하여 게이트 폴리실리콘층(3)과 노출된 실리콘기판상에 선택산화막(12)을 성장시킨 후, 기판 전면에 질화막을 증착하고 식각하여 게이트전극 측벽질화막(13)을 형성한다. 이후의 공정은 일반적인 MOSFET 제조공정과 동일한 공정을 진행하여 트랜지스터를 완성한다.
도2는 도1e에 도시한 단면에 수직한 방향의 단면도를 나타낸 것이다. 여기에서 트랜지스터가 형성되는 영역의 게이트전극은 폴리실리콘층(3)위에 WN배리어(9)가 형성되고 그 위에 게이트 W층(10)이 있는 구조로 되어 있으며, 소자분리산화막(6)위에 있는 게이트전극은 WN배리어(9)와 W층(10)으로 이루어진 구조로 되어 있다.
상기한 종래기술에 있어서, 식각된 실리콘기판의 측면과 밑면, 그리고 노출된 게이트 폴리실리콘층 측면에 열산화막을 형성하는 공정시 노출된 게이트 폴리실리콘층과 게이트산화막 및 실리콘기판 사이의 계면에서는 노출된 기판 표면에 열산화막이 가장 두껍게, 그리고 안쪽으로 들어가면서 얇게 형성되는 열산화막 버즈비크(bird's beak)가 형성된다. 또한, 트렌치 소자분리 산화막 증착시 최종 증착된 질화막으로부터 트렌치 밑면까지의 깊이가 (게이트산화막 두께)+(게이트 폴리실리콘층 두께)+(중간산화막 두께)+(제1질화막 두께)+(실리콘기판 식각 깊이)로 너무 깊어 소자분리 산화막 증착시 보이드(void)가 발생하기 쉬운 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로써, 웰 및 채널 도핑을 정교하게 조절할 수 있도록 하고 숏채널 효과를 개선하고 트랜지스터의 GIDL(Gate Induced Drain Leakage) 전류를 감소시켜 특성을 향상시킬 수 있도록 한 MOS트랜지스터 제조방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 MOS트랜지스터 제조방법은, 실리콘기판위에 제1산화막과 제1질화막을 차례로 형성하는 단계와 상기 제1질화막과 제1산화막을 선택적으로 식각하고 그에 따라 노출되는 실리콘기판 부위를 소정깊이로 식각하여 소자분리영역에 트렌치를 형성하는 단계, 상기 트렌치가 매립되도록 기판 전면에 소자분리 산화막을 증착하고 상기 제1질화막이 노출될 때까지 CMP공정을 진행하는 단계, 상기 노출된 제1질화막을 그대로 둔 채 소정의 게이트전극 형성용 마스크패턴을 이용하여 상기 제1질화막과 제1산화막을 선택적으로 식각하고 그에 따라 노출되는 실리콘기판 부위를 소정깊이로 식각하여 채널영역이 형성될 트렌치를 형성하고 세정하는 단계, 상기 기판상에 버퍼산화막을 성장시키고 상기 트렌치 채널영역에 채널이온주입을 행하는 단계, 상기 제1질화막과 버퍼산화막을 제거하고 기판상에 게이트산화막을 성장시키는 단계, 기판 전면에 게이트전극 형성용 폴리실리콘을 증착하는 단계, 상기 게이트 폴리실리콘층을 상기 소자분리산화막이 노출될 때까지 CMP에 의해 연마하는 단계, 기판 전면에 WN배리어와 게이트전극 형성용 텅스텐 및 제2질화막을 순차적으로 증착하는 단계, 상기 제2질화막과 텅스텐막 및 WN배리어를 소정의 게이트전극 패턴으로 패터닝하는 단계, 상기 게이트전극 패턴으로 패터닝된 WN배리어 및 텅스텐막의 측면에 얇은 측벽 질화막을 형성하는 단계 및 노출된 게이트 폴리실리콘층을 식각한 후, 선택적인 산화공정을 진행하여 노출된 게이트 폴리실리콘층 측면을 포함한 게이트영역의 기판부위에만 선택산화막을 성장시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3a 내지 도3h에 본 발명의 바람직한 실시예에 의한 MOS트랜지스터 제조방법을 공정순서에 따라 도시하였다.
먼저, 도3a에 나타낸 바와 같이 실리콘기판(21)위에 제1산화막(22)을 성장시키고 그위에 제1질화막(23)을 형성한 후, 소정의 소자분리막 형성용 마스크(도시하지 않음)를 이용하여 상기 제1질화막(23)과 제1산화막(22)을 선택적으로 식각하고 그에 따라 노출되는 실리콘기판 부위를 소정깊이로 식각하여 소자분리영역에 트렌치를 형성한다. 상기 제1산화막(22)은 5~20nm, 제1질화막(23)은 50~150nm의 두께로 형성하고, 트렌치는 150~400nm 깊이로 형성하는 것이 바람직하다.
이어서 도3b에 나타낸 바와 같이 상기 트렌치가 매립되도록 기판 전면에 소자분리 산화막(24)을 증착하고 제1질화막(23)이 노출될 때까지 CMP공정을 진행한다. 본 발명에서는 소자분리 산화막 증착시 종래기술에 비하여 매립해야 할 식각 부분의 높이가 높지 않기 때문에 소자분리 산화막을 매립하기가 훨씬 용이하다. 상기 트렌치에 소자분리 산화막을 증착하기 전에 식각된 트렌치의 측면 및 밑면에 희생산화막 또는 열산화막을 성장시킨 후 식각한 다음에 소자분리 산화막을 형성할 수도 있다.
이어서 소정의 p웰 형성용 마스크를 사용하여 기판의 p웰 영역에 p형 불순물을 선택적으로 이온주입하고, 소정의 n웰 형성용 마스크를 이용하여 n웰 영역에 선택적으로 n형 불순물을 이온주입한 후, 열처리하여 도3c에 나타낸 바와 같이 p웰(25) 및 n웰(26)을 형성한다. 상기 p웰 및 n웰 형성을 위한 이온주입은 3MeV~40KeV 범위의 여러단계의 에너지로 나누어서 행하는 것이 바람직하다.
다음에 상기 노출된 제1질화막(23)을 그대로 둔 채 소정의 게이트전극 형성용 마스크패턴(도시하지 않음)을 이용하여 상기 제1질화막(23)과 제1산화막(22)을 선택적으로 식각하고 그에 따라 노출되는 실리콘기판 부위를 소정깊이로 식각하여 채널영역이 형성될 트렌치를 형성한 후, 세정을 행한다.
다음에 도3d에 나타낸 바와 같이 기판상에 버퍼산화막을 성장시킨 후, MOS트랜지스터의 채널 마스크를 사용하여 채널이온주입을 행하여 상기 트렌치 밑면에 채널영역(27)을 형성한다. 이어서 상기 제1질화막을 제거하고 버퍼산화막을 제거한 후, 게이트산화막(28)을 성장시킨다. 상기 버퍼산화막은 5~10nm 두께로 형성하는 것이 바람직하며, 채널 이온주입은 1~100KeV의 에너지로 실시하는 것이 바람직하다. 상기 게이트산화막(28)은 3~10nm 두께로 증착하는 것이 바람직하다. 이어서 게이트전극 형성용 폴리실리콘(29)을 50~400nm의 두께로 두껍게 증착한다. 상기 도3c의 공정에서 식각된 게이트전극이 형성될 영역의 실리콘 기판의 측벽은 <110>방향을 가지므로 밑면의 <100>방향보다 게이트산화막(28) 성장시 측벽에 성장되는 산화막의 두께가 50%이상 두껍게 된다. 또한, 식각된 실리콘기판 측면과 밑면에는 게이트산화막(28)이 형성되나, 실리콘기판의 표면에는 제1산화막(22)+게이트산화막(28)이 존재하게 되므로 실제 채널영역에만 얇은 게이트산화막이 형성되어 전류 구동능력을 증가시키고, 소오스 및 드레인영역과 오버랩되는 영역은 두꺼운 게이트산화막(22+28)이 존재하므로 게이트와 소오스/드레인간의 오버랩 커패시턴스가 감소하고 GIDL전류가 감소한다.
다음에 도3e에 나타낸 바와 같이 상기 게이트 폴리실리콘층(29)을 소자분리산화막(24) 표면이 노출될 때까지 CMP에 의해 연마하여 30~130nm 정도의 두께로 남아 있게 한다. 이어서 도3f에 나타낸 바와 같이 기판 전면에 WN배리어(30)와 게이트전극 형성용 텅스텐(W)(31)을 순차적으로 증착하고, 그위에 제2질화막(32)을 형성한다. 상기 WN배리어(30)는 3~10nm, 텅스텐(31)은 50~150nm, 제2질화막(32)은 150~400nm의 두께로 각각 형성하는 것이 바람직하다. WN 대신에 TiN, WSiN, TiSiN, WSix를 사용할 수도 있다.
다음에 도3g에 나타낸 바와 같이 소정의 게이트전극 마스크패턴(도시하지 않음)을 이용하여 상기 제2질화막(32)과 게이트 텅스텐막(31) 및 WN배리어(30)를 차례로 식각한 다음, 기판 전면에 제3질화막을 증착하고 식각하여 WN배리어패턴 및 텅스텐막 패턴의 측면에 얇은 제1측벽 질화막(33)을 형성한다. 제1측벽 질화막(33)은 3~40nm의 두께로 형성하는 것이 바람직하다. 이어서 노출된 게이트 폴리실리콘 전극층을 식각한 후, 선택적인 산화공정을 진행하여 게이트 폴리실리콘 전극의 노출된 측면과 게이트산화막(22+28)을 통하여 게이트영역의 기판부위에만 선택산화막(34)을 성장시킨다. 이때, 선택산화막(34)은 1.5~10nm의 두께로 형성하는 것이 바람직하다.
이어서 도3h에 나타낸 바와 같이 게이트 폴리실리콘 전극(29)의 측벽에 형성된 산화막(34)의 손실을 방지하기 위하여 제4질화막(35)을 게이트전극을 포함한 기판 전면에 5~40nm 두께로 얇게 증착한다. 이후의 공정은 일반적인 MOSFET 제조공정과 동일하게 진행하여 트랜지스터를 완성한다.
도4는 도3h에 도시된 단면에 수직한 방향(A-A')의 단면도를 나타낸 것이다. 도시된 바와 같이 트랜지스터가 형성되는 영역의 게이트전극은 폴리실리콘과 WN배리어와 텅스텐막이 적층된 구조로 이루어지며, 소자분리산화막위에 형성되는 게이트전극은 제2질화막위에 증착된 WN배리어와 텅스텐으로 이루어진다.
도5는 본 발명의 다른 실시예에 의한 MOS트랜지스터 제조방법을 나타낸 단면도이다. 본 실시예는 상기한 실시예의 도3a 내지 도3g까지의 공정을 진행한 후, 게이트 폴리실리콘전극의 측벽 산화막의 손실을 방지하기 위하여 제4질화막을 얇게 증착하고 식각하여 제2게이트 측벽 질화막(35A)을 형성한 것이다. 이후의 공정은 일반적인 MOSFET 제조공정과 동일하게 진행하여 트랜지스터를 완성한다.
도6은 본 발명의 또 다른 실시예에 의한 MOS트랜지스터 제조방법을 나타낸 단면도로서, 상기 실시예의 도3a 내지 도3f까지의 공정을 진행한 후, 소정의 게이트전극 마스크패턴(도시하지 않음)을 이용하여 상기 제2질화막(32)과 게이트 텅스텐막(31), WN배리어(30) 및 게이트 폴리실리콘층(29)을 차례로 식각한 다음, 제3질화막을 증착하고 식각하여 WN배리어패턴 및 텅스텐막 패턴의 측면에 얇은 제1측벽 질화막(33)을 형성한다. 이어서 선택적인 산화공정을 진행하여 식각공정에 의해 발생된 손상을 치료하기 위하여 노출된 게이트산화막(28)을 통하여 실리콘기판 및 얇은 게이트 측벽 질화막(33)에 의해 둘러싸인 게이트 폴리실리콘전극에만 선택산화막(34)을 성장시킨다. 이후의 공정은 도3h 또는 도5의 공정을 진행한 후, 일반적인 MOS트랜지스터 제조공정과 동일한 공정을 진행하여 트랜지스터를 완성한다.
도7은 도3d의 A부분을 확대한 것으로, 게이트산화막 성장시에 식각이 되지 않은 실리콘기판 표면에는 제1산화막(22)이 남아 있게 함으로써 게이트산화막 성장후 이 영역의 산화막 두께가 "게이트산화막+남아 있는 제1산화막(22+28)"이 되도록 하여 게이트산화막보다 두껍게 할 수 있다. 또한, 식각된 실리콘기판의 측벽은 (110)의 결정구조를 가지므로 식각된 실리콘 밑면의 (100) 결정구조보다 게이트산화막 성장시 산화막의 두께가 50% 정도 증가하게 된다. 실제로 트랜지스터의 채널은 식각된 실리콘기판의 밑면에만 형성되는데, 본 발명에 의하면 이 부분의 게이트산화막의 두께가 가장 얇게 형성되므로 전류 구동능력이 증가하게 된다. 또한, 채널을 제외한 나머지 부분은 게이트와 소오스/드레인이 오버랩되는 영역으로, 이 부분에는 채널영역보다 두꺼운 산화막이 존재하므로 게이트와 소오스/드레인간의 오버랩 커패시턴스가 감소하고 GIDL전류도 감소한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 기존의 STI(shallow trench isolation)공정과 같이 폴리실리콘과중간산화막없이 질화막을 증착한 후 트렌치 공정을 진행하여 최종 증착된 질화막으로부터 트렌치 밑면까지의 깊이를 얇게 함으로써 종래의 EXTIGATE기술에서의 트렌치 소자분리 산화막 증착시 생기기 쉬운 보이드를 감소시킬 수 있다.
또한, 웰 형성을 위한 이온주입을 질화막이 있는 상태에서 실시하고 채널 이온주입을 기판 실리콘을 식각한 트렌치 채널을 형성한 후 실시하여 웰 및 채널 도핑을 정교하게 조절할 수 있다. 또한, 실리콘기판을 식각하여 트랜지스터를 형성함으로써 동일한 디자인 룰에서도 채널 길이를 증가시킬 수 있으므로 숏채널 효과를 개선하면서도 기존의 EXTIGATE기술의 장점인 W/WN/폴리실리콘 게이트구조에서 단차를 줄일 수 있다.
또한, 트랜지스터의 채널이 형성되는 식각된 실리콘기판의 밑면의 게이트산화막의 두께를 얇게 형성함으로써 전류 구동능력을 증가시킬 수 있으며, 채널을 제외한 나머지 부분인 게이트와 소오스/드레인이 오버랩되는 영역에는 채널영역보다 두꺼운 산화막이 형성되도록 함으로써 게이트와 소오스/드레인간의 오버랩 커패시턴스 및 GIDL전류를 감소시킬 수 있다.
도1a 내지 도1e는 종래기술에 의한 MOS트랜지스터 제조방법을 도시한 공정순서도,
도2는 도1e의 단면에 수직한 방향의 단면도,
도3a 내지 도3h는 본 발명의 일실시예에 의한 MOS트랜지스터 제조방법을 도시한 공정순서도,
도4는 도3h의 단면에 수직한 방향의 단면도,
도5는 본 발명의 다른 실시예에 의한 MOS트랜지스터 제조방법을 도시한 단면도,
도6은 본 발명의 또 다른 실시예에 의한 MOS트랜지스터 제조방법을 도시한 단면도,
도7은 도3d의 A부분을 확대하여 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,21 : 실리콘기판 2 : 게이트산화막
3,29 : 게이트 폴리실리콘 4 : 중간산화막
5,23 : 제1질화막 6,24 : 소자분리 산화막
7,25 : p웰 8,26 : n웰
9,30 : WN배리어 10,31 : 텅스텐막
11,32 : 제2질화막 12,34 : 선택산화막
13,33 : 게이트 측벽 질화막 22 : 제1산화막
27 : 채널영역 28 : 게이트산화막
35 : 제4질화막

Claims (18)

  1. 실리콘기판위에 제1산화막과 제1질화막을 차례로 형성하는 단계;
    상기 제1질화막과 제1산화막을 선택적으로 식각하고 그에 따라 노출되는 실리콘기판 부위를 소정깊이로 식각하여 소자분리영역에 트렌치를 형성하는 단계;
    상기 트렌치가 매립되도록 기판 전면에 소자분리 산화막을 증착하고 상기 제1질화막이 노출될 때까지 CMP공정을 진행하는 단계;
    상기 노출된 제1질화막을 그대로 둔 채 소정의 게이트전극 형성용 마스크패턴을 이용하여 상기 제1질화막과 제1산화막을 선택적으로 식각하고 그에 따라 노출되는 실리콘기판 부위를 소정깊이로 식각하여 채널영역이 형성될 트렌치를 형성하고 세정하는 단계;
    상기 기판상에 버퍼산화막을 성장시키고 상기 트렌치 채널영역에 채널이온주입을 행하는 단계;
    상기 제1질화막과 버퍼산화막을 제거하고 기판상에 게이트산화막을 성장시키는 단계;
    기판 전면에 게이트전극 형성용 폴리실리콘을 증착하는 단계;
    상기 게이트 폴리실리콘층을 상기 소자분리산화막이 노출될 때까지 CMP에 의해 연마하는 단계;
    기판 전면에 WN배리어와 게이트전극 형성용 텅스텐 및 제2질화막을 순차적으로 증착하는 단계;
    상기 제2질화막과 텅스텐막 및 WN배리어를 소정의 게이트전극 패턴으로 패터닝하는 단계;
    상기 게이트전극 패턴으로 패터닝된 WN배리어 및 텅스텐막의 측면에 얇은 측벽 질화막을 형성하는 단계; 및
    노출된 게이트 폴리실리콘층을 식각한 후, 선택적인 산화공정을 진행하여 노출된 게이트 폴리실리콘층 측면을 포함한 게이트영역의 기판부위에만 선택산화막을 성장시키는 단계를 포함하여 이루어지는 MOS트랜지스터 제조방법.
  2. 제1항에 있어서,
    상기 제1산화막은 5~20nm, 제1질화막은 50~150nm의 두께로 형성하는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  3. 제1항에 있어서,
    상기 트렌치는 150~400nm 깊이로 형성하는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  4. 제1항에 있어서,
    상기 소자분리 산화막을 형성하는 단계전에 식각된 트렌치의 측면 및 밑면에 희생산화막 또는 열산화막을 성장시킨 후 식각하는 단계가 더 포함되는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  5. 제1항에 있어서,
    상기 소자분리 산화막을 형성하는 단계후에 기판 소정부분에 p웰 및 n웰을 형성하는 단계가 더 포함되는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  6. 제1항에 있어서,
    상기 채널 이온주입은 1~100KeV의 에너지로 실시하는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  7. 제1항에 있어서,
    상기 게이트산화막은 3~10nm 두께로 형성하는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  8. 제1항에 있어서,
    상기 게이트전극 형성용 폴리실리콘은 50~400nm의 두께로 두껍게 증착하는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  9. 제1항에 있어서,
    상기 WN배리어는 3~10nm, 텅스텐은 50~150nm, 제2질화막은 150~400nm의 두께로 각각 형성하는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  10. 제1항에 있어서,
    상기 WN 대신에 TiN, WSiN, TiSiN 또는 WSix를 사용하여 배리어를 형성하는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  11. 제1항에 있어서,
    상기 측벽 질화막은 3~40nm의 두께로 형성하는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  12. 제1항에 있어서,
    상기 선택산화막은 1.5~10nm의 두께로 형성하는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  13. 제1항에 있어서,
    상기 선택산화막을 성장시키는 단계후에 상기 게이트 폴리실리콘층의 측벽에 형성된 선택산화막의 손실을 방지하기 위하여 게이트전극을 포함한 기판 전면에 질화막을 증착하는 단계가 더 포함되는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  14. 제13항에 있어서,
    상기 질화막은 5~40nm 두께로 얇게 증착하는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  15. 제1항에 있어서,
    상기 선택산화막을 성장시키는 단계후에 상기 게이트 폴리실리콘층의 측벽에 형성된 선택산화막의 손실을 방지하기 위하여 질화막을 얇게 증착하고 식각하여 게이트 측벽 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  16. 제1항에 있어서,
    상기 트렌치 채널영역의 측면과 밑면에는 게이트산화막만이 형성되고, 트렌치 채널영역의 기판 표면에는 남아 있는 제1산화막과 게이트산화막이 함께 존재하는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  17. 제16항에 있어서,
    상기 트렌치 채널영역 밑면의 게이트산화막이 측면의 게이트산화막보다 두께가 얇게 형성되는 것을 특징으로 하는 MOS트랜지스터 제조방법.
  18. 실리콘기판위에 제1산화막과 제1질화막을 차례로 형성하는 단계와;
    상기 제1질화막과 제1산화막을 선택적으로 식각하고 그에 따라 노출되는 실리콘기판 부위를 소정깊이로 식각하여 소자분리영역에 트렌치를 형성하는 단계;
    상기 트렌치가 매립되도록 기판 전면에 소자분리 산화막을 증착하고 상기 제1질화막이 노출될 때까지 CMP공정을 진행하는 단계;
    상기 노출된 제1질화막을 그대로 둔 채 소정의 게이트전극 형성용 마스크패턴을 이용하여 상기 제1질화막과 제1산화막을 선택적으로 식각하고 그에 따라 노출되는 실리콘기판 부위를 소정깊이로 식각하여 채널영역이 형성될 트렌치를 형성하고 세정하는 단계;
    상기 기판상에 버퍼산화막을 성장시키고 상기 트렌치 채널영역에 채널이온주입을 행하는 단계;
    상기 제1질화막과 버퍼산화막을 제거하고 기판상에 게이트산화막을 성장시키는 단계;
    기판 전면에 게이트전극 형성용 폴리실리콘을 증착하는 단계;
    상기 게이트 폴리실리콘층을 상기 소자분리산화막이 노출될 때까지 CMP에 의해 연마하는 단계;
    기판 전면에 WN배리어와 게이트전극 형성용 텅스텐 및 제2질화막을 순차적으로 증착하는 단계;
    상기 제2질화막과 텅스텐막, WN배리어 및 게이트 폴리실리콘층을 소정의 게이트전극 패턴으로 패터닝하는 단계;
    상기 패터닝된 WN배리어 및 텅스텐막의 측면에 측벽 질화막을 형성하는 단계;
    선택적인 산화공정을 진행하여 식각공정에 의해 발생된 손상을 치료하기 위하여 실리콘기판 및 상기 측벽 질화막에 의해 둘러싸인 게이트 폴리실리콘층상에 선택산화막을 성장시키는 단계를 포함하여 이루어지는 MOS트랜지스터 제조방법.
KR10-2002-0086465A 2002-12-30 2002-12-30 Ｍｏｓ트랜지스터 제조방법 Expired - Fee Related KR100507856B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0086465A KR100507856B1 (ko) 2002-12-30 2002-12-30 Ｍｏｓ트랜지스터 제조방법
US10/617,683 US6855604B2 (en) 2002-12-30 2003-07-14 Method for fabricating metal-oxide semiconductor transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0086465A KR100507856B1 (ko) 2002-12-30 2002-12-30 Ｍｏｓ트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR20040059957A KR20040059957A (ko) 2004-07-06
KR100507856B1 true KR100507856B1 (ko) 2005-08-17

Family

ID=32653213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0086465A Expired - Fee Related KR100507856B1 (ko) 2002-12-30 2002-12-30 Ｍｏｓ트랜지스터 제조방법

Country Status (2)

Country Link
US (1) US6855604B2 (ko)
KR (1) KR100507856B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508535B1 (ko) * 2003-02-04 2005-08-17 동부아남반도체 주식회사 반도체 소자의 게이트 전극 형성 방법
KR100593443B1 (ko) * 2004-02-11 2006-06-28 삼성전자주식회사 트랜지스터들 및 그 제조방법들
KR100539265B1 (ko) * 2004-05-28 2005-12-27 삼성전자주식회사 리세스 채널 ｍｏｓｆｅｔ 제조방법
KR100603931B1 (ko) * 2005-01-25 2006-07-24 삼성전자주식회사 반도체 소자 제조방법
US7488647B1 (en) 2005-08-11 2009-02-10 National Semiconductor Corporation System and method for providing a poly cap and a no field oxide area to prevent formation of a vertical bird's beak structure in the manufacture of a semiconductor device
US7256464B2 (en) * 2005-08-29 2007-08-14 United Microelectronics Corp. Metal oxide semiconductor transistor and fabrication method thereof
KR100696764B1 (ko) * 2006-03-23 2007-03-19 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR100876806B1 (ko) * 2006-07-20 2009-01-07 주식회사 하이닉스반도체 이중 패터닝 기술을 이용한 반도체 소자의 트랜지스터 형성방법
KR100909763B1 (ko) * 2006-07-27 2009-07-29 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US8154088B1 (en) 2006-09-29 2012-04-10 Cypress Semiconductor Corporation Semiconductor topography and method for reducing gate induced drain leakage (GIDL) in MOS transistors
KR100769256B1 (ko) * 2006-10-02 2007-10-22 삼성전자주식회사 반도체 소자 및 그 형성방법
US8557624B2 (en) 2011-01-13 2013-10-15 International Business Machines Corporation Pixel sensor cells with a split-dielectric transfer gate
US8299505B2 (en) 2011-02-17 2012-10-30 International Business Machines Corporation Pixel sensor cell with a dual work function gate electode
KR101872957B1 (ko) * 2012-01-02 2018-07-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9847289B2 (en) * 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
KR102306674B1 (ko) 2015-03-17 2021-09-29 삼성전자주식회사 반도체 소자 및 그 제조방법
CN108560030B (zh) * 2018-06-01 2019-11-19 上海华力集成电路制造有限公司 金属钨的沉积方法
CN111509029B (zh) * 2019-01-31 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433488B1 (ko) * 2001-12-26 2004-05-31 동부전자 주식회사 트랜지스터 형성 방법

Also Published As

Publication number Publication date
KR20040059957A (ko) 2004-07-06
US20040126948A1 (en) 2004-07-01
US6855604B2 (en) 2005-02-15

Similar Documents

Publication Publication Date Title
KR100507856B1 (ko) Ｍｏｓ트랜지스터 제조방법
JP4446949B2 (ja) エレベイテッドサリサイドソース／ドレイン領域の形成方法
EP1213757B1 (en) Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same
US6165871A (en) Method of making low-leakage architecture for sub-0.18 μm salicided CMOS device
JP2002198532A (ja) 拡張された活性領域の有効幅を有する半導体装置及びその製造方法
JP4134720B2 (ja) 半導体素子の製造方法
JPH09129721A (ja) 半導体装置の製造方法
JP2000340791A (ja) 半導体装置の製造方法
US6097061A (en) Trenched gate metal oxide semiconductor device and method
JPH09134955A (ja) 半導体装置の製造方法及び半導体装置
JP3744694B2 (ja) トランジスターの特性を改善するための半導体装置製造方法
US6890837B2 (en) Method of manufacturing semiconductor device including steps of forming both insulating film and epitaxial semiconductor on substrate
EP1225623A2 (en) A method to form a recessed source drain on a trench side wall with a replacement gate technique
US6828209B1 (en) Methods for manufacturing a semiconductor device including a trench isolation region
US20070166972A1 (en) Semiconductor device and manufacturing method
KR100906648B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100319633B1 (ko) 모스 트랜지스터 제조방법
KR100626908B1 (ko) 반도체소자의 소자분리막 형성방법
KR100787344B1 (ko) 반도체 소자의 제조방법
KR100266457B1 (ko) 선택적에피택셜성장법을이용한트랜치소자분리방법
KR100415440B1 (ko) 반도체 소자의 소자 분리막 및 몸체 접지 형성 방법
KR100317311B1 (ko) 반도체소자 및 그의 제조방법
JPH1092922A (ja) 半導体装置の製造方法及び半導体装置
KR100817712B1 (ko) 고전압 모스 소자의 제조 방법
TW432491B (en) Method for formation of source/drain-on-insulator (SDOI) transistors

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

P14-X000 Amendment of ip right document requested

St.27 status event code: A-5-5-P10-P14-nap-X000

P16-X000 Ip right document amended

St.27 status event code: A-5-5-P10-P16-nap-X000

Q16-X000 A copy of ip right certificate issued

St.27 status event code: A-4-4-Q10-Q16-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20160804

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20160804

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000