[go: up one dir, main page]

CN111490025B - 电子封装件及其封装基板与制法 - Google Patents

电子封装件及其封装基板与制法 Download PDF

Info

Publication number
CN111490025B
CN111490025B CN201910116194.4A CN201910116194A CN111490025B CN 111490025 B CN111490025 B CN 111490025B CN 201910116194 A CN201910116194 A CN 201910116194A CN 111490025 B CN111490025 B CN 111490025B
Authority
CN
China
Prior art keywords
build
substrate body
thickness
package
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910116194.4A
Other languages
English (en)
Other versions
CN111490025A (zh
Inventor
白裕呈
米轩皞
罗家麒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN111490025A publication Critical patent/CN111490025A/zh
Application granted granted Critical
Publication of CN111490025B publication Critical patent/CN111490025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电子封装件及其封装基板与制法，通过在基板本体的至少一侧上形成增层部，使该封装基板保有一定的厚度，避免该封装基板于搬运或封装制程中发生变形问题。

Description

电子封装件及其封装基板与制法
技术领域
本发明有关一种电子封装件及其封装基板，尤指一种可防翘曲的电子封装件及其封装基板与制法。
背景技术
随着电子产业的蓬勃发展，许多高阶电子产品逐渐朝往轻、薄、短、小等高集积度方向发展，且随着封装技术的演进，芯片的封装技术也越来越多样化，半导体封装结构的尺寸或体积也随之不断缩小，借以使该半导体封装结构达到轻薄短小的目的。
图1为悉知半导体封装件1的剖面示意图。如图1所示，该半导体封装件1包括：一封装基板1a、一利用焊锡材13结合于该封装基板1a上的半导体芯片19、以及用以包覆该半导体芯片19的封装胶体(图略)，以将该半导体封装件1以其封装基板1a经由多个焊锡材13设于一电路板18上。
然而，近年来，因手持式电子装置蓬勃发展，故该半导体封装件1的封装基板1a的厚度越作越薄，因而造成该封装基板1a于封装制程或搬运期间发生翘曲、弯曲或其它变形状况的问题，致使该封装基板1a的焊锡材13’,13”无法有效接合该半导体芯片19的接点190及该电路板18。
因此，如何克服悉知技术中的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述悉知技术的缺失，本发明提供一种电子封装件及其封装基板与制法，避免该封装基板于搬运或封装制程中发生变形问题。
本发明的封装基板，包括：基板本体，其具有相对的第一侧与第二侧，并包含有至少一介电层及形成于该介电层上的线路层；以及增层部，其为绝缘体且形成于该基板本体的第一侧及/或第二侧上。
本发明还提供一种封装基板的制法，包括：提供一基板本体，其具有相对的第一侧与第二侧，并包含有至少一介电层及形成于该介电层上的线路层；形成增高层于该基板本体的第一侧及/或第二侧上；以及移除该增高层的部分材质以形成至少一开口，以令该形成至少一开口的增高层作为增层部。
前述的制法中，该增高层以压合方式形成于该基板本体上。
前述的制法中，部分该增高层的移除方式以激光方式或喷砂方式为之。
前述的封装基板及其制法中，该增层部的材质相同于该介电层的材质。
前述的封装基板及其制法中，该基板本体定义有多个作用区域，且该增层部位于各该作用区域之间。
前述的封装基板及其制法中，该增层部形成于该基板本体的第一侧及第二侧上，且该基板本体的第一侧上的增层部的厚度不同于该基板本体的第二侧上的增层部的厚度。
前述的封装基板及其制法中，该增层部形成于该基板本体的第一侧及第二侧上，且该基板本体的第一侧上的增层部的厚度等于该基板本体的第二侧上的增层部的厚度。
前述的封装基板及其制法中，该增层部形成于该基板本体的第一侧及第二侧上，且该第一侧上的增层部的宽度相同或不同于该第二侧上的增层部的宽度。
前述的封装基板及其制法中，该增层部的顶部具有绝缘保护层。
前述的封装基板及其制法中，该增层部为框体结构。
另一方面，本发明提供一种电子封装件，包括：一如前述的封装基板；以及至少一电子元件，其设于该基板本体的第一侧及/或第二侧上。
本发明还提供一种电子封装件的制法，包括：提供一如前述的封装基板；以及设置至少一电子元件于该基板本体的第一侧及/或第二侧上。
前述的电子封装件及其制法中，该基板本体定义有多个作用区域，且于单一作用区域内设有多个规格相同的该电子元件。
前述的电子封装件及其制法中，该基板本体定义有多个作用区域，且于单一作用区域内设有多个规格不同的该电子元件。
前述的电子封装件及其制法中，该电子元件位于该增层部所围束的区域内。
前述的电子封装件及其制法中，还包括封装层，其形成于该基板本体的第一侧及/或第二侧上以包覆该电子元件。例如，该封装层的厚度大于或等于该增层部的厚度。
前述的电子封装件及其制法中，该电子元件的厚度相同或不同于该增层部的厚度。
由上可知，本发明的电子封装件及其封装基板与制法，主要经由该增层部的设计，使该封装基板保有一定的厚度，故相较于悉知技术，本发明的封装基板可避免于搬运或封装制程中造成如翘曲的变形问题，进而避免该电子封装件的封装良率下降的情况。
附图说明
图1为悉知电子封装件的剖视示意图。
图2A至图2E为本发明的封装基板及电子封装件的制法的剖视示意图。
图2C’为图2C的上视示意图。
图2E’为图2E的另一实施例。
图3A及图3B为本发明的电子封装件的其它实施例的剖视示意图。
图4A及图4B为图3A的其它实施例。
主要组件符号说明
1 半导体封装件
1a 封装基板
2,2’,4a 封装基板
3,3’,3a,3b,4,4’ 电子封装件
13,13’,13” 焊锡材
18 电路板
19 半导体芯片
20 基板本体
20a 第一侧
20b 第二侧
21 增高层
22,22’,42 增层部
23 第二绝缘保护层
31a,31b,41 第一电子元件
32 第二电子元件
33 封装层
190 接点
200 介电层
201 线路层
202,203 电性接触垫
210 开口
220 第一绝缘保护层
230 开孔
310,320 导电凸块
311 焊锡材
A1,A2 作用区域
D1,D2,d,H,h,H’,h’,L1,L2,t,t1,t2,t1’,t2’,R1,R2 厚度
W1,W2,W1’,W2’ 宽度。
具体实施方式
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2C为本发明的封装基板2的制法的剖视示意图。
在本实施例中，该封装基板2适用于双面模压的电子封装件3，如图2E所示。
如图2A所示，提供一基板本体20，其具有相对的第一侧20a与第二侧20b。
在本实施例中，该基板本体20主要为绝缘板、金属板、或如晶圆、芯片、硅材、玻璃等的半导体板材。例如，该基板本体20为具核心层的线路构造(图未示)或无核心层(coreless)的线路构造(如图2A所示)，该线路构造包含至少一介电层200及设于该介电层200上的如重布线路层(redistribution layer，简称RDL)形式的线路层201，其最外侧的线路层201具有电性接触垫202,203。具体地，形成该线路层201的材质为铜，且形成该介电层200的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。
或者，该基板本体也可为硅中介板(Through Silicon interposer，简称TSI)或玻璃基板，其具有硅穿孔(Through-silicon via，简称TSV)与布线层，如扇出(fan out)型RDL。因此，有关该基板本体的实施例繁多，并不限于上述。
又，该基板本体20的厚度t约为60～75微米(um)或60微米以下(该电性接触垫202的厚度相对该基板本体20的厚度极薄，可省略)。
如图2B所示，形成一增高层21于该基板本体20的第一侧20a上，以覆盖该些电性接触垫202。
在本实施例中，该增高层21的材质包含绝缘材，如聚对二唑苯(PBO)、聚酰亚胺(PI)、预浸材(PP)等介电材，其中，形成该增高层21的材质可相同或不相同形成该介电层200的材质。
此外，该增高层21的厚度d为5至25微米(视该基板本体20所需结构强度增减)。
如图2C所示，经由图案化制程(如采用激光或喷砂方式移除该增高层21的部分材质)，以于该增高层21中形成多个开口210，以令该增高层21构成一增层部22，以令该基板本体20的第一侧20a的部分表面及电性接触垫202外露于该些开口210，以制得封装基板2。
在本实施例中，该增层部22为封闭形式环状框体结构，如图2C’所示，其无缺口或中断处，且该基板本体20定义有多个作用区域A1,A2(该作用区域A1,A2对应于开口210位置)，以经由该增层部22围绕各该作用区域A1,A2的边缘而隔离各该作用区域A1,A2。
此外，该增层部22(该增高层21)可透过压合方式形成于该基板本体20上；或者，可利用黏着层或其它方式将该增层部22接合于该基板本体20上。应可理解地，以压合方式形成该增层部22的制作方式可节省成本。
又，在另一实施例中，如图2D所示，增层部22’的顶部包含有第一绝缘保护层220。例如，于原始增层部22上形成一如防焊材的第一绝缘保护层220，且形成一如防焊材的第二绝缘保护层23于该基板本体20的第二侧20b上，并使该第二绝缘保护层23形成有至少一开孔230，以令该基板本体20的第二侧20b的部分表面及电性接触垫203外露于该开孔230，以制得封装基板2’。具体地，该封装基板2,2’的厚度D1,D2为85微米以下，以符合薄化的需求。
另外，如图2E所示，于后续制作电子封装件3的过程中，可将多个第一电子元件31a,31b,41设于该基板本体20的第一侧20a的增层部22,22’所围束的区域内，并将第二电子元件32设于该基板本体20的第二侧20b上，以电性连接该电性接触垫202,203及线路层201，再形成一封装层33于该基板本体20的第一侧20a与该第二侧20b上，以包覆该增层部22,22’、该些第一电子元件31a,31b,41与第二电子元件32。
所述的第一电子元件31a,31b,41结合于该基板本体20的第一侧20a上，其为主动元件、被动元件或其二者组合，且该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。例如，该第一电子元件31a,31b为天线型半导体芯片，其具有相对的作用面与非作用面，该作用面经由多个导电凸块310以覆晶方式设于该电性接触垫202上以电性连接该线路层201；或者，该第一电子元件31a,31b可以该非作用面设于该第一侧20a上并使该作用面经由多个焊线(图略)以打线方式电性连接该线路层201；亦或，该第一电子元件41可为被动元件，其经由焊锡材311设于该电性接触垫202上以电性连接该线路层201。然而，有关该第一电子元件31a,31b,41电性连接该基板本体20的方式不限于上述。
另一方面，如图2E’及图2C所示，可于同一作用区域A2中设置相同规格的第一电子元件41，如相同型号、容值或阻值等被动元件置放于同一作用区域A2中，以提供较多空间区域设置该增层部22，因而提升该封装基板2的刚性或强度。
所述的第二电子元件32结合于该基板本体20的第二侧20b上，其为主动元件、被动元件或其二者组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。例如，该第二电子元件32为半导体芯片，其作用面经由多个导电凸块320以覆晶方式设于该电性接触垫203上以电性连接该线路层201；或者，该第二电子元件32可以打线方式电性连接该线路层201；亦或，该第二电子元件32可直接接触该线路层201。然而，有关该第二电子元件32电性连接该基板本体20的方式不限于上述。
所述的封装层33为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dry film)、如环氧树脂(expoxy)的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该基板本体20上。例如，该封装层33于基板本体20的第一侧20a上的厚度H可大于该增层部22,22’的厚度L1,L2，如图2E所示。
在其它实施例中，增层部的配置可依需求设于该基板本体20的第二侧20b上(如图3A所示的电子封装件3a)。具体地，该基板本体20的第一侧20a的增层部22’的厚度t1可相同或不相同于该第二侧20b的增层部22’的厚度t2。此外，如图3A所示，封装层33于基板本体20的各别二侧的厚度h可等于该增层部22’的厚度t1,t2，也就是，该封装层33的上表面齐平该增层部22’的上表面；或者，该基板本体20的第一侧20a的增层部22’的宽度W1可不相同(如图3A所示)于该第二侧20b的增层部22’的宽度W2；亦或，该第一侧20a上的增层部42的宽度W1’相同于该第二侧20b上的增层部42的宽度W2’(如图4A所示)。
在另一实施例中，增层部的配置可依需求设于该基板本体20的表面空旷区(如未设置电子元件的区域)。具体地，如图3A所示的第二侧20b的增层部22’。
在另一实施例中，该增层部22,22’仅设于该基板本体20的线路层201的分布面积较少之侧。具体地，如图3B所示的电子封装件3b，其基板本体20的第二侧20b因仅需设置一颗芯片(该第二电子元件32)，故该基板本体20的第二侧20b会有较多的空间形成该增层部22’，因而该增层部22’未设于该第一侧20a上。
因此，本发明的封装基板2,2’及电子封装件3,3’,3a,3b的制法因应该基板本体20欲薄化至75微米以下时，经由于该基板本体20上形成该增层部22,22’，使该封装基板2,2’保有一定的厚度D1,D2，因而能避免该封装基板2,2’于搬运或封装制程中造成如翘曲的变形问题，进而有效避免该电子封装件3,3’,3a,3b的封装良率下降的情况。
此外，如图4A及图4B所示的电子封装件4,4’，该增层部42的厚度t1’,t2’可低于该第一电子元件31a,31b,41的厚度R1及第二电子元件32的厚度R2，以降低该封装层33的厚度H’,h’而利于薄化该封装基板4a，且该封装层33的表面可齐平该第一电子元件31a或第二电子元件32，如图4B所示，以外露出该第一电子元件31a或第二电子元件32。
本发明还提供一种封装基板2,2’,4a，其包括：一基板本体20以及至少一增层部22,22’,42。
所述的基板本体20具有相对的第一侧20a与第二侧20b，且包含有至少一介电层200及设于该介电层200上的线路层201。
所述的增层部22,22’,42形成于该基板本体20的第一侧20a及/或第二侧20b上，其中，该增层部22,22’,42为绝缘体。
在一实施例中，该增层部22,22’,42的材质相同于该介电层200的材质。
在一实施例中，该基板本体20的第一侧20a定义有多个作用区域A1,A2，且该增层部22,22’,42位于各该作用区域A1,A2之间。
在一实施例中，该增层部22’,42形成于该基板本体20的第一侧20a及第二侧20b上，且该基板本体20的第一侧20a上的增层部22’,42的厚度t1,t1’相同或不同于该基板本体20的第二侧20b上的增层部22’,42的厚度t2,t2’。
在一实施例中，参考图3A及图4A所示，该增层部22’,42形成于该基板本体20的第一侧20a及第二侧20b上，且该第一侧20a上的增层部22’的宽度W1不同于该第二侧20b上的增层部22’的宽度W2；或者，该第一侧20a上的增层部42的宽度W1’相同于该第二侧20b上的增层部42的宽度W2’。
在一实施例中，该增层部22’,42的顶部具有绝缘保护层220。
本发明还提供一种电子封装件3,3’,3a,3b,4,4’，包括：该封装基板2,2’,4a,4b、至少一第一电子元件31a,31b,41以及至少一第二电子元件32。
所述的第一电子元件31a,31b,41设于该基板本体20的第一侧20a上。
所述的第二电子元件32设于该基板本体20的第二侧20b上。
在其中一电子封装件3’的实施例中，该基板本体20的第一侧20a定义有多个作用区域A1,A2，且于单一作用区域A2内设有多个规格相同的该第一电子元件41。
在其中一电子封装件3,3a,3b,4,4’的实施例中，该基板本体20的第一侧20a定义有多个作用区域A1,A2，且于单一作用区域A2内设有多个规格不同的该第一电子元件31b,41。
在一实施例中，该第一电子元件31a,31b,41或第二电子元件32位于该增层部22,22’,42所围束的区域内。
在一实施例中，该增层部42的厚度t1’,t2’不同于该第一电子元件31a,31b,41的厚度R1及第二电子元件32的厚度R2。
在一实施例中，所述的电子封装件3,3’,3a,3b,4,4’还包括一封装层33，形成于该基板本体20的第一侧20a及/或第二侧20b上以包覆该第一电子元件31a,31b,41或第二电子元件32。例如，该封装层33的厚度H,H’,h’不同于该增层部22’,42的厚度L1,L2,t1,t2,t1’,t2’；或者，该封装层33于基板本体20的各别二侧的厚度h可相同于该增层部22’的厚度t1,t2。
综上所述，本发明的电子封装件及其封装基板与制法，主要经由该增层部的设计，使该封装基板保有一定的厚度，以避免该封装基板于搬运或封装制程中造成如翘曲的变形问题，故本发明的封装基板能避免该电子封装件的封装良率下降的情况。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (30)

1.一种封装基板，其特征在于，该封装基板包括：
基板本体，其具有相对的第一侧与第二侧，并包含有至少一介电层及形成于该介电层上的线路层；以及
增层部，其为绝缘体且形成于该基板本体的第一侧及第二侧上，其中，该增层部的顶部具有第一绝缘保护层，且该第一绝缘保护层未超出该增层部的侧面；
其中，该第一侧上的增层部的宽度相同于该第二侧上的增层部的宽度，且该基板本体的第二侧上具有第二绝缘保护层。
2.根据权利要求1所述的封装基板，其特征在于，该增层部的材质相同于该介电层的材质。
3.根据权利要求1所述的封装基板，其特征在于，该基板本体定义有多个作用区域，且该增层部位于各该作用区域之间。
4.根据权利要求1所述的封装基板，其特征在于，该第一侧上的增层部的厚度不同于该第二侧上的增层部的厚度。
5.根据权利要求1所述的封装基板，其特征在于，该第一侧上的增层部的厚度相同于该第二侧上的增层部的厚度。
6.根据权利要求1所述的封装基板，其特征在于，该增层部为框体结构。
7.一种电子封装件，其特征在于，该电子封装件包括：
一根据权利要求1所述的封装基板；以及
至少一电子元件，其设于该基板本体的第一侧及/或第二侧上。
8.根据权利要求7所述的电子封装件，其特征在于，该基板本体定义有多个作用区域，且于单一作用区域内设有多个规格相同的该电子元件。
9.根据权利要求7所述的电子封装件，其特征在于，该基板本体定义有多个作用区域，且于单一作用区域内设有多个规格不同的该电子元件。
10.根据权利要求7所述的电子封装件，其特征在于，该电子元件位于该增层部所围束的区域内。
11.根据权利要求7所述的电子封装件，其特征在于，该电子封装件还包括封装层，形成于该基板本体的第一侧及/或第二侧上以包覆该电子元件。
12.根据权利要求11所述的电子封装件，其特征在于，该封装层的厚度大于或等于该增层部的厚度。
13.根据权利要求7所述的电子封装件，其特征在于，该电子元件的厚度相同于该增层部的厚度。
14.根据权利要求7所述的电子封装件，其特征在于，该电子元件的厚度不同于该增层部的厚度。
15.一种封装基板的制法，其特征在于，该制法包括：
提供一基板本体，其具有相对的第一侧与第二侧，并包含有至少一介电层及形成于该介电层上的线路层；
形成增高层于该基板本体的第一侧及第二侧上；以及
移除该增高层的部分材质以形成有至少一开口，以令该形成有至少一开口的增高层作为增层部，其中，该增层部形成于该基板本体的第一侧及第二侧上，该增层部的顶部具有第一绝缘保护层，且该第一绝缘保护层未超出该增层部的侧面，且其中，该第一侧上的增层部的宽度相同于该第二侧上的增层部的宽度，且该基板本体的第二侧上具有第二绝缘保护层。
16.根据权利要求15所述的封装基板的制法，其特征在于，该增层部的材质相同于该介电层的材质。
17.根据权利要求15所述的封装基板的制法，其特征在于，该基板本体定义有多个作用区域，且该增层部位于各该作用区域之间。
18.根据权利要求15所述的封装基板的制法，其特征在于，该第一侧上的增层部的厚度不同于该第二侧上的增层部的厚度。
19.根据权利要求15所述的封装基板的制法，其特征在于，该第一侧上的增层部的厚度相同于该基板本体的第二侧上的增层部的厚度。
20.根据权利要求15所述的封装基板的制法，其特征在于，该增层部为框体结构。
21.根据权利要求15所述的封装基板的制法，其特征在于，该增高层以压合方式形成于该基板本体上。
22.根据权利要求15所述的封装基板的制法，其特征在于，该增高层的移除方式以激光方式或喷砂方式为之。
23.一种电子封装件的制法，其特征在于，该制法包括：
提供一根据权利要求1所述的封装基板；以及
设置至少一电子元件于该基板本体的第一侧及/或第二侧上。
24.根据权利要求23所述的电子封装件的制法，其特征在于，该基板本体定义有多个作用区域，且于单一作用区域内设有多个规格相同的该电子元件。
25.根据权利要求23所述的电子封装件的制法，其特征在于，该基板本体定义有多个作用区域，且于单一作用区域内设有多个规格不同的该电子元件。
26.根据权利要求23所述的电子封装件的制法，其特征在于，该电子元件位于该增层部所围束的区域内。
27.根据权利要求23所述的电子封装件的制法，其特征在于，该制法还包括形成封装层于该基板本体的第一侧及/或第二侧上，以包覆该电子元件。
28.根据权利要求27所述的电子封装件的制法，其特征在于，该封装层的厚度大于或等于该增层部的厚度。
29.根据权利要求23所述的电子封装件的制法，其特征在于，该电子元件的厚度相同于该增层部的厚度。
30.根据权利要求23所述的电子封装件的制法，其特征在于，该电子元件的厚度不同于该增层部的厚度。
CN201910116194.4A 2019-01-29 2019-02-15 电子封装件及其封装基板与制法 Active CN111490025B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108103305A TWI691041B (zh) 2019-01-29 2019-01-29 電子封裝件及其封裝基板與製法
TW108103305 2019-01-29

Publications (2)

Publication Number Publication Date
CN111490025A CN111490025A (zh) 2020-08-04
CN111490025B true CN111490025B (zh) 2022-09-09

Family

ID=71134378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910116194.4A Active CN111490025B (zh) 2019-01-29 2019-02-15 电子封装件及其封装基板与制法

Country Status (2)

Country Link
CN (1) CN111490025B (zh)
TW (1) TWI691041B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038242A (zh) * 2020-09-10 2020-12-04 华进半导体封装先导技术研发中心有限公司 先重布线扇出型封装方法及结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179062A (zh) * 2002-05-27 2008-05-14 日本电气株式会社 半导体器件安装板及半导体封装
CN105323948A (zh) * 2014-07-31 2016-02-10 恒劲科技股份有限公司 中介基板及其制造方法
WO2018116477A1 (ja) * 2016-12-22 2018-06-28 三井金属鉱業株式会社 多層配線板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4400802B2 (ja) * 1999-08-23 2010-01-20 大日本印刷株式会社 リードフレーム及びその製造方法並びに半導体装置
JP4427874B2 (ja) * 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板
US20040038442A1 (en) * 2002-08-26 2004-02-26 Kinsman Larry D. Optically interactive device packages and methods of assembly
JP2006059863A (ja) * 2004-08-17 2006-03-02 Cmk Corp パッケージ基板及びその製造方法
TWI315657B (en) * 2005-06-07 2009-10-01 Phoenix Prec Technology Corp Reverse build-up structure of circuit board
US20070120213A1 (en) * 2005-11-28 2007-05-31 Hiew Siew S Wire under dam package and method for packaging image-sensor
TWI281737B (en) * 2005-12-13 2007-05-21 Via Tech Inc Chip package and coreless package substrate thereof
TWI452661B (zh) * 2007-01-30 2014-09-11 線路直接連接晶片之封裝結構
TWI384606B (zh) * 2008-05-30 2013-02-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
TWI581378B (zh) * 2008-11-21 2017-05-01 先進封裝技術私人有限公司 半導體基板
TW201316462A (zh) * 2011-10-13 2013-04-16 矽品精密工業股份有限公司 封裝件及其製法
TWI490988B (zh) * 2012-03-21 2015-07-01 Chipmos Technologies Inc 半導體封裝結構
US9312193B2 (en) * 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
TWI581387B (zh) * 2014-09-11 2017-05-01 矽品精密工業股份有限公司 封裝結構及其製法
US10177060B2 (en) * 2016-10-21 2019-01-08 Powertech Technology Inc. Chip package structure and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179062A (zh) * 2002-05-27 2008-05-14 日本电气株式会社 半导体器件安装板及半导体封装
CN105323948A (zh) * 2014-07-31 2016-02-10 恒劲科技股份有限公司 中介基板及其制造方法
WO2018116477A1 (ja) * 2016-12-22 2018-06-28 三井金属鉱業株式会社 多層配線板の製造方法

Also Published As

Publication number Publication date
TWI691041B (zh) 2020-04-11
CN111490025A (zh) 2020-08-04
TW202029448A (zh) 2020-08-01

Similar Documents

Publication Publication Date Title
TWI587412B (zh) 封裝結構及其製法
CN110233112A (zh) 电子封装件及其制法
TWI496270B (zh) 半導體封裝件及其製法
CN107424973B (zh) 封装基板及其制法
TWI765778B (zh) 電子封裝件及其製法
CN110098169A (zh) 电子封装件及其制法
CN108962840B (zh) 电子封装件及其制法
CN107785334B (zh) 电子封装结构及其制法
TWI802726B (zh) 電子封裝件及其承載基板與製法
TWI732509B (zh) 電子封裝件
CN114121869A (zh) 电子封装件及其制法
US12107055B2 (en) Electronic package and fabrication method thereof
TW201818516A (zh) 電子封裝件及其製法
TW201926607A (zh) 電子封裝件及其製法
CN109087896B (zh) 电子封装件及其制法
TWI567843B (zh) 封裝基板及其製法
CN111490025B (zh) 电子封装件及其封装基板与制法
CN114496973A (zh) 电子封装件及其线路结构
CN116581091B (zh) 电子封装件及其制法
US20240170355A1 (en) Electronic package and manufacturing method thereof
TWI839645B (zh) 電子封裝件及其製法
CN109037179B (zh) 电子封装件及其制法
TW202326985A (zh) 電子封裝件及其製法
TWI612627B (zh) 電子封裝件及其製法
CN108666255A (zh) 封装堆叠结构及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant