[go: up one dir, main page]

CN111463123B - 蚀刻膜的方法 - Google Patents

蚀刻膜的方法 Download PDF

Info

Publication number
CN111463123B
CN111463123B CN202010016949.6A CN202010016949A CN111463123B CN 111463123 B CN111463123 B CN 111463123B CN 202010016949 A CN202010016949 A CN 202010016949A CN 111463123 B CN111463123 B CN 111463123B
Authority
CN
China
Prior art keywords
gas
film
substrate
deposit
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010016949.6A
Other languages
English (en)
Other versions
CN111463123A (zh
Inventor
星高行
本田昌伸
田端雅弘
久松亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111463123A publication Critical patent/CN111463123A/zh
Application granted granted Critical
Publication of CN111463123B publication Critical patent/CN111463123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明提供蚀刻膜的方法。在一实施方式中，提供蚀刻基片的膜的方法。基片具有膜和形成于该膜上的掩模。方法包括在掩模的上表面之上选择性地形成沉积物的步骤。方法在形成沉积物的步骤后，还包括蚀刻膜的步骤。进行蚀刻的步骤包括在基片上形成处理气体的等离子体中所含的化学种的层的步骤。进行蚀刻的步骤还包括为了使化学种与膜反应，而从非活性气体的等离子体对基片供给离子的步骤。本发明能够抑制膜的蚀刻导致的掩模的膜厚减少。

Description

蚀刻膜的方法
技术领域
本发明例示的实施方式涉及蚀刻膜的方法。
背景技术
在电子器件的制造中进行基片的膜的蚀刻。基片在膜之上具有掩模。通过蚀刻，将掩模的图案转印至膜。蚀刻能够如专利文献1或专利文献2所记载的那样使用等离子体处理装置进行。
现有技术文献
专利文献
专利文献1：日本特开2015-173240号公报
专利文献2：日本特开2018-98480号公报
发明内容
发明要解决的技术问题
要求抑制膜的蚀刻导致的掩模的膜厚的减少。
用于解决技术问题的技术方案
在一个例示的实施方式中，提供蚀刻基片的膜的方法。方法包括准备具有膜和形成于该膜上的掩模的基片的步骤。方法还包括在掩模的上表面之上选择性地形成沉积物的步骤。方法在形成沉积物的步骤后，还包括蚀刻膜的步骤。进行蚀刻的步骤包括在基片上形成处理气体的等离子体中所含的化学种的层的步骤。进行蚀刻的步骤还包括为了使化学种与膜反应，而从非活性气体的等离子体对基片供给离子的步骤。
发明效果
依照一个例示的实施方式，能够抑制膜的蚀刻导致的掩模的膜厚的减少。
附图说明
图1是一个例示的实施方式的方法的流程图。
图2是一例的基片的局部放大截面图。
图3是概要地表示在图1所示的方法的执行中能够使用的一例的等离子体处理装置的图。
图4中，图4的(a)、图4的(b)、图4的(c)和图4的(d)分别是执行了步骤ST1后的状态、执行了步骤ST21后的状态、执行了步骤ST22后的状态、执行了方法MT后的状态中的一例的基片的局部放大截面图。
图5是一个例示的实施方式的方法中的步骤ST1的流程图。
图6是与图5所示的步骤ST1关联的一例的时序图。
图7是一例的步骤ST2的流程图。
图8是另一例的步骤ST2的流程图。
图9中，图9的(a)、图9的(b)、图9的(c)和图9的(d)分别是执行了步骤ST1后的状态、执行了步骤ST25后的状态、执行了步骤ST26后的状态、执行了方法MT后的状态中的一例的基片的局部放大截面图。
图10是表示氢离子在膜内到达的距表面的深度的计算结果的图表。
图11是概要地表示在图1所示的方法的执行中能够使用的一例的处理系统的图。
附图标记说明
MT……方法，W……基片，EF……膜，DP……沉积物。
具体实施方式
以下，说明各种例示的实施方式。
在一个例示的实施方式中，提供蚀刻基片的膜的方法。方法包括准备具有膜和形成于该膜上的掩模的基片的步骤。方法还包括在掩模的上表面之上选择性地形成沉积物的步骤。方法在形成沉积物的步骤后，还包括蚀刻膜的步骤。进行蚀刻的步骤包括在基片上形成处理气体的等离子体中所含的化学种的层的步骤。进行蚀刻的步骤还包括为了使化学种与膜反应，而从非活性气体的等离子体对基片供给离子的步骤。依照该实施方式，利用在掩模的上表面之上选择性地形成的沉积物，在膜的蚀刻中能够保护掩模。由此，能够抑制膜的蚀刻导致的掩模的膜厚的减少。此外，沉积物在掩模的上表面之上选择性地形成，因此能够抑制沉积物导致的膜的蚀刻的效率的下降。
在一个例示的实施方式中，基片的膜可以是含硅膜。处理气体可以含有卤素和碳。在一个例示的实施方式中，非活性气体可以含有稀有气体。
在另一例示的实施方式中，提供蚀刻基片的膜的方法。方法包括准备具有膜和形成于该膜上的掩模的基片的步骤。方法还包括在掩模的上表面之上选择性地形成沉积物的步骤。方法在形成沉积物的步骤后，还包括蚀刻膜的步骤。进行蚀刻的步骤包括用来自第一处理气体的等离子体的离子，使包括膜的露出的表面在内的膜的至少一部分改性的步骤。进行改性的步骤中，从膜的至少一部分形成改性区域。进行蚀刻的步骤还包括用来自第二处理气体的等离子体的化学种，选择性地蚀刻改性区域的步骤。依照该实施方式，利用在掩模的上表面之上选择性地形成的沉积物，在膜的蚀刻中能够保护掩模。由此，能够抑制膜的蚀刻导致的掩模的膜厚的减少。此外，沉积物在掩模的上表面之上选择性地形成，因此能够抑制沉积物导致的膜的蚀刻的效率的下降。
在一个例示的实施方式中，基片的膜可以是硅氮化膜。在该实施方式中，第一处理气体可以包含含氢气体，第二处理气体可以包含含氟气体和氢气。
在一个例示的实施方式中，基片的膜可以是碳化硅膜。在该实施方式中，第一处理气体可以包含含氮气体，第二处理气体可以包含含氟气体和氢气。
在一个例示的实施方式中，可以为沉积物的厚度被设定成，使来自第一处理气体的等离子体的离子不贯通沉积物而到达掩模。
在一个例示的实施方式中，形成沉积物的步骤可以是在等离子体处理装置的腔室内收纳有基片的状态执行的。形成沉积物的步骤中，包含碳氢化合物气体和调节沉积物的量的调节气体的混合气体的等离子体可以形成在腔室内。在该实施方式中，含有混合气体的等离子体中所含的碳的沉积物能够形成在掩模的上表面之上。
在一个例示的实施方式中，形成沉积物的步骤可以是在等离子体处理装置的腔室内收纳有基片的状态执行的。形成沉积物的步骤中，可以包括对腔室内供给包含含硅气体和调节沉积物的量的调节气体的混合气体的步骤。形成沉积物的步骤可以还包括对腔室内供给调节气体的步骤。可以交替地反复进行供给混合气体的步骤和供给调节气体的步骤。可以供给高频电功率，以在执行供给混合气体的步骤的期间在腔室内从混合气体生成等离子体，并在执行供给调节气体的步骤的期间在腔室内从调节气体生成等离子体。
在一个例示的实施方式中，等离子体处理装置具有腔室、基片支承器、上部电极、第一高频电源和第二高频电源。基片支承器具有下部电极，能够在腔室内支承基片。上部电极隔着腔室内的空间设置于基片支承器的上方。第一高频电源与上部电极电连接，能够产生第一高频电功率。第二高频电源与下部电极电连接，能够产生具有比第一高频电功率的频率低的频率的第二高频电功率。
以下，参照附图，详细说明各种例示的实施方式。此外，在各附图中对相同或相应的部分标注相同的附图标记。
图1是一个例示的实施方式的方法的流程图。图1所示的方法MT是为了蚀刻基片的膜而执行的。方法MT可以包括步骤STa。在步骤STa中准备基片。图2是一例的基片的局部放大截面图。对图2所示的一例的基片W能够应用方法MT。基片W具有膜EF和掩模MK。基片W还可以具有基底区域UR。膜EF设置于基底区域UR上。膜EF可以是含硅膜。膜EF例如可以是硅氧化膜、硅氮化膜或碳化硅膜。
掩模MK设置于膜EF上。掩模MK被图案化。即，掩模MK提供一个以上的开口。掩模MK由与膜EF的材料不同的材料形成。掩模MK能够由含硅膜、有机膜或含金属膜形成。含硅膜能够由硅、氧化硅或氮化硅形成。有机膜能够由无定形碳、光致抗蚀剂材料形成。含金属膜能够由钛、钽、钨、或这些金属中的任意者的氮化物或氧化物形成。
在一实施方式中，在膜EF可以形成有与掩模MK的开口连续的开口。膜EF的开口能够通过例如等离子体蚀刻形成。
在一实施方式中，在方法MT的执行中能够使用单个等离子体处理装置。图3是概要地表示在图1所示的方法的执行中能够使用的一例的等离子体处理装置的图。图3所示的等离子体处理装置1是电容耦合型的等离子体处理装置。等离子体处理装置1具有腔室10。腔室10在其中提供了内部空间10s。
腔室10包含腔室主体12。腔室主体12具有大致圆筒形状。内部空间10s被提供在腔室主体12的内侧。腔室主体12由铝等导体形成。腔室主体12接地。对腔室主体12的内壁面施加了具有耐腐蚀性的膜。具有耐腐蚀性的膜可以是由氧化铝、氧化钇等陶瓷形成的膜。
在腔室主体12的侧壁形成有通路12p。基片W在内部空间10s与腔室10的外部之间运送基片W时，基片W通过通路12p。通路12p能够由闸阀12g开闭。闸阀12g沿腔室主体12的侧壁设置。
在腔室主体12的底部上设置有支承部13。支承部13由绝缘材料形成。支承部13具有大致圆筒形状。支承部13在内部空间10s中从腔室主体12的底部向上方延伸。支承部13支承基片支承器14。基片支承器14构成为能够在腔室10内即在内部空间10s中，支承基片W。
基片支承器14具有下部电极18和静电吸盘20。下部电极18和静电吸盘20设置于腔室10内。基片支承器14还可以具有电极板16。电极板16由例如铝等导体形成，具有大致圆盘形状。下部电极18设置于电极板16上。下部电极18由例如铝等导体形成，具有大致圆盘形状。下部电极18与电极板16电连接。
静电吸盘20设置于下部电极18上。在静电吸盘20的上表面之上载置基片W。静电吸盘20具有主体和电极。静电吸盘20的主体由电介质形成。静电吸盘20的电极是膜状的电极，设置于静电吸盘20的主体内。静电吸盘20的电极经由开关20s与直流电源20p连接。当对静电吸盘20的电极施加来自直流电源20p的电压时，在静电吸盘20与基片W之间产生静电引力。利用所产生的静电引力，基片W被吸附至静电吸盘20而由静电吸盘20保持。
在基片支承器14上，配置有聚焦环FR。聚焦环FR没有限定，但能够由硅、碳化硅或石英形成。在腔室10内进行基片W的处理时，基片W配置在静电吸盘20上且被聚焦环FR包围的区域内。
在下部电极18的内部设置有流路18f。对流路18f从冷却单元22经由配管22a供给热交换介质(例如致冷剂)。冷却单元22设置于腔室10的外部。供给至流路18f的热交换介质经由配管22b回到冷却单元22。在等离子体处理装置1中，载置于静电吸盘20上的基片W的温度通过热交换介质与下部电极18的热交换而能够被调节。
等离子体处理装置1还可以具有气体供给通路24。气体供给通路24将传热气体(例如He气体)供给到静电吸盘20的上表面与基片W的背面之间。传热气体从传热气体供给机构被供给到气体供给通路24。
等离子体处理装置1还具有上部电极30。上部电极30设置于基片支承器14的上方。上部电极30经由部件32支承于腔室主体12的上部。部件32由具有绝缘性的材料形成。上部电极30和部件32关闭腔室主体12的上部开口。
上部电极30可以包括顶板34和支承体36。顶板34的下表面是内部空间10s侧的下表面，界定内部空间10s。顶板34由含硅材料形成。顶板34由例如硅或碳化硅形成。在顶板34形成有多个气体释放孔34a。多个气体释放孔34a将顶板34在其板厚方向上贯通。
支承体36可拆装地支承顶板34。支承体36由铝等导电性材料形成。在支承体36的内部设置有气体扩散室36a。在支承体36形成有多个气体孔36b。多个气体孔36b从气体扩散室36a向下方延伸。多个气体孔36b与多个气体释放孔34a分别连通。在支承体36形成有气体导入口36c。气体导入口36c与气体扩散室36a连接。气体导入口36c与气体供给管38连接。
气体供给管38经由阀组41、流量控制器组42和阀组43与气体源组40连接。气体源组40、阀组41、流量控制器组42和阀组43构成气体供给部GS。气体源组40具有多个气体源。气体源组40的多个气体源包括在方法MT中利用的多个气体的源。阀组41和阀组43分别包含多个开闭阀。流量控制器组42包含多个流量控制器。流量控制器组42的多个流量控制器分别是质量流量控制器或压力控制式的流量控制器。气体源组40的多个气体源分别经由阀组41的对应的开闭阀、流量控制器组42的对应的流量控制器和阀组43的对应的开闭阀连接到气体供给管38。
在等离子体处理装置1中，沿腔室主体12的内壁面可拆装地设置有遮挡件46。遮挡件46也设置于支承部13的外周。遮挡件46防止离子体处理的副生物附着到腔室主体12。遮挡件46例如通过在由铝形成的部件的表面形成具有耐腐蚀性的膜而构成。具有耐腐蚀性的膜可以是由氧化钇等陶瓷形成的膜。
在支承部13与腔室主体12的侧壁之间，设置有挡板48。挡板48例如通过在由铝形成的部件的表面形成具有耐腐蚀性的膜而构成。具有耐腐蚀性的膜可以是由氧化钇等陶瓷形成的膜。在挡板48形成有多个贯通孔。在挡板48的下方且腔室主体12的底部设置有排气口12e。排气口12e经由排气管52与排气装置50连接。排气装置50具有压力调节阀和涡轮分子泵等真空泵。
等离子体处理装置1还具有第一高频电源62和第二高频电源64。第一高频电源62是产生第一高频电功率的电源。第一高频电功率在一例中具有适用于生成等离子体的频率。第一高频电功率的频率是例如27MHz～100MHz的范围内的频率。在一例中，第一高频电功率的频率可以是60MHz。第一高频电源62经由匹配器66和电极板16与上部电极30连接。匹配器66具有用于使第一高频电源62的输出阻抗与负载侧(上部电极30侧)的阻抗匹配的电路。此外，第一高频电源62也可以经由匹配器66与下部电极18连接。
第二高频电源64是产生第二高频电功率的电源。第二高频电功率具有比第一高频电功率的频率低的频率。第二高频电功率能够用作用于向基片W引入离子的偏置用的高频电功率。第二高频电功率的频率是例如400kHz～40MHz的范围内的频率。在一例中，第二高频电功率的频率可以是40MHz。第二高频电源64经由匹配器68和电极板16与下部电极18连接。匹配器68具有用于使第二高频电源64的输出阻抗与负载侧(下部电极18侧)的阻抗匹配的电路。此外，等离子体处理装置1也可以仅具有第一高频电源62和第二高频电源64中的任一者。
等离子体处理装置1还具有控制部MC。控制部MC可以是具有处理器、存储器等存储部、输入装置、显示装置、信号的输入输出接口等的计算机。控制部MC控制等离子体处理装置1的各部分。在控制部MC中，操作员能够使用输入装置进行用于管理等离子体处理装置1的命令的输入操作等。此外，在控制部MC中，能够利用显示装置将等离子体处理装置1的运转状况可视化显示。而且，在控制部MC的存储部存储有控制程序和方案数据。为了在等离子体处理装置1执行各种处理，由控制部MC的处理器执行控制程序。控制部MC的处理器执行控制程序，按照方案数据控制等离子体处理装置1的各部分，由此方法MT被等离子体处理装置1执行。
再次参照图1，详细说明方法MT。在以下的说明中，以使用等离子体处理装置1对基片W应用方法MT的情况为例，说明方法MT。在以下的说明中，除了图1，还参照图4的(a)、图4的(b)、图4的(c)和图4的(d)。图4的(a)、图4的(b)、图4的(c)和图4的(d)分别是执行了步骤ST1后的状态、执行了步骤ST21后的状态、执行了步骤ST22后的状态、执行了方法MT后的状态中的一例的基片的局部放大截面图。
如图1所示，方法MT包括步骤ST1和步骤ST2。在一实施方式中，方法MT在基片W在腔室10内由静电吸盘20保持着的状态被执行。
在步骤ST1中，如图4的(a)所示，沉积物DP在掩模MK的上表面TS之上选择性地形成。在步骤ST1中，在掩模MK的侧面和从掩模MK露出的膜EF的表面上形成沉积物的情况实质上被抑制。例如，在步骤ST1中，在开口的高宽比为1时，在膜EF的表面(形成该开口的底部的膜EF的表面)上没有形成沉积物。此处，开口是掩模MK的开口或从掩模MK到膜EF的内部连续存在的开口。在一例中，(沉积物DP的厚度)/(开口的宽度)可以为1以上，也可以为2以下。在步骤ST1中，沉积物DP能够通过使用原料气体的等离子体处理形成。在一实施方式中，沉积物DP能够通过使用包含原料气体的混合气体的等离子体处理形成。
在一实施方式的步骤ST1中，作为原料气体可以使用含碳气体，例如碳氢化合物气体。在一实施方式的步骤ST1中，在腔室10内形成含有含碳气体和调节气体的混合气体的等离子体。碳氢化合物气体例如是CH4气体。调节气体是调节沉积物DP的量的气体。调节气体在一例中是含氮气体。含氮气体例如是氮气(N2气体)或NH3气体。在该实施方式中，混合气体的等离子体中所含的含碳的化学种，在掩模MK的上表面TS之上选择性地沉积而形成沉积物DP。
在另一实施方式的步骤ST1中，作为原料气体可以使用含硅气体。在一实施方式的步骤ST1中，在腔室10内形成含有含硅气体和调节气体的混合气体的等离子体。含硅气体例如是氨基硅烷气体。调节气体是调节形成的沉积物DP的厚度的气体。调节气体包含稀有气体或含氮气体。稀有气体例如是氩气或氦气。含氮气体例如是氮气(N2气体)或NH3气体。调节气体可以还包括卤素气体(含有卤素的气体)。在该实施方式中，混合气体的等离子体中所含的含硅的化学种，在掩模MK的上表面TS之上选择性地沉积而形成沉积物DP。在该实施方式的步骤ST1中，沉积物DP可以含有例如硅、氧和碳。沉积物DP例如由SiOC形成。在该实施方式中，膜EF例如是硅氮化膜或碳化硅膜。
为了执行步骤ST1，控制部MC控制气体供给部GS以将混合气体供给到腔室10内。控制部MC控制排气装置50，以将腔室10内的压力设定为指定的压力。控制部MC控制第一高频电源62和/或第二高频电源64，以供给第一高频电功率和/或第二高频电功率。在步骤ST1中，可以仅供给第一高频电功率和第二高频电功率中的第二高频电功率。
以下，参照图5和图6。图5是一个例示的实施方式的方法中的步骤ST1的流程图。图6是与图5所示的步骤ST1关联的一例的时序图。在图6中，横轴表示时间。在图6中，纵轴表示高频电功率、含硅气体的流量和调节气体的流量。
一实施方式的步骤ST1中，交替地反复进行步骤ST11和步骤ST12。在步骤ST1中，执行步骤S13，判断是否满足停止条件。停止条件在步骤ST11和步骤ST12的反复次数达到规定次数时得以满足。在步骤ST13中判断为不满足停止条件时，再次执行步骤ST11和步骤ST12。另一方面，在步骤ST13中判断为满足停止条件时，步骤ST1结束。
在步骤ST11中，对腔室10内供给混合气体。混合气体包含含硅气体和调节气体。在步骤ST12中，对腔室10内供给调节气体。在执行步骤ST12的期间，停止向腔室10内供给含硅气体。含硅气体例如是氨基硅烷气体。调节气体是调节形成的沉积物DP的厚度的气体。调节气体包含稀有气体或含氮气体。稀有气体例如是氩气或氦气。含氮气体例如是氮气(N2气体)或NH3气体。调节气体还可以包括卤素气体(含有卤素的气体)。在执行步骤ST11的期间，在腔室10内生成混合气体的等离子体。在步骤ST11中，由含硅气体的解离而生成的化学种沉积在掩模MK的上表面TS之上。在执行步骤ST12的期间，在腔室10内生成调节气体的等离子体。在步骤ST12中，在掩模MK的上表面TS之上延展的化学种与来自调节气体(例如含氮气体)的等离子体的离子发生反应。其结果，形成沉积物DP。
可以为步骤ST11的高频电功率的功率水平比步骤ST12的高频电功率的功率水平低。在步骤ST11和步骤ST12中，将第一高频电功率和第二高频电功率的两者或一者用作高频电功率。在一实施方式中，仅将第一高频电功率用作高频电功率。此外，也可以为步骤ST11的高频电功率的功率水平与步骤ST12的高频电功率的功率水平实质上相等。
为了执行步骤ST11，控制部MC控制气体供给部GS，以将混合气体供给到腔室10内。为了执行步骤ST11，控制部MC控制排气装置50，以将腔室10内的压力设定为指定的压力。为了执行步骤ST11，控制部MC控制第一高频电源62和/或第二高频电源64，以供给第一高频电功率和/或第二高频电功率。
为了执行步骤ST12，控制部MC控制气体供给部GS，以将调节气体供给到腔室10内。为了执行步骤ST12，控制部MC控制排气装置50，以将腔室10内的压力设定为指定的压力。为了执行步骤ST12，控制部MC控制第一高频电源62和/或第二高频电源64，以供给第一高频电功率和/或第二高频电功率。
再次参照图1。在方法MT中，接着，执行步骤ST2。在步骤ST2中，膜EF被蚀刻。图7是一例的步骤ST2的流程图。如图7所示，在一实施方式中，步骤ST2包括步骤ST21和步骤ST22。
在步骤ST2中，步骤ST21和步骤ST22可以交替地反复进行。在此时的步骤ST2中，执行步骤S23，判断是否满足停止条件。停止条件在步骤ST21和步骤ST22的反复次数达到规定次数时得以满足。在步骤ST23中判断为不满足停止条件时，再次执行步骤ST21和步骤ST22。另一方面，在步骤ST23中判断为满足停止条件时，结束步骤ST2。
在步骤ST21中，处理气体的等离子体中所含的化学种的层CL形成在基片W上(参照图4的(b))。在一实施方式中，膜EF是含硅膜。膜EF例如是硅氧化膜。在该实施方式中，步骤ST21中使用的处理气体含有卤素和碳。处理气体包括例如碳氟化合物气体。处理气体可以包含含氧气体和/或稀有气体。在步骤ST21中，来自处理气体的等离子体的化学种(例如碳氟化合物)在基片W上沉积而形成层CL。
在步骤ST22中，为了使层CL内的化学种与膜EF的构成材料反应，从非活性气体的等离子体将离子供给至基片W。非活性气体可以是氩气等稀有气体。当从非活性气体的等离子体将离子供给至层CL时，层CL内的化学种与膜EF的构成材料的反应被促进，反应生成物被排气。其结果，膜EF被蚀刻(参照图4的(c))。
为了执行步骤ST21，控制部MC控制气体供给部GS，以将处理气体供给到腔室10内。为了执行步骤ST21，控制部MC控制排气装置50，以将腔室10内的压力设定为指定的压力。为了执行步骤ST21，控制部MC控制第一高频电源62和/或第二高频电源64，以供给第一高频电功率和/或第二高频电功率。
为了执行步骤ST22，控制部MC控制气体供给部GS，以将非活性气体供给到腔室10内。为了执行步骤ST22，控制部MC控制排气装置50，以将腔室10内的压力设定为指定的压力。为了执行步骤ST22，控制部MC控制第一高频电源62和/或第二高频电源64，以供给第一高频电功率和/或第二高频电功率。
如图1所示，步骤ST1和步骤ST2可以交替地反复进行。该情况下，方法MT如图1所示还包括步骤ST3。在步骤ST3中，判断是否满足停止条件。停止条件在步骤ST1和步骤ST2的反复次数达到规定次数时得以满足。在步骤ST3中判断为不满足停止条件时，再次执行步骤ST1和步骤ST2。另一方面，步骤ST3中判断为满足停止条件时，方法MT结束。方法MT结束时，膜EF如图4的(d)所示，可以成为被蚀刻得基底区域UR露出的状态。
依照方法MT，利用在掩模MK的上表面TS之上选择性地形成的沉积物DP，在蚀刻膜EF的期间能够保护掩模MK。因此，能够抑制膜EF的蚀刻导致的掩模MK的膜厚的减少。此外，沉积物DP在掩模MK的上表面TS之上选择性地形成，因此能够抑制沉积物DP导致的膜EF的蚀刻的效率的下降。
以下，参照图8、图9的(a)、图9的(b)、图9的(c)和图9的(d)。图8是另一例的步骤ST2的流程图。图9的(a)、图9的(b)、图9的(c)和图9的(d)分别是执行了步骤ST1后的状态、执行了步骤ST25后的状态、执行了步骤ST26后的状态、执行了方法MT后的状态中的一例的基片的局部放大截面图。
在另一例示的实施方式中，方法MT的步骤ST2可以如图8所示包括步骤ST25和步骤ST26。步骤ST25和步骤ST26可以交替地反复进行。在此时的步骤ST2中，执行步骤S27，判断是否满足停止条件。停止条件在步骤ST25和步骤ST26的反复次数达到规定次数时得以满足。在步骤ST27中判断为不满足停止条件时，再次执行步骤ST25和步骤ST26。另一方面，在步骤ST27中判断为满足停止条件时，步骤ST2结束。
在包括图8所示的步骤ST2的方法MT中，膜EF可以是硅氮化膜或碳化硅膜。在包括图8所示的步骤ST2的方法MT中，在步骤ST1中，沉积物DP同样形成在膜EF上(参照图9的(a))。
在步骤ST25中，利用来自第一处理气体的等离子体的离子，膜EF的至少一部分被改性。膜EF的至少一部分包括膜EF的露出的表面。通过步骤ST25，从膜EF的至少一部分形成改性区域MR(参照图9的(b))。
在膜EF为硅氮化膜时，第一处理气体可以包含含氢气体。含氢气体例如是氢气(H2气体)。在膜EF为碳化硅膜时，第一处理气体可以包含含氮气体。含氮气体例如是氮气(N2气体)或NH3气体。在步骤ST25中，为了使离子侵入膜EF的内部，除了第一高频电功率还利用第二高频电功率，将离子引入膜EF。
在步骤ST26中，用来自第二处理气体的等离子体的化学种，选择性地蚀刻改性区域MR。膜EF为硅氮化膜时和膜EF为碳化硅膜时，第二处理气体包含含氟气体和氢气(H2气体)。含氟气体例如是NF3气体。此外，也可以利用其它含氟气体。利用来自第二处理气体的等离子体的化学种，能够抑制沉积物DP的蚀刻，而选择性地蚀刻改性区域MR。
为了执行步骤ST25，控制部MC控制气体供给部GS，以将第一处理气体供给到腔室10内。为了执行步骤ST25，控制部MC控制排气装置50，以将腔室10内的压力设定为指定的压力。为了执行步骤ST25，控制部MC控制第一高频电源62和第二高频电源64，以供给第一高频电功率和第二高频电功率。
为了执行步骤ST26，控制部MC控制气体供给部GS，以将第二处理气体供给到腔室10内。为了执行步骤ST26，控制部MC控制排气装置50，以将腔室10内的压力设定为指定的压力。为了执行步骤ST26，控制部MC控制第一高频电源62和/或第二高频电源64，以供给第一高频电功率和/或第二高频电功率。
在该方法MT结束时，膜EF如图9的(d)所示，可以成为被蚀刻得基底区域UR露出的状态。
在一实施方式的步骤ST1中，可以为沉积物DP的厚度被设定成，使来自第一处理气体的等离子体的离子不贯通沉积物DP而到达掩模MK。沉积物DP的厚度能够通过调节步骤ST1的处理时间和/或步骤ST1中使用的高频电功率的功率水平来控制。此处，参照图10。图10是表示氢离子在膜内到达的距表面的深度的计算结果的图表。在图10中，横轴表示氢离子在膜内到达的距表面的深度，纵轴表示氢离子的浓度。如图10所示，氢离子侵入膜内的深度随着氢离子的能量的增加而变深。因此，通过根据在步骤ST2中供给到基片W的离子的能量预先设定在步骤ST1中形成的沉积物DP的厚度，能够抑制步骤ST2中离子贯通沉积物DP而到达掩模MK的情况。
以下，参照图11。图11是概要地表示图1所示的方法的执行中能够使用的一例的处理系统的图。在一实施方式中，在步骤ST1的执行中使用的等离子体处理装置(以下，称为“第一等离子体处理装置1a”)和在步骤ST2的执行中使用的等离子体处理装置(以下，称为“第二等离子体处理装置1b”)可以彼此不同。这些等离子体处理装置可以彼此经由真空运送系统连接。为了执行该实施方式的方法MT，能够利用图11所示的处理系统。
图11所示的处理系统PS包括基座2a～2d、容器4a～4d、装载区块LM、对准器AN、负载锁定区块LL1、LL2、处理区块PM1～PM6、运送区块TF和控制部MC。另外，处理系统PS中的基座的个数、容器的个数、负载锁定区块的个数可以是2以上的任意的个数。此外，处理区块的个数可以是2以上的任意的个数。
基座2a～2d沿装载区块LM的一个边缘排列。容器4a～4d分别搭载于基座2a～2d上。容器4a～4d各自是例如被称为FOUP(Front Opening Unified Pod：前开式晶片盒)的容器。容器4a～4d分别构成为能够在其内部收纳基片W。
装载区块LM具有腔室。装载区块LM的腔室内的压力被设定为大气压。在装载区块LM的腔室内设置有运送装置TU1。运送装置TU1例如是多关节机械手，由控制部MC控制。运送装置TU1构成为能够在各个容器4a～4d与对准器AN之间、对准器AN与各个负载锁定区块LL1～LL2之间、各个负载锁定区块LL1～LL2与各个容器4a～4d之间运送基片W。对准器AN与装载区块LM连接。对准器AN构成为能够进行基片W的位置的调节(位置的校正)。
负载锁定区块LL1和负载锁定区块LL2各自设置于装载区块LM与运送区块TF之间。负载锁定区块LL1和负载锁定区块LL2各自提供预备减压室。
运送区块TF与负载锁定区块LL1和负载锁定区块LL2经由闸阀连接。运送区块TF具有能够减压的运送腔室TC。在运送腔室TC内，设置有运送装置TU2。运送装置TU2例如是多关节机械手，由控制部MC控制。运送装置TU2构成为能够在各个负载锁定区块LL1～LL2与各个处理区块PM1～PM6之间以及处理区块PM1～PM6中的任意2个处理区块之间运送基片W。
处理区块PM1～PM6各自是构成为能够进行专用的基片处理的处理装置。处理区块PM1～PM6中的一个处理区块是第一等离子体处理装置1a。处理区块PM1～PM6中的另一个处理区块是第二等离子体处理装置1b。在图11所示的例子中，处理区块PM1是第一等离子体处理装置1a，处理区块PM2是第二等离子体处理装置1b。在一实施方式中，第一等离子体处理装置1a和第二等离子体处理装置1b各自可以是与等离子体处理装置1相同的等离子体处理装置。
上述运送区块TF构成真空运送系统。运送区块TF构成为能够在第一等离子体处理装置1a与第二等离子体处理装置1b之间运送基片。
控制部MC构成为能够在处理系统PS中控制该处理系统PS的各部分，例如第一等离子体处理装置1a、第二等离子体处理装置1b、运送区块TF。用于执行步骤ST1的第一等离子体处理装置1a的各部分的由控制部MC进行的控制与上述用于执行步骤ST1的等离子体处理装置1的各部分的由控制部MC进行的控制同样。用于执行步骤ST2的第二等离子体处理装置1b的各部分的由控制部MC进行的控制与上述用于执行步骤ST2的等离子体处理装置1的各部分的由控制部MC进行的控制同样。
控制部MC在执行了步骤ST1后、执行步骤ST2前，将基片W经由运送区块TF的减压了的腔室从第一等离子体处理装置1a的腔室10的内部空间10s运送到第二等离子体处理装置1b的腔室10的内部空间10s。为了进行该运送，控制部MC控制运送区块TF。即，在方法MT中，至少在从步骤ST1的开始时刻至步骤ST2的结束时刻的期间，基片W不会暴露于大气。换言之，至少从步骤ST1的开始时刻至步骤ST2的结束时刻的期间，在配置有基片W的环境中不破坏真空地处理基片W。
以上说明了各种例示的实施方式，但本发明不限于上述例示的实施方式，可以进行各种省略、置换和改变。此外，能够将不同的实施方式的要素组合而形成其它实施方式。
例如，在执行方法MT中使用的一个以上的等离子体处理装置各自可以为任意类型的等离子体处理装置。这样的等离子体处理装置可以是电感耦合型的等离子体处理装置或为了生成等离子体使用微波等表面波的等离子体处理装置。此外，第一等离子体处理装置1a和第二等离子体处理装置1b可以是彼此不同类型的等离子体处理装置。
根据以上的说明可知，本发明的各种实施方式基于说明目的而在本说明书中进行了说明，在不脱离本发明的范围和主旨的条件下能够进行各种改变。由此，本说明书公开的各种实施方式不是限定性的，真正的范围和主旨由所附的权利要求的范围给出。

Claims (9)

1.一种蚀刻基片的膜的方法，其特征在于，包括：
准备具有所述膜和形成于该膜上的掩模的所述基片的步骤；
在所述掩模的上表面之上选择性地形成沉积物的步骤；和
在形成沉积物的所述步骤后蚀刻所述膜的步骤，
进行蚀刻的所述步骤包括：
在所述基片上，形成处理气体的等离子体中所含的化学种的层的步骤；和
为了使所述化学种与所述膜反应，从非活性气体的等离子体对所述基片供给离子的步骤，
形成沉积物的所述步骤是在等离子体处理装置的腔室内收纳有所述基片的状态下执行的，
在形成沉积物的所述步骤中，包含含碳气体和调节所述沉积物的量的调节气体的混合气体的等离子体形成在所述腔室内，包含该混合气体的等离子体中所含的碳的所述沉积物形成在所述掩模的所述上表面之上。
2.一种蚀刻基片的膜的方法，其特征在于，包括：
准备具有所述膜和形成于该膜上的掩模的所述基片的步骤；
在所述掩模的上表面之上选择性地形成沉积物的步骤；和
在形成沉积物的所述步骤后蚀刻所述膜的步骤，
进行蚀刻的所述步骤包括：
在所述基片上，形成处理气体的等离子体中所含的化学种的层的步骤；和
为了使所述化学种与所述膜反应，从非活性气体的等离子体对所述基片供给离子的步骤，
形成沉积物的所述步骤是在等离子体处理装置的腔室内收纳有所述基片的状态下执行的，并且包括：
对所述腔室内供给包含含硅气体和调节所述沉积物的量的调节气体的混合气体的步骤；以及
对所述腔室内供给所述调节气体的步骤，
交替地反复进行供给混合气体的所述步骤和供给调节气体的所述步骤，
供给高频电功率，以在执行供给混合气体的所述步骤的期间在所述腔室内从所述混合气体生成等离子体，并在执行供给调节气体的所述步骤的期间在所述腔室内从所述调节气体生成等离子体。
3.如权利要求1或2所述的方法，其特征在于：
所述基片的所述膜是含硅膜，
所述处理气体是含有卤素和碳的气体。
4.一种蚀刻基片的膜的方法，其特征在于，包括：
准备具有所述膜和形成于该膜上的掩模的所述基片的步骤；
在所述掩模的上表面之上选择性地形成沉积物的步骤；和
在形成沉积物的所述步骤后蚀刻所述膜的步骤，
进行蚀刻的所述步骤包括：
用来自第一处理气体的等离子体的离子，使包括所述膜的露出的表面在内的该膜的至少一部分改性的步骤，从该至少一部分形成改性区域；和
用来自第二处理气体的等离子体的化学种，选择性地蚀刻所述改性区域的步骤，
形成沉积物的所述步骤是在等离子体处理装置的腔室内收纳有所述基片的状态执行的，
在形成沉积物的所述步骤中，包含含碳气体和调节所述沉积物的量的调节气体的混合气体的等离子体形成在所述腔室内，包含该混合气体的等离子体中所含的碳的所述沉积物形成在所述掩模的所述上表面之上。
5.一种蚀刻基片的膜的方法，其特征在于，包括：
准备具有所述膜和形成于该膜上的掩模的所述基片的步骤；
在所述掩模的上表面之上选择性地形成沉积物的步骤；和
在形成沉积物的所述步骤后蚀刻所述膜的步骤，
进行蚀刻的所述步骤包括：
用来自第一处理气体的等离子体的离子，使包括所述膜的露出的表面在内的该膜的至少一部分改性的步骤，从该至少一部分形成改性区域；和
用来自第二处理气体的等离子体的化学种，选择性地蚀刻所述改性区域的步骤，
形成沉积物的所述步骤是在等离子体处理装置的腔室内收纳有所述基片的状态执行的，并且包括：
对所述腔室内供给包含含硅气体和调节所述沉积物的量的调节气体的混合气体的步骤；以及
对所述腔室内供给所述调节气体的步骤，
交替地反复进行供给混合气体的所述步骤和供给调节气体的所述步骤，
供给高频电功率，以在执行供给混合气体的所述步骤的期间在所述腔室内从所述混合气体生成等离子体，并在执行供给调节气体的所述步骤的期间在所述腔室内从所述调节气体生成等离子体。
6.如权利要求4或5所述的方法，其特征在于：
所述基片的所述膜是硅氮化膜，
所述第一处理气体包含含氢气体，
所述第二处理气体包含含氟气体和氢气。
7.如权利要求4或5所述的方法，其特征在于：
所述基片的所述膜是碳化硅膜，
所述第一处理气体包含含氮气体，
所述第二处理气体包含含氟气体和氢气。
8.如权利要求4或5所述的方法，其特征在于：
该沉积物的厚度被设定成，使来自所述第一处理气体的所述等离子体的所述离子不贯通所述沉积物而到达掩模。
9.如权利要求1、2、4或5所述的方法，其特征在于：
所述等离子体处理装置包括：
所述腔室；
基片支承器，其具有下部电极，能够在所述腔室内支承所述基片；
上部电极，其隔着所述腔室内的空间设置于所述基片支承器的上方；
第一高频电源，其与所述上部电极电连接，能够产生第一高频电功率；和
第二高频电源，其与所述下部电极电连接，能够产生具有比第一高频电功率的频率低的频率的第二高频电功率。
CN202010016949.6A 2019-01-18 2020-01-08 蚀刻膜的方法 Active CN111463123B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019007137A JP7174634B2 (ja) 2019-01-18 2019-01-18 膜をエッチングする方法
JP2019-007137 2019-01-18

Publications (2)

Publication Number Publication Date
CN111463123A CN111463123A (zh) 2020-07-28
CN111463123B true CN111463123B (zh) 2024-04-05

Family

ID=71610106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010016949.6A Active CN111463123B (zh) 2019-01-18 2020-01-08 蚀刻膜的方法

Country Status (5)

Country Link
US (2) US11127598B2 (zh)
JP (1) JP7174634B2 (zh)
KR (1) KR20200090133A (zh)
CN (1) CN111463123B (zh)
TW (2) TWI833873B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US20220005688A1 (en) * 2020-07-02 2022-01-06 Applied Materials, Inc. Selective deposition of carbon on photoresist layer for lithography applications
WO2022059440A1 (ja) * 2020-09-18 2022-03-24 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び基板処理システム
KR20230004014A (ko) 2021-06-30 2023-01-06 삼성전자주식회사 반도체 소자 제조 방법
JPWO2023127817A1 (zh) * 2021-12-28 2023-07-06
CN119343756A (zh) * 2022-06-09 2025-01-21 朗姆研究公司 等离子体蚀刻中的原位去阻塞
WO2024194953A1 (ja) * 2023-03-17 2024-09-26 株式会社Kokusai Electric エッチング方法、半導体装置の製造方法、処理装置、およびプログラム

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309418A (zh) * 2000-01-19 2001-08-22 特利康控股有限公司 在基片上成膜的方法和装置
CN101462692A (zh) * 2007-12-19 2009-06-24 佳能株式会社 基于各向异性蚀刻制造结构的方法和具有蚀刻掩模的硅基片
FR2984594A1 (fr) * 2011-12-20 2013-06-21 St Microelectronics Crolles 2 Procede de realisation d'une tranchee profonde dans un substrat de composant microelectronique
CN104716025A (zh) * 2013-12-13 2015-06-17 东京毅力科创株式会社 蚀刻方法
WO2017170405A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
JP2018093189A (ja) * 2016-11-30 2018-06-14 東京エレクトロン株式会社 プラズマエッチング方法
CN108231579A (zh) * 2016-12-13 2018-06-29 东京毅力科创株式会社 相对于氧化硅区域有选择地蚀刻氮化硅区域的方法
JP2018190955A (ja) * 2017-05-11 2018-11-29 東京エレクトロン株式会社 エッチング方法
CN109219867A (zh) * 2016-05-30 2019-01-15 东京毅力科创株式会社 蚀刻方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate
CN100440449C (zh) * 2002-06-27 2008-12-03 东京毅力科创株式会社 等离子体处理方法
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
JP4928832B2 (ja) * 2006-05-25 2012-05-09 東京エレクトロン株式会社 エッチング方法及びコンピュータ読み取り可能な記録媒体
SG140538A1 (en) * 2006-08-22 2008-03-28 Lam Res Corp Method for plasma etching performance enhancement
US8187486B1 (en) 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
US8791021B2 (en) * 2011-03-01 2014-07-29 King Abdullah University Of Science And Technology Silicon germanium mask for deep silicon etching
JP2014082228A (ja) * 2012-10-12 2014-05-08 Tokyo Electron Ltd プラズマエッチング方法
US9418867B2 (en) * 2014-01-10 2016-08-16 Applied Materials, Inc. Mask passivation using plasma
JP6396699B2 (ja) * 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
JP6529357B2 (ja) * 2015-06-23 2019-06-12 東京エレクトロン株式会社 エッチング方法
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US10256076B2 (en) * 2015-10-22 2019-04-09 Applied Materials, Inc. Substrate processing apparatus and methods
JP6606464B2 (ja) * 2016-05-20 2019-11-13 東京エレクトロン株式会社 エッチング方法
JP6759004B2 (ja) * 2016-08-29 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
US10319613B2 (en) * 2016-12-13 2019-06-11 Tokyo Electron Limited Method of selectively etching first region made of silicon nitride against second region made of silicon oxide
JP6861535B2 (ja) * 2017-02-28 2021-04-21 東京エレクトロン株式会社 処理方法及びプラズマ処理装置
JP7561123B2 (ja) * 2018-11-05 2024-10-03 ラム リサーチ コーポレーション エッチングチャンバーにおける方向性堆積

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309418A (zh) * 2000-01-19 2001-08-22 特利康控股有限公司 在基片上成膜的方法和装置
CN101462692A (zh) * 2007-12-19 2009-06-24 佳能株式会社 基于各向异性蚀刻制造结构的方法和具有蚀刻掩模的硅基片
FR2984594A1 (fr) * 2011-12-20 2013-06-21 St Microelectronics Crolles 2 Procede de realisation d'une tranchee profonde dans un substrat de composant microelectronique
CN104716025A (zh) * 2013-12-13 2015-06-17 东京毅力科创株式会社 蚀刻方法
WO2017170405A1 (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
CN109219867A (zh) * 2016-05-30 2019-01-15 东京毅力科创株式会社 蚀刻方法
JP2018093189A (ja) * 2016-11-30 2018-06-14 東京エレクトロン株式会社 プラズマエッチング方法
CN108231579A (zh) * 2016-12-13 2018-06-29 东京毅力科创株式会社 相对于氧化硅区域有选择地蚀刻氮化硅区域的方法
JP2018190955A (ja) * 2017-05-11 2018-11-29 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
JP2020119918A (ja) 2020-08-06
JP7174634B2 (ja) 2022-11-17
US11594422B2 (en) 2023-02-28
TW202040684A (zh) 2020-11-01
TW202425130A (zh) 2024-06-16
TWI833873B (zh) 2024-03-01
US20210384039A1 (en) 2021-12-09
US20200234970A1 (en) 2020-07-23
KR20200090133A (ko) 2020-07-28
US11127598B2 (en) 2021-09-21
CN111463123A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
CN111463123B (zh) 蚀刻膜的方法
CN110544628B (zh) 对膜进行蚀刻的方法和等离子体处理装置
CN109427576B (zh) 蚀刻方法
CN112908844A (zh) 对膜进行蚀刻的方法和等离子体处理装置
JP2021106212A (ja) エッチング方法、基板処理装置、及び基板処理システム
US10811274B2 (en) Etching method and plasma processing apparatus
KR20230124008A (ko) 기판 처리 방법 및 기판 처리 장치
CN111508831B (zh) 蚀刻方法、等离子体处理装置和处理系统
CN113192831A (zh) 蚀刻方法、基片处理装置和基片处理系统
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
KR20210080215A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
US12217973B2 (en) Method of etching film and plasma processing apparatus
CN109923648B (zh) 处理被处理体的方法
TWI797739B (zh) 蝕刻方法、電漿處理裝置及基板處理系統
TW202213517A (zh) 基板處理方法及電漿處理裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant