[go: up one dir, main page]

CN111435659B - 存储器结构 - Google Patents

存储器结构 Download PDF

Info

Publication number
CN111435659B
CN111435659B CN201910096167.5A CN201910096167A CN111435659B CN 111435659 B CN111435659 B CN 111435659B CN 201910096167 A CN201910096167 A CN 201910096167A CN 111435659 B CN111435659 B CN 111435659B
Authority
CN
China
Prior art keywords
transistor
extension
layer
dielectric layer
memory structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910096167.5A
Other languages
English (en)
Other versions
CN111435659A (zh
Inventor
车行远
李世平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Technology Corp
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN111435659A publication Critical patent/CN111435659A/zh
Application granted granted Critical
Publication of CN111435659B publication Critical patent/CN111435659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种存储器结构，其包括绝缘层覆硅基底、第一晶体管、第二晶体管、隔离结构以及电容器。绝缘层覆硅基底包括硅基体以及依序设置于硅基体上的介电层与硅层。第一晶体管与第二晶体管设置于硅层上。隔离结构设置于第一晶体管与第二晶体管之间的硅层中。电容器设置于第一晶体管与第二晶体管之间。电容器包括主体部分、第一延伸部分、第二延伸部分以及第三延伸部分。第一延伸部分自主体部分延伸至与第一晶体管的源极/漏极区。第二延伸部分自主体部分延伸至与第二晶体管的源极/漏极区。第三延伸部分自主体部分延伸穿过隔离结构至介电层中。

Description

存储器结构
技术领域
本发明涉及一种半导体结构，且特别是涉及一种存储器结构。
背景技术
目前发展出一种包括晶体管与电容器的存储器结构。在此种存储器结构中，使用电容器作为存储元件。在目前提高元件集成度的趋势下，如何达成不增加记忆单元尺寸且可有效地提升存储器元件的电性效能为目前业界持续努力的目标。
发明内容
本发明提供一种存储器结构，其中电容器的一部分设置于隔离结构以及绝缘层覆硅基底的硅层中。
本发明的存储器结构包括绝缘层覆硅(silicon on insulator，SOI)基底、第一晶体管、第二晶体管、隔离结构以及电容器。所述绝缘层覆硅基底包括硅基体以及依序设置于所述硅基体上的第一介电层与硅层。所述第一晶体管与所述第二晶体管设置于所述硅层上。所述隔离结构设置于所述第一晶体管与所述第二晶体管之间的所述硅层中。所述电容器设置于所述第一晶体管与所述第二晶体管之间。所述电容器包括主体部分、第一延伸部分、第二延伸部分以及第三延伸部分。所述第一延伸部分自所述主体部分延伸至与所述第一晶体管的源极/漏极区。所述第二延伸部分自所述主体部分延伸至与所述第二晶体管的源极/漏极区。所述第三延伸部分自所述主体部分延伸穿过所述隔离结构至所述第一介电层中。
在本发明的存储器结构的一实施例中，所述第三延伸部分的宽度例如为实质上均一的。
本发明的存储器结构包括绝缘层覆硅基底、第一晶体管、第二晶体管、隔离结构、电容器以及衬层。所述绝缘层覆硅基底包括硅基体以及依序设置于所述硅基体上的第一介电层与硅层。所述第一晶体管与所述第二晶体管设置于所述硅层上。所述隔离结构设置于所述第一晶体管与所述第二晶体管之间的所述硅层中。所述电容器设置于所述第一晶体管与所述第二晶体管之间。所述电容器包括主体部分、第一延伸部分、第二延伸部分以及第三延伸部分。所述第一延伸部分自所述主体部分延伸至与所述第一晶体管的源极/漏极区。所述第二延伸部分自所述主体部分延伸至与所述第二晶体管的源极/漏极区。所述第三延伸部分自所述主体部分延伸穿过所述隔离结构至所述第一介电层中，且包括第一部分与第二部分，其中所述第二部分位于所述第一介电层中，且所述第二部分的在所述硅基体上的投影面积大于所述第一部分的在所述硅基体上的投影面积。所述衬层设置于所述第一延伸部分与所述第三延伸部分之间、所述第二延伸部分与所述第三延伸部分之间、所述隔离结构与所述第三延伸部分之间以及所述第一介电层与所述第三延伸部分之间。
在本发明的存储器结构的一实施例中，所述第一部分的一部分例如位于所述第一介电层中。
在本发明的存储器结构的一实施例中，所述第一晶体管例如为N型金属氧化物半导体晶体管与P型金属氧化物半导体晶体管中的一者，且所述第二晶体管例如为N型金属氧化物半导体晶体管与P型金属氧化物半导体晶体管中的另一者。
在本发明的存储器结构的一实施例中，还包括设置于所述硅层上且覆盖所述第一晶体管与所述第二晶体管的第二介电层，其中所述主体部分、所述第一延伸部分、第二延伸部分以及所述第三延伸部分的一部分位于所述第二介电层中。
在本发明的存储器结构的一实施例中，所述隔离结构的厚度与所述硅层的厚度相同。
在本发明的存储器结构的一实施例中，所述电容器例如由下电极、上电极以及位于所述下电极与所述上电极之间的绝缘层构成，且所述主体部分、所述第一延伸部分、所述第二延伸部分与所述第三延伸部分各自包括所述下电极、所述上电极以及所述绝缘层。
在本发明的存储器结构的一实施例中，所述第一延伸部分的所述下电极例如与所述第一晶体管的源极/漏极区连接。
在本发明的存储器结构的一实施例中，所述第二延伸部分的所述下电极例如与所述第二晶体管的源极/漏极区连接。
基于上述，在本发明的存储器结构中，电容器穿过隔离结构向下延伸至绝缘层覆硅基底的介电层中，因此可以在不增加布局面积以及不增加存储器结构的厚度的情况下增加下电极与上电极之间的耦合率(coupling ratio)，进而能够提高存储器结构的效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A至图1F为本发明第一实施例的存储器结构的制造流程剖面示意图；
图2A至图2E为本发明第二实施例的存储器结构的制造流程剖面示意图。
符号说明
10、20：存储器结构
100：绝缘层覆硅基底
100a：硅基体
100b、108、122、218：介电层
100c：硅层
102：隔离结构
104、106：晶体管
104a、106a：栅介电层
104b、106b：栅极
104c、106c：掺杂区
110a、110b、112、118、204、208、214：沟槽
114、210：牺牲层
116、202、212：图案化掩模层
120、124、216、220：导电层
120a、216a：下电极
122a、218a：绝缘层
124a、220a：上电极
126、222：电容器
126a、222a：主体部分
126b、126c、126d、222b、222c、222d：延伸部分
200：蚀刻停止层
206：衬层
208a：下部部分
208b：上部部分
具体实施方式
下文列举实施例并配合所附的附图来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为了方便理解，下述说明中相同的元件将以相同的符号标示来说明。
此外，关于文中所使用「包含」、「包括」、「具有」等等用语，均为开放性的用语，也就是指「包括但不限于」。
另外，文中所提到的方向性用语，例如「上」、「下」等，仅是用以参考附图的方向，并非用来限制本发明。
图1A至图1F为依照本发明第一实施例的存储器结构的制造流程剖面示意图。
首先，请参照图1A，提供绝缘层覆硅基底100。绝缘层覆硅基底100包括硅基体100a以及依序设置于硅基体100a上的介电层100b与硅层100c。一般来说，硅基体100a例如可掺杂有P型掺质且较佳具有约
Figure BDA0001964602370000041
的厚度，介电层100b较佳具有约大于2μm的厚度，硅层100c例如可掺杂有P型掺质且较佳具有约大于0.5μm的厚度。介电层100b例如为氧化硅层。接着，在硅层100c中形成隔离结构102，以定义出主动(有源)区(active area，AA)。隔离结构例如是浅沟槽隔离(shallow trench isolation，STI)结构。在本实施例中，隔离结构102的厚度与硅层100c的厚度相同，即隔离结构102贯穿硅层100c，使得相邻的主动区之间能够有效地隔离开来。隔离结构102的形成方法为本领域技术人员所熟知，在此不另行说明。
接着，请参照图1B，在硅层100c上形成晶体管104与晶体管106。晶体管104与晶体管106通过隔离结构102而彼此分隔开。晶体管104与晶体管106具有不同的导电类型。举例来说，晶体管104为N型金属氧化物半导体晶体管，则晶体管106为P型金属氧化物半导体晶体管。反之，晶体管104为P型金属氧化物半导体晶体管，则晶体管106为N型金属氧化物半导体晶体管。在本实施例中，晶体管104包括依序设置于硅层100c上的栅介电层104a与栅极104b以及设置于硅层100c中的作为源极/漏极的掺杂区104c，而晶体管106包括依序设置于硅层100c上的栅介电层106a与栅极106b以及设置于硅层100c中的作为源极/漏极的掺杂区106c。晶体管104与晶体管106的形成方法为本领域技术人员所熟知，在此不另行说明。之后，在硅层100c上形成介电层108。介电层108覆盖晶体管104与晶体管106。介电层108例如为氧化硅层。介电层108一般称为层间介电层(inter-layer dielectric layer)。
然后，请参照图1C，在介电层108中形成沟槽110a与沟槽110b，以及于介电层108、隔离结构102与介电层100b中形成沟槽112。沟槽110a暴露出晶体管104的源极/漏极区104c的一部分。沟槽110b暴露出晶体管106的源极/漏极区106c的一部分。沟槽112的底部位于介电层100b中而不暴露出硅基体100a。沟槽110a、沟槽110b与沟槽112的形成方法例如是先进行第一次光刻制作工艺与蚀刻制作工艺来形成沟槽110a与沟槽110b，然后再进行第二次光刻制作工艺与蚀刻制作工艺来形成沟槽112。或者，也可以先形成沟槽112，再形成沟槽110a与沟槽110b。或者，取决于制作工艺条件，也可以在一道图案化制作工艺中同时形成沟槽110a、沟槽110b与沟槽112。之后，在介电层108上形成牺牲层114。牺牲层114填满沟槽110a、沟槽110b与沟槽112。在后续的蚀刻过程中，牺牲层114可具有与介电层108相同或相近的蚀刻速率。在本实施例中，牺牲层114例如为一般常见的有机平坦化层(organic planarizinglayer，OPL)。
接着，请参照图1D，进行平坦化制作工艺，移除部分牺牲层114，直到暴露出介电层108。上述的平坦化制作工艺例如为化学机械研磨(chemical mechanical polishing，CMP)制作工艺。然后，在介电层108上形成图案化掩模层116。图案化掩模层116暴露出栅极104b与栅极106b之间的区域。之后，以图案化掩模层116为蚀刻掩模，进行各向异性蚀刻制作工艺，移除部分介电层108与部分牺牲层114，以形成沟槽118。在另一实施例中，也可以省略上述的平坦化制作工艺而直接将图案化掩模层116形成于牺牲层114上。
然后，请参照图1E，移除图案化掩模层116与牺牲层114。接着，在绝缘层覆硅基底100上共形地形成用以形成电容器的下电极的导电层120。导电层120例如为氮化钛层。接着，在导电层120上共形地形成用以形成电容器的绝缘层的介电层122。介电层122例如为高介电常数(high-K)层。之后，在介电层122上形成用以形成电容器的上电极的导电层124。导电层124填满沟槽110a、沟槽110b与沟槽112。导电层124例如是由钨层与氮化钛层所构成的复合层。
之后，请参照图1F，进行平坦化制作工艺，移除部分导电层120、部分介电层122与部分导电层124，直到暴露出介电层108。上述的平坦化制作工艺例如为化学机械研磨制作工艺。在进行平坦化制作工艺之后，形成了电容器126，其包括下电极120a、绝缘层122a与上电极124a，亦即电容器126属于一般熟知的金属-绝缘层-金属(MIM)电容器。如此一来，完成了本实施例的存储器结构10。此外，后续还可形成与晶体管104连接的接触窗、与晶体管106连接的接触窗、与电容器126的上电极124a连接的接触窗等，其为本领域技术人员所熟知，在此不另行说明。
在本实施例中，存储器结构10包括绝缘层覆硅基底100、隔离结构102、晶体管104、晶体管106以及电容器126。电容器126设置于晶体管104与晶体管106之间。电容器126由下电极120a、绝缘层122a与上电极124a构成，其中绝缘层122a位于下电极120a与上电极124a之间。此外，电容器126包括主体部分126a、延伸部分126b、延伸部分126c以及延伸部分126d，且主体部分126a、延伸部分126b、延伸部分126c以及延伸部分126d各自包括下电极120a、绝缘层122a与上电极124a。如图1F所示，主体部分126a实质上水平地位于栅极104b与栅极106b之间，延伸部分126b自主体部分126a延伸至与晶体管104的源极/漏极区(掺杂区104c)且经由下电极120a而与晶体管104的源极/漏极区连接，延伸部分126c自主体部分126a延伸至与晶体管106的源极/漏极区(掺杂区106c)且经由下电极120a而与晶体管106的源极/漏极区连接，延伸部分126d自主体部分126a延伸穿过隔离结构102至介电层100b中。如此一来，电容器126即可同时与晶体管104以及晶体管106电连接。此外，在本实施例中，延伸部分126d具有实质上均一的宽度。
在存储器结构10中，电容器126的延伸部分126d向下穿过隔离结构102而延伸至介电层100b中，因此可以在不增加布局面积以及不增加存储器结构的厚度的情况下增加下电极120a与上电极124a之间的耦合率，进而提高存储器结构的效能。
图2A至图2E为依照本发明第二实施例的存储器结构的制造流程剖面示意图。在本实施例中，与第一实施例相同的元件将以相同的元件符号表示，且不再对其进行说明。
首先，请参照图2A，在形成图1B所示的结构之后，在介电层108上形成上蚀刻停止层200。蚀刻停止层200例如为氮化硅层。接着，在蚀刻停止层200上形成图案化掩模层202。图案化掩模层202暴露出隔离结构102上方的部分区域。然后，以图案化掩模层202为蚀刻掩模，进行各向异性蚀刻制作工艺，移除部分蚀刻停止层200、部分隔离结构102与部分介电层100b，以形成沟槽204。在本实施例中，沟槽204的底部位于介电层100b中，但本发明不限于此。在其他实施例中，上述的各向异性蚀刻制作工艺也可以仅移除部分蚀刻停止层200与部分隔离结构102而不移除介电层100b，使得所形成的沟槽的底面与介电层的顶面共平面。
接着，请参照图2B，移除图案化掩模层202。然后，在沟槽204的侧壁上形成衬层206。衬层206例如为氮化硅层。衬层206的形成方法例如是先于绝缘层覆硅基底100上共形地形成一层衬层材料层，然后进行各向异性蚀刻制作工艺，以移除沟槽204的底面上以及蚀刻停止层200的顶面上的衬层材料层。然后，进行各向同性蚀刻制作工艺，移除部分介电层100b，以形成沟槽208。
详细地说，在上述各向同性蚀刻制作工艺中，由于沟槽204的侧壁上形成有衬层206且介电层108的顶面上形成有蚀刻停止层200，因此仅有被暴露出的介电层100b会被移除。此外，基于各向同性蚀刻制作工艺的特性，在移除部分介电层108之后会形成具有曲面侧壁以及相较于沟槽104具有扩展宽度的空间。也就是说，所形成的沟槽208具有位于介电层100b中且相较于沟槽104具有扩展宽度的下部部分208a以及剩余的上部部分208b。之后，在沟槽208中形成牺牲层210。牺牲层210例如为一般常见的有机平坦化层。
然后，请参照图2C，在蚀刻停止层200上形成图案化掩模层212。图案化掩模层212暴露出栅极104b与栅极106b之间的区域。接着，以图案化掩模层212为蚀刻掩模，进行各向异性蚀刻制作工艺，移除部分蚀刻停止层200、部分介电层108与部分衬层206，以形成沟槽214。此外，在上述各向异性蚀刻制作工艺中，也会同时移除沟槽208的上部部分208b中的部分牺牲层210。由于沟槽208中仍保有部分牺牲层210，因此沟槽208的下部部分208a的形状与尺寸并不会受到蚀刻制作工艺的影响而改变。
接着，请参照图2D，移除图案化掩模层212。然后，在绝缘层覆硅基底100上共形地形成用以形成电容器的下电极的导电层216。导电层216例如为氮化钛层。接着，在导电层216上共形地形成用以形成电容器的绝缘层的介电层218。介电层218例如为高介电常数层。之后，在介电层218上形成用以形成电容器的上电极的导电层220。导电层220填满沟槽208与沟槽214。导电层220例如是由钨层与氮化钛层所构成的复合层。
之后，请参照图2E，进行平坦化制作工艺，移除部分牺牲层210、部分导电层216、部分介电层218与部分导电层220，直到暴露出介电层108。上述的平坦化制作工艺例如为化学机械研磨制作工艺。在进行平坦化制作工艺之后，形成了电容器222，其包括下电极216a、绝缘层218a与上电极220a，亦即电容器222属于一般熟知的金属-绝缘层-金属电容器。如此一来，完成了本实施例的存储器结构20。此外，后续还可形成与晶体管104连接的接触窗、与晶体管106连接的接触窗、与电容器222的上电极124a连接的接触窗等，其为本领域技术人员所熟知，在此不另行说明。
在本实施例中，存储器结构20包括绝缘层覆硅基底100、隔离结构102、晶体管104、晶体管106、电容器222以及衬层206。电容器222设置于晶体管104与晶体管106之间。电容器222由下电极216a、绝缘层218a与上电极220a构成，其中绝缘层218a位于下电极216a与上电极220a之间。此外，电容器222包括主体部分222a、延伸部分222b、延伸部分222c以及延伸部分222d，且主体部分222a、延伸部分222b、延伸部分222c以及延伸部分222d各自包括下电极216a、绝缘层218a与上电极220a。如图2E所示，主体部分222a实质上水平地位于栅极104b与栅极106b之间，延伸部分222b自主体部分222a延伸至与晶体管104的源极/漏极区(掺杂区104c)且经由下电极216a而与晶体管104的源极/漏极区连接，延伸部分222c自主体部分222a延伸至与晶体管106的源极/漏极区(掺杂区106c)且经由下电极216a而与晶体管106的源极/漏极区连接，延伸部分222d自主体部分222a延伸穿过隔离结构102至介电层100b中。如此一来，电容器222即可同时与晶体管104以及晶体管106电连接。此外，在本实施例中，在延伸部分222d中，位于沟槽208的下部部分208a中的部分在硅基体100a上的投影面积大于位于沟槽208的上部部分208b中的部分在硅基体100a上的投影面积。衬层206设置于延伸部分222b与延伸部分222d之间、延伸部分222c与延伸部分222d之间、隔离结构102与延伸部分222d之间以及介电层100b与延伸部分222d之间。
在存储器结构20中，电容器222的延伸部分222d向下穿过隔离结构102而延伸至介电层100b中，因此可以在不增加布局面积以及不增加存储器结构的厚度的情况下增加下电极216a与上电极220a之间的耦合率，进而提高存储器结构的效能。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (14)

1.一种存储器结构，其特征在于，包括：
绝缘层覆硅基底，包括硅基体以及依序设置于所述硅基体上的第一介电层与硅层；
第一晶体管与第二晶体管，设置于所述硅层上；
隔离结构，设置于所述第一晶体管与所述第二晶体管之间的所述硅层中；以及
电容器，设置于所述第一晶体管与所述第二晶体管之间，且包括：
主体部分；
第一延伸部分，自所述主体部分延伸至与所述第一晶体管的源极/漏极区；
第二延伸部分，自所述主体部分延伸至与所述第二晶体管的源极/漏极区；以及
第三延伸部分，自所述主体部分延伸穿过所述隔离结构至所述第一介电层中，
其中所述电容器由下电极、上电极以及位于所述下电极与所述上电极之间的绝缘层构成，且所述主体部分、所述第一延伸部分、所述第二延伸部分与所述第三延伸部分各自包括所述下电极、所述上电极以及所述绝缘层。
2.如权利要求1所述的存储器结构，其中所述第一晶体管为N型金属氧化物半导体晶体管与P型金属氧化物半导体晶体管中的一者，且所述第二晶体管为N型金属氧化物半导体晶体管与P型金属氧化物半导体晶体管中的另一者。
3.如权利要求1所述的存储器结构，还包括第二介电层，设置于所述硅层上且覆盖所述第一晶体管与所述第二晶体管，其中所述主体部分、所述第一延伸部分、第二延伸部分以及所述第三延伸部分的一部分位于所述第二介电层中。
4.如权利要求1所述的存储器结构，其中所述第三延伸部分的宽度为实质上均一的。
5.如权利要求1所述的存储器结构，其中所述隔离结构的厚度与所述硅层的厚度相同。
6.如权利要求1所述的存储器结构，其中所述第一延伸部分的所述下电极与所述第一晶体管的源极/漏极区连接。
7.如权利要求1所述的存储器结构，其中所述第二延伸部分的所述下电极与所述第二晶体管的源极/漏极区连接。
8.一种存储器结构，其特征在于，包括：
绝缘层覆硅基底，包括硅基体以及依序设置于所述硅基体上的第一介电层与硅层；
第一晶体管与第二晶体管，设置于所述硅层上；
隔离结构，设置于所述第一晶体管与所述第二晶体管之间的所述硅层中；
电容器，设置于所述第一晶体管与所述第二晶体管之间，且包括：
主体部分；
第一延伸部分，自所述主体部分延伸至与所述第一晶体管的源极/漏极区；
第二延伸部分，自所述主体部分延伸至与所述第二晶体管的源极/漏极区；以及
第三延伸部分，自所述主体部分延伸穿过所述隔离结构至所述第一介电层中，且包括第一部分与第二部分，其中所述第二部分位于所述第一介电层中，且所述第二部分的在所述硅基体上的投影面积大于所述第一部分的在所述硅基体上的投影面积；以及
衬层，设置于所述第一延伸部分与所述第三延伸部分之间、所述第二延伸部分与所述第三延伸部分之间、所述隔离结构与所述第三延伸部分之间以及所述第一介电层与所述第三延伸部分之间，
其中所述电容器由下电极、上电极以及位于所述下电极与所述上电极之间的绝缘层构成，且所述主体部分、所述第一延伸部分、所述第二延伸部分与所述第三延伸部分各自包括所述下电极、所述上电极以及所述绝缘层。
9.如权利要求8所述的存储器结构，其中所述第一晶体管为N型金属氧化物半导体晶体管与P型金属氧化物半导体晶体管中的一者，且所述第二晶体管为N型金属氧化物半导体晶体管与P型金属氧化物半导体晶体管中的另一者。
10.如权利要求8所述的存储器结构，还包括第二介电层，设置于所述硅层上且覆盖所述第一晶体管与所述第二晶体管，其中所述主体部分、所述第一延伸部分、第二延伸部分以及所述第三延伸部分的一部分位于所述第二介电层中。
11.如权利要求8所述的存储器结构，其中所述第一部分的一部分位于所述第一介电层中。
12.如权利要求8所述的存储器结构，其中所述隔离结构的厚度与所述硅层的厚度相同。
13.如权利要求8所述的存储器结构，其中所述第一延伸部分的所述下电极与所述第一晶体管的源极/漏极区连接。
14.如权利要求8所述的存储器结构，其中所述第二延伸部分的所述下电极与所述第二晶体管的源极/漏极区连接。
CN201910096167.5A 2019-01-15 2019-01-31 存储器结构 Active CN111435659B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108101445 2019-01-15
TW108101445A TWI713973B (zh) 2019-01-15 2019-01-15 記憶體結構

Publications (2)

Publication Number Publication Date
CN111435659A CN111435659A (zh) 2020-07-21
CN111435659B true CN111435659B (zh) 2023-05-19

Family

ID=71516141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910096167.5A Active CN111435659B (zh) 2019-01-15 2019-01-31 存储器结构

Country Status (3)

Country Link
US (1) US11069715B2 (zh)
CN (1) CN111435659B (zh)
TW (1) TWI713973B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102124556A (zh) * 2007-12-21 2011-07-13 Nxp股份有限公司 适合于dram存储器的存储器单元

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US6034388A (en) * 1998-05-15 2000-03-07 International Business Machines Corporation Depleted polysilicon circuit element and method for producing the same
US6949785B2 (en) 2004-01-14 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Random access memory (RAM) capacitor in shallow trench isolation with improved electrical isolation to overlying gate electrodes
TWI223413B (en) * 2003-11-11 2004-11-01 United Microelectronics Corp SRAM cell structure and manufacturing method thereof
US7276751B2 (en) * 2005-09-09 2007-10-02 International Business Machines Corporation Trench metal-insulator-metal (MIM) capacitors integrated with middle-of-line metal contacts, and method of fabricating same
US20070158718A1 (en) * 2006-01-12 2007-07-12 Yi-Nan Su Dynamic random access memory and method of fabricating the same
US20090305470A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Isolating back gates of fully depleted soi devices
US8188528B2 (en) * 2009-05-07 2012-05-29 International Buiness Machines Corporation Structure and method to form EDRAM on SOI substrate
US8168507B2 (en) * 2009-08-21 2012-05-01 International Business Machines Corporation Structure and method of forming enhanced array device isolation for implanted plate EDRAM
JP2011129803A (ja) * 2009-12-21 2011-06-30 Elpida Memory Inc シリコン層の形成方法、半導体装置の製造方法
JP2012222285A (ja) * 2011-04-13 2012-11-12 Elpida Memory Inc 半導体装置およびその製造方法
US8653596B2 (en) 2012-01-06 2014-02-18 International Business Machines Corporation Integrated circuit including DRAM and SRAM/logic
US8890227B1 (en) 2013-04-26 2014-11-18 AP Memory Corp, USA Memory cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102124556A (zh) * 2007-12-21 2011-07-13 Nxp股份有限公司 适合于dram存储器的存储器单元

Also Published As

Publication number Publication date
TWI713973B (zh) 2020-12-21
US11069715B2 (en) 2021-07-20
US20200227444A1 (en) 2020-07-16
TW202029465A (zh) 2020-08-01
CN111435659A (zh) 2020-07-21

Similar Documents

Publication Publication Date Title
US10186511B2 (en) Metal gate isolation structure and method forming same
CN111418063B (zh) 具有集成高k金属控制栅的非易失性分裂栅存储器单元及制造方法
CN107492542B (zh) 半导体组件及其制造方法
US10163640B1 (en) Gate isolation plugs structure and method
TW202002280A (zh) 半導體裝置及其形成方法
CN101577278A (zh) 半导体结构及其形成方法
US20220376043A1 (en) Methods for Reducing Contact Depth Variation in Semiconductor Fabrication
CN107564953B (zh) 变容晶体管及其制造方法
CN111463215B (zh) 存储器结构及其制造方法
CN111916452B (zh) 存储器结构及其制造方法
CN101197369A (zh) 横向mos晶体管及其制造方法
CN111435659B (zh) 存储器结构
CN113611703A (zh) 制造半导体结构的方法
CN114078701A (zh) 半导体结构及其形成方法
CN112928025A (zh) 半导体结构及其形成方法
US20240113187A1 (en) Composite gate dielectric for high-voltage device
CN113437149B (zh) 半导体结构及其形成方法
KR100732269B1 (ko) 반도체 소자 및 그의 제조 방법
TWI336930B (en) Methods for forming a bit line contact
KR100521451B1 (ko) 모스 전계효과 트랜지스터의 트랜치 아이솔레이션막 형성방법
CN105161457B (zh) 半导体基板的制备方法
CN108666272B (zh) 半导体结构及其形成方法
KR100732305B1 (ko) 디램 셀 및 그 제조 방법
CN114497210A (zh) 半导体结构及其形成方法
CN100385646C (zh) 防止击穿的半导体元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230420

Address after: Hsinchu Science Industrial Park, Taiwan, China

Applicant after: Powerchip Technology Corp.

Address before: Hsinchu Science Industrial Park, Taiwan, China

Applicant before: Powerchip Technology Corp.

GR01 Patent grant
GR01 Patent grant