[go: up one dir, main page]

CN111326429A - 一种双基岛散热芯片封装工序 - Google Patents

一种双基岛散热芯片封装工序 Download PDF

Info

Publication number
CN111326429A
CN111326429A CN202010150008.1A CN202010150008A CN111326429A CN 111326429 A CN111326429 A CN 111326429A CN 202010150008 A CN202010150008 A CN 202010150008A CN 111326429 A CN111326429 A CN 111326429A
Authority
CN
China
Prior art keywords
stamping
lead frame
packaging
frame blank
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010150008.1A
Other languages
English (en)
Other versions
CN111326429B (zh
Inventor
徐德慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Industry Polytechnic College
Original Assignee
Zhejiang Industry Polytechnic College
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Industry Polytechnic College filed Critical Zhejiang Industry Polytechnic College
Priority to CN202010150008.1A priority Critical patent/CN111326429B/zh
Publication of CN111326429A publication Critical patent/CN111326429A/zh
Application granted granted Critical
Publication of CN111326429B publication Critical patent/CN111326429B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种双基岛散热芯片封装工序，包括引线框架毛坯、芯片、双基岛、冲压装置以及封装装置；将引线框架毛坯置于冲压装置上，通过第一压紧组件压紧引线框架毛坯，所述引线框架毛坯通过冲压组件将基岛中部冲压形成散热槽，散热槽贯穿引线框架毛坯两端面；将芯片装设于散热槽的两端；将安装完芯片后的引线框架毛坯置于封装装置上，通过第二压紧组件压实散热槽四周的引线框架毛坯，再通过封装装置的塑封组件对芯片上端与四周进行塑封，散热槽两端的芯片塑封形成基岛，通过上述设置，冲压时该引线框架毛坯不会出现冲压变形且塑封时引线框架毛坯不会出现封装变形。

Description

一种双基岛散热芯片封装工序
技术领域
本发明涉及封装工序的技术领域，特别涉及一种双基岛散热芯片封装工序。
背景技术
封装(Package)对于芯片来说是必须的，也是至关重要的。封装也可以说是指安装半导体集成电路芯片用的外壳，它不仅起着保护芯片和增强导热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁。
SOP(SmallOutlinePackage)是小外形封装，是一种比较常见的封装形式，市场范围广，该封装产品在使用时产生的热量，可以通过外露的外引脚或者底部散热片传导出去。为增加SOP产品的功能，一般采取多芯片封装的方式来实现，常见的是将两个芯片一起封装。封装SOP芯片时，其内部有两个基岛(或载体)，一个基岛贴一个芯片，两基岛相互间独立，主要是两个芯片因功能需求的不同，需要相互间隔开，且所使用的芯片粘片胶也有所不同。
传统的双基岛SOP芯片封装结构包括引线框架毛坯以及塑封于所述引线框架毛坯外的塑封体，所述引线框架毛坯包括基岛区以及多个引脚，所述基岛区包括两个相互间隔且平行设置的基岛，两个基岛均不外露，即全部被塑封于所述引线框架毛坯内。但是随着SOP产品功能的增加，SOP产品的热量也随之增加，为尽快将产品工作时内部所产生的热量散出去，目前采用在双基岛之间冲压一通槽，但是目前的冲压装置冲压时导致位于散热槽的引线框架毛坯出现冲压变形现象，在封装时会存在熔化的塑料进入散热槽内使散热槽周边的引线框架毛坯受热变形，进而熔化的塑料流入引线框架毛坯的下端，导致引线框架毛坯封装变形，另一方面，熔化的塑料在一定流速下会进入引线框架毛坯下端，同样会导致引线框架毛坯封装变形，因此需要对该封装工序进行改进。
发明内容
本发明的目的是提供一种双基岛散热芯片封装工序，冲压时该引线框架毛坯不会出现冲压变形且塑封时引线框架毛坯不会出现封装变形。
本发明的上述技术目的是通过以下技术方案得以实现的：一种双基岛散热芯片封装工序，
步骤1.在引线框架毛坯上形成若干基岛，
步骤2.将引线框架毛坯置于冲压装置的冲压模座上，先通过第一压紧组件压紧引线框架毛坯，所述引线框架毛坯通过冲压组件将基岛中部冲压形成散热槽，所述散热槽贯穿引线框架毛坯的上下端面，将基岛分隔成第一基岛与第二基岛；
步骤3.将芯片对应安装于第一基岛与第二基岛内；
步骤4.通过第二压紧组件压实引线框架毛坯，再通过封装装置的塑封组件对芯片上端与四周进行塑封，第一基岛与第二基岛内的芯片塑封形成塑封体。
进一步地，所述冲压装置包括冲压模座、设于冲压模座上的第一压紧组件以及冲压组件，所述第一压紧组件包括第一压板、设于第一压板下端的若干组第一压柱以及驱动第一压板滑移的第一驱动组件，所述第一压板在第一驱动组件的推动下，第一压板上的每组第一压柱压紧散热槽的四周，所述冲压组件包括冲压板、设于冲压板下端的若干刀把、设于冲压板四周的若干立柱以及驱动冲压板运动的冲压机，所述第一压板设有若干供刀把进入的槽口，所述槽口贯穿第一压板的上下端面，所述冲压模座上端面设有供刀把抵入的安置槽。
进一步地，所述封装装置包括封装模座、设于封装模座上的第二压紧组件与塑封组件，安装有芯片的引线框架毛坯置于封装模座上，所述第二压紧组件包括第二压板、设于第二压板下端的若干组第二压柱以及驱动第二压板滑移的第二驱动组件，所述第二压板在第二驱动组件的推动下，第二压板上的每组第二压柱压紧散热槽的四周。
进一步地，所述引线框架毛坯的下端面凸设有若干凸块，所述冲压模座的上端面与封装模座的上端面分别设有与凸块定位配合的定位槽。
综上所述，本发明具有以下有益效果：
一种双基岛散热芯片封装工序，在冲压前通过第一压紧组件将引线框架毛坯压紧，且该压紧方式采用第一压板上的每组第一压柱压紧基岛的中部，冲压装置上的刀把在冲压机推动下伸入槽口并对引线框架毛坯进行冲压，将引线框架毛坯冲压形成散热槽，所述散热槽贯穿引线框架毛坯的上下端面，将基岛分隔成第一基岛与第二基岛，通过上述设置，可避免引线框架毛坯出现冲压变形；将将芯片对应安装于第一基岛与第二基岛内；将安装好的的引线框架毛坯放置于封装模座上，第二压柱压紧散热槽的四周，塑封组件对引线框架毛坯上的芯片进行塑封，通过设置第二压紧组件避免塑封过程中，使散热槽周围的引线框架受热变性，进而熔化的塑料进入散热槽并流入引线框架毛坯的下端造成封装变形。
附图说明
图1是本发明的引线框架毛坯经过切割与塑封的示意图；
图2是本发明的A处放大图；
图3是本发明的冲压装置的结构示意图；
图4是本发明的B处放大图；
图5是本发明的双基岛与第一压柱的示意图；
图6是本发明的第二压紧组件的结构示意图；
图7是本发明的C处放大图。
图中：1、引线框架毛坯；11、散热槽；12、凸块；2、芯片；3、第一基岛；31、第二基岛；4、第一压紧组件；41、第一压板；411、槽口；42、第一压柱；43、第一驱动组件；5、冲压组件；51、冲压板；52、刀把；53、立柱；54、冲压机；6、第二压紧组件；61、第二压板；62、第二压柱；63、第二驱动组件；7、塑封组件；8、冲压模座；81、安置槽；82、定位槽；9、封装模座。
具体实施方式
下面结合附图对本发明作进一步的说明。
如图1-7所示，一种双基岛散热芯片封装工序，
步骤1.在引线框架毛坯1上形成若干基岛，
步骤2.将引线框架毛坯1置于冲压装置的冲压模座8上，先通过第一压紧组件4压紧引线框架毛坯1，所述引线框架毛坯1通过冲压组件5将基岛中部冲压形成散热槽11，所述散热槽11贯穿引线框架毛坯1的上下端面，将基岛分隔成第一基岛3与第二基岛31；
步骤3.将芯片2对应安装于第一基岛3与第二基岛31内；
步骤4.通过第二压紧组件6压实散热槽11的四周，再通过封装装置的塑封组件7对芯片2上端与四周进行塑封，第一基岛3与第二基岛31内的芯片2塑封形成塑封体。
所述冲压装置包括冲压模座8、设于冲压模座8上的第一压紧组件4以及冲压组件5，所述第一压紧组件4包括第一压板41、设于第一压板41下端的若干组第一压柱42以及驱动第一压板41滑移的第一驱动组件43，所述第一压板41在第一驱动组件43的推动下，第一压板41上的每组第一压柱42压紧散热槽11的四周，所述冲压组件5包括冲压板51、设于冲压板51下端的若干刀把52、设于冲压板51四周的若干立柱53以及驱动冲压板51运动的冲压机54，所述第一压板41设有若干供刀把52进入的槽口411，所述槽口411贯穿第一压板41的上下端面，所述冲压模座8上端面设有供刀把52抵入的安置槽81。
所述封装装置包括封装模座9、设于封装模座9上的第二压紧组件6与塑封组件7，安装有芯片2的引线框架毛坯1置于封装模座9上，所述第二压紧组件6包括第二压板61、设于第二压板61下端的若干组第二压柱62以及驱动第二压板61滑移的第二驱动组件63，所述第二压板61在第二驱动组件63的推动下，第二压板61上的每组第二压柱62压紧散热槽11的四周。
所述引线框架毛坯1的下端面凸设有若干凸块12，所述冲压模座8的上端面与封装模座9的上端面分别设有与凸块12定位配合的定位槽82，通过上述设置，用于将引线框架毛坯1定位安装于冲压模座8的上端面或封装模座9的上端面。
本发明的基本工作原理为：
一种双基岛散热芯片封装工序，在冲压前通过第一压紧组件4将引线框架毛坯1压紧，且该压紧方式采用第一压板41上的每组第一压柱42压紧基岛的中部，冲压装置上的刀把52在冲压机54推动下伸入槽口411并对引线框架毛坯1进行冲压，将引线框架毛坯1冲压形成散热槽11，所述散热槽11贯穿引线框架毛坯1的上下端面，将基岛分隔成第一基岛3与第二基岛31，通过上述设置，可避免引线框架毛坯1出现冲压变形；将将芯片2对应安装于第一基岛3与第二基岛31内；将安装好的的引线框架毛坯1放置于封装模座9上，第二压柱62压紧散热槽11的四周，塑封组件7对引线框架毛坯1上的芯片2进行塑封，通过设置第二压紧组件6避免塑封过程中，使散热槽11周围的引线框1架受热变性，进而熔化的塑料进入散热槽11并流入引线框架毛坯1的下端造成封装变形。
以上所述仅是本发明的较佳实施方式，故凡依本发明专利申请范围所述的构造、特征及原理所做的等效变化或修饰，均包括于本发明专利申请范围内。

Claims (4)

1.一种双基岛散热芯片封装工序，其特征在于：
步骤1.在引线框架毛坯(1)上形成若干基岛，
步骤2.将引线框架毛坯(1)置于冲压装置的冲压模座(8)上，先通过第一压紧组件(4)压紧引线框架毛坯(1)，所述引线框架毛坯(1)通过冲压组件(5)将基岛中部冲压形成散热槽(11)，所述散热槽(11)贯穿引线框架毛坯(1)的上下端面，将基岛分隔成第一基岛(3)与第二基岛(31)；
步骤3.将芯片(2)对应安装于第一基岛(3)与第二基岛(31)内；
步骤4.通过第二压紧组件(6)压实引线框架毛坯(1)，再通过封装装置的塑封组件(7)对芯片(2)上端与四周进行塑封，第一基岛(3)与第二基岛(31)内的芯片(2)塑封形成塑封体。
2.根据权利要求1所述的一种双基岛散热芯片封装工序，其特征在于：所述冲压装置包括冲压模座(8)、设于冲压模座(8)上的第一压紧组件(4)以及冲压组件(5)，所述第一压紧组件(4)包括第一压板(41)、设于第一压板(41)下端的若干组第一压柱(42)以及驱动第一压板(41)滑移的第一驱动组件(43)，所述第一压板(41)在第一驱动组件(43)的推动下，第一压板(41)上的每组第一压柱(42)压紧散热槽(11)的四周，所述冲压组件(5)包括冲压板(51)、设于冲压板(51)下端的若干刀把(52)、设于冲压板(51)四周的若干立柱(53)以及驱动冲压板(51)运动的冲压机(54)，所述第一压板(41)设有若干供刀把(52)进入的槽口(411)，所述槽口(411)贯穿第一压板(41)的上下端面，所述冲压模座(8)上端面设有供刀把(52)抵入的安置槽(81)。
3.根据权利要求2所述的一种双基岛散热芯片封装工序，其特征在于：所述封装装置包括封装模座(9)、设于封装模座(9)上的第二压紧组件(6)与塑封组件(7)，安装有芯片(2)的引线框架毛坯(1)置于封装模座(9)上，所述第二压紧组件(6)包括第二压板(61)、设于第二压板(61)下端的若干组第二压柱(62)以及驱动第二压板(61)滑移的第二驱动组件(63)，所述第二压板(61)在第二驱动组件(63)的推动下，第二压板(61)上的每组第二压柱(62)压紧散热槽(11)的四周。
4.根据权利要求3所述的一种双基岛散热芯片封装工序，其特征在于：所述引线框架毛坯(1)的下端面凸设有若干凸块(12)，所述冲压模座(8)的上端面与封装模座(9)的上端面分别设有与凸块(12)定位配合的定位槽(82)。
CN202010150008.1A 2020-03-06 2020-03-06 一种双基岛散热芯片封装工序 Expired - Fee Related CN111326429B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010150008.1A CN111326429B (zh) 2020-03-06 2020-03-06 一种双基岛散热芯片封装工序

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010150008.1A CN111326429B (zh) 2020-03-06 2020-03-06 一种双基岛散热芯片封装工序

Publications (2)

Publication Number Publication Date
CN111326429A true CN111326429A (zh) 2020-06-23
CN111326429B CN111326429B (zh) 2021-08-06

Family

ID=71165545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010150008.1A Expired - Fee Related CN111326429B (zh) 2020-03-06 2020-03-06 一种双基岛散热芯片封装工序

Country Status (1)

Country Link
CN (1) CN111326429B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228475A (ja) * 1999-02-05 2000-08-15 Nec Corp 半導体装置
US20040159939A1 (en) * 1998-08-05 2004-08-19 Fairchild Semiconductor Corporation High performance multi-chip flip chip package
CN2739798Y (zh) * 2004-03-12 2005-11-09 上海华旭微电子有限公司 半导体集成电路引线框架
CN201629305U (zh) * 2010-03-16 2010-11-10 日立电线(苏州)精工有限公司 一种引线框架的散热封装结构
CN103187409A (zh) * 2011-12-31 2013-07-03 刘胜 基于引线框架的led阵列封装光源模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040159939A1 (en) * 1998-08-05 2004-08-19 Fairchild Semiconductor Corporation High performance multi-chip flip chip package
JP2000228475A (ja) * 1999-02-05 2000-08-15 Nec Corp 半導体装置
CN2739798Y (zh) * 2004-03-12 2005-11-09 上海华旭微电子有限公司 半导体集成电路引线框架
CN201629305U (zh) * 2010-03-16 2010-11-10 日立电线(苏州)精工有限公司 一种引线框架的散热封装结构
CN103187409A (zh) * 2011-12-31 2013-07-03 刘胜 基于引线框架的led阵列封装光源模块

Also Published As

Publication number Publication date
CN111326429B (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US6611047B2 (en) Semiconductor package with singulation crease
KR100399012B1 (ko) 반도체장치 및 그것의 제조방법
KR101534463B1 (ko) 반도체 패키지 및 방법
CN100576477C (zh) 形成引脚模块阵列封装的方法
TW200539414A (en) Leadless leadframe with an improved die pad for mold locking
US6504238B2 (en) Leadframe with elevated small mount pads
CN106898591A (zh) 一种散热的多芯片框架封装结构及其制备方法
KR20050037958A (ko) 반도체 장치의 제조 방법 및 반도체 장치
US20180158758A1 (en) Leadframe and method of manufacturing the same
CN100462159C (zh) 直组式热传递散热装置制法
CN111326429A (zh) 一种双基岛散热芯片封装工序
CN114823599A (zh) 一种半导体封装用to-251hl引线框架及其制作方法
CN101295696A (zh) 半导体封装结构及导线架
CN101635291B (zh) 一种微型封装引线框架的工艺方法
JPH105895A (ja) 樹脂封止型電子部品の金属支持板の製造方法
TW200534753A (en) Hybrid integrated circuit device and manufacturing method thereof
CN218827067U (zh) 大功率集成电路引线框架散热板改进结构
TWI326473B (en) Mounting surfaces for electronic devices
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
TWI221331B (en) Heat sink module plate with slot structure and method for fabricating semiconductor package substrate with the heat sink
CN100446200C (zh) 散热型封装结构及其制法
JP4242213B2 (ja) 放熱板付きリードフレームの製造方法
CN110034087B (zh) 一种多芯片封装晶体管
CN216624208U (zh) 一种嵌入式塑封模具用抽真空机构
JPH05218262A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレーム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210806

CF01 Termination of patent right due to non-payment of annual fee