[go: up one dir, main page]

CN111316445B - Igbt功率器件及其制造方法 - Google Patents

Igbt功率器件及其制造方法 Download PDF

Info

Publication number
CN111316445B
CN111316445B CN201980005569.8A CN201980005569A CN111316445B CN 111316445 B CN111316445 B CN 111316445B CN 201980005569 A CN201980005569 A CN 201980005569A CN 111316445 B CN111316445 B CN 111316445B
Authority
CN
China
Prior art keywords
type
region
trench
gate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980005569.8A
Other languages
English (en)
Other versions
CN111316445A (zh
Inventor
刘伟
刘磊
毛振东
袁愿林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Dongwei Semiconductor Co ltd
Original Assignee
Suzhou Dongwei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Dongwei Semiconductor Co ltd filed Critical Suzhou Dongwei Semiconductor Co ltd
Publication of CN111316445A publication Critical patent/CN111316445A/zh
Application granted granted Critical
Publication of CN111316445B publication Critical patent/CN111316445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/232—Emitter electrodes for IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

一种IGBT功率器件，包括：p型集电极区；位于所述p型集电极区之上的n型漂移区；多个第一沟槽，每个所述第一沟槽的下方均设有一个第二沟槽；位于所述第一沟槽和所述第二沟槽中的栅极结构；位于相邻的两个所述第一沟槽之间的p型体区；位于所述p型体区内的n型发射极区；位于相邻的两个所述第二沟槽之间的n型的空穴电荷阻挡区。

Description

IGBT功率器件及其制造方法
技术领域
本公开涉及半导体功率器件技术领域，例如涉及一种IGBT功率器件及其制造方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)功率器件是由金属氧化物半导体(Metal Oxide Semiconductor，MOS)晶体管和双极型晶体管复合而成的一种器件，IGBT功率器件的输入极为MOS晶体管，输出极为PNP型晶体管，它融合了这两种晶体管器件的优点，既具有MOS晶体管驱动功率小和开关速度快的优点，又具有双极型晶体管饱和压降低和容量大的优点，在现代电力电子技术中得到了越来越广泛的应用，特别是占据了较高频率的大功率管和中功率管应用的主导地位。
相关技术的IGBT功率器件的剖面结构示意图如图1所示，包括在n型半导体衬底中形成的：p型集电极区1；位于p型集电极区1之上的n型场截止区2；位于n型场截止区2之上的n型漂移区7；p型体区3；位于p型体区3内的n型发射极区4，位于p型体区3和n型漂移区7之间的n型的空穴电荷阻挡区8；用于控制IGBT功率器件开启和关断的栅极结构，该栅极结构包括栅氧化层5和控制栅极6。相关技术的IGBT功率器件中，n型的空穴电荷阻挡区8的掺杂浓度越高，IGBT功率器件正向导通压降越小、关断时间越短。但是，在反向偏置状态下，IGBT功率器件中的电场峰值位于n型的空穴电荷阻挡区8处，n型的空穴电荷阻挡区8的掺杂浓度越高，IGBT功率器件的击穿电压越小。n型的空穴电荷阻挡区8的掺杂浓度对IGBT功率器件击穿电压的影响限制了通过调整n型的空穴电荷阻挡区的掺杂浓度对IGBT功率器件的正向导通压降和关断时间的优化。
发明内容
本公开提供一种IGBT功率器件，以解决相关技术中通过调整n型的空穴电荷阻挡区的掺杂浓度优化IGBT功率器件的正向导通压降和关断时间时对击穿电压产生影响的问题。
一种IGBT功率器件，包括：n型半导体衬底，以及位于所述n型半导体衬底中的p型集电极区；位于所述p型集电极区之上的n型漂移区；多个第一沟槽，每个所述第一沟槽的下方均设有一个第二沟槽，所述第二沟槽的开口位于所述第一沟槽的底部；位于所述第一沟槽中的栅氧化层和控制栅极；位于所述第二沟槽中的场氧化层和屏蔽栅极；位于相邻的两个所述第一沟槽之间的p型体区；位于所述p型体区内的n型发射极区；位于相邻的两个所述第二沟槽之间的n型的空穴电荷阻挡区，所述n型的空穴电荷阻挡区的高度从两侧的所述第二沟槽的侧壁位置处向所述n型的空穴电荷阻挡区的中间位置处逐渐减小。
在一实施例中，位于相邻的两个所述第二沟槽之间的所述n型的空穴电荷阻挡区被所述p型体区和所述n型漂移区分隔为第一部分和第二部分，所述n型的空穴电荷阻挡区与所述n型漂移区和所述p型体区相接触的边沿成弧形，所述p型体区与所述n型的空穴电荷阻挡区相接触的底部部分的宽度从上往下逐渐减小。
在一实施例中，位于相邻的两个所述第二沟槽之间的所述n型的空穴电荷阻挡区设置为将所述p型体区和所述n型漂移区分隔开，所述n型的空穴电荷阻挡区与所述n型漂移区和所述p型体区相接触的边沿成弧形，所述p型体区与所述n型的空穴电荷阻挡区相接触的底部部分的宽度从上往下逐渐减小。
在一实施例中，本公开提供的IGBT功率器件，还包括位于所述p型集电极区和所述n型漂移区之间的n型场截止区。
在一实施例中，本公开提供的IGBT功率器件，还包括位于所述n型半导体衬底中的n型集电极区，所述n型集电极区和所述p型集电极区在所述n型半导体衬底的底部横向交替排布。
在一实施例中，所述第一沟槽的底部宽度大于所述第二沟槽的开口宽度。
在一实施例中，所述控制栅极位于所述第一沟槽的侧壁位置处，所述栅氧化层位于所述第一沟槽的表面与所述控制栅极之间，所述屏蔽栅极和所述场氧化层沿所述第二沟槽向上延伸至所述第一沟槽内，所述屏蔽栅极通过所述场氧化层与所述控制栅极隔离。
在一实施例中，一部分所述第二沟槽中的屏蔽栅极与所述n型发射极区电性连接，剩余部分的所述第二沟槽中的屏蔽栅极与所述控制栅极电性连接。
一种IGBT功率器件的制造方法，包括：在n型半导体衬底的上表面形成掩膜层；通过光刻工艺定义第一沟槽的位置，然后刻蚀掉暴露出的所述掩膜层，在所述掩膜层中形成掩膜层的开口；以所述掩膜层为掩膜对所述n型半导体衬底进行刻蚀，在所述n型半导体衬底中形成多个第一沟槽，同时通过增加横向的刻蚀使得所述第一沟槽的宽度大于所述掩膜层的开口的宽度；进行n型离子注入，在所述第一沟槽下方的所述n型半导体衬底内形成n型掺杂区；进行热氧化，在所述第一沟槽的表面形成栅氧化层，此时位于所述第一沟槽下方的所述n型半导体衬底内的n型掺杂区进行扩散以形成掺杂区域更大的n型掺杂区；淀积第一层导电薄膜并对所述第一层导电薄膜进行回刻，在所述第一沟槽的侧壁位置处形成控制栅极；以所述掩膜层为掩膜对所述n型半导体衬底进行刻蚀，在所述第一沟槽的下方形成第二沟槽，所述第二沟槽将扩散后的所述n型掺杂区分隔开。
附图说明
为了说明本公开示例性实施例的技术方案，下面对描述实施例中所需要用到的附图进行介绍。
图1是相关技术的一种IGBT功率器件的剖面结构示意图；
图2是一实施例提供的一种IGBT功率器件的剖面结构示意图；
图3是对图2所示的IGBT功率器件的区域100中的沟槽结构的展示图；
图4是一实施例提供的另一种IGBT功率器件的剖面结构示意图；
图5至图7是一实施例提供的一种IGBT功率器件的制造方法的制造工艺流程图。
具体实施方式
以下将结合本实施例中的附图，通过具体实施方式，描述本公开的技术方案。
本实施例所使用的诸如“具有”、“包含”以及“包括”等术语并不配出一个或多个其它元件或其组合的存在或添加。同时，为说明本公开的具体实施方式，说明书附图中所列示意图，放大了本公开所述的层和区域的厚度，且所列图形大小并不代表实际尺寸；说明书附图是示意性的。说明书中所列实施例不应仅限于说明书附图中所示区域的特定形状，而是包括所得到的形状如制备引起的偏差等。
图2是本实施例提供的一种IGBT功率器件的剖面结构示意图，图3是对图2所示的IGBT功率器件的区域100中的沟槽结构的展示图，图3展示了图2中的第一沟槽和第二沟槽的结构。如图2和图3所示，本实施列提供的IGBT功率器件包括一个n型半导体衬底20，n型半导体衬底20通常为硅衬底(包括硅基底和在该硅基底上形成的硅外延层)。在n型半导体衬底20中形成有：位于n型半导体衬底20的底部的p型集电极区33，p型集电极区33通过金属集电极电极42接集电极电压。n型场截止区21位于p型集电极区33和n型漂移区22之间，其中，n型场截止区21为IGBT功率器件的可选结构。
本实施例提供的IGBT功率器件，在n型半导体衬底20中还形成有：位于n型半导体衬底20中的多个第一沟槽101，每个第一沟槽101的下方均设有一个第二沟槽102，第二沟槽102的开口位于第一沟槽101的底部，图2中仅示例性的示出了5个第一沟槽结构。在一实施例中，第二沟槽102的开口宽度可以小于或者等于第一沟槽101的底部宽度，图2和图3中，仅示例性的示出了第二沟槽102的开口宽度小于第一沟槽101的底部宽度的结构。当第二沟槽102的开口宽度等于第一沟槽101的底部宽度时，第一沟槽101和第二沟槽102可以分别视为同一个沟槽的上部分和下部分。
本实施例提供的IGBT功率器件，在n型半导体衬底20中还形成有：位于相邻的两个第一沟槽101之间的p型体区28，位于p型体区28中的n型发射极区29，p型体区28和n型发射极区29通过金属发射极电极41接发射极电压。
本实施例提供的IGBT功率器件，在n型半导体衬底20中还形成有：位于相邻的两个第二沟槽102之间的n型的空穴电荷阻挡区23，n型的空穴电荷阻挡区23的高度从两侧的第二沟槽102的侧壁位置处向n型的空穴电荷阻挡区23的中间位置处逐渐减小，n型的空穴电荷阻挡区23的掺杂浓度大于n型漂移区22的掺杂浓度。在图2中，位于相邻的两个第二沟槽102之间的n型的空穴电荷阻挡区23设置为将p型体区28和n型漂移区22分隔开，n型的空穴电荷阻挡区23与n型漂移区22和p型体区28相接触的边沿成弧形，p型体区28与n型的空穴电荷阻挡区23相接触的底部部分的宽度从上往下逐渐减小。由于n型的空穴电荷阻挡区23与n型漂移区22和p型体区28相接触的边沿成弧形，此时，p型体区28的底部成近似的“V”形，如图2所示。
本实施例提供的IGBT功率器件，在n型半导体衬底20中还形成有：位于第一沟槽101中的栅氧化层24和控制栅极25，以及位于第二沟槽102中的场氧化层26和屏蔽栅极27。在一实施例中，控制栅极25位于第一沟槽101的侧壁位置处，栅氧化层24位于第一沟槽101的表面与控制栅极25之间，屏蔽栅极27和场氧化层26沿第二沟槽102向上延伸至第一个沟槽101内，屏蔽栅极27在第一沟槽101内通过场氧化层26与控制栅极25隔离，如图2所示。
控制栅极25通过金属栅极电极(基于剖面的位置关系，金属栅极电极在图2中未示出)接栅极电压，从而控制栅极25通过栅极电压来控制位于p型体区28内且位于n型发射极区29和n型的空穴电荷阻挡区23之间的电流沟道的开启和关断，进而控制IGBT功率器件的开启和关断。
位于第二沟槽102中的屏蔽栅极27可以接独立的金属屏蔽栅极电极，也可以均接金属发射极电极41，从而屏蔽栅极27均接发射极电压；在一实施例中，也可以是，一部分第二沟槽102中的屏蔽栅极27通过金属层与控制栅极25电性连接，即一部分第二沟槽102中的屏蔽栅极27接栅极电压，从而可以调整控制栅极25的电容大小，同时，剩余部分第二沟槽102中的屏蔽栅极27通过金属层接金属发射极电极41，即剩余部分第二沟槽102中的屏蔽栅极27接发射极电压，该部分屏蔽栅极27可以起到场板的作用。基于剖面的位置关系，本实施例中的屏蔽栅极27与n型发射极区29和控制栅极25的连接结构在附图中未示出。
层间绝缘层31设置为将多个金属电极之间隔离，层间绝缘层31通常为硅玻璃、硼磷硅玻璃或磷硅玻璃等材料。
本实施例提供的IGBT功率器件，还可以在n型半导体衬底的底部形成n型集电极区，p型集电极区和n型集电极区在n型半导体衬底的底部横向交替排布，p型集电极区和n型集电极区均通过金属集电极电极接集电极电压。
图4是本实施例提供的另一种IGBT功率器件的剖面结构示意图，图4所示的IGBT功率器件与图2所示的IGBT功率器件的区别是：在图4中，位于相邻的两个第二沟槽102之间的n型的空穴电荷阻挡区被p型体区28和n型漂移区22分隔为第一部分23A和第二部分23B，n型的空穴电荷阻挡区与n型漂移区22和p型体区28相接触的边沿成弧形，p型体区28与n型的空穴电荷阻挡区相接触的底部部分的宽度从上往下逐渐减小。
本实施例提供的IGBT功率器件，p型体区与n型的空穴电荷阻挡区相接触的底部部分的宽度从上往下逐渐减小，在此种结构下，在不缩短IGBT功率器件中的p型体区28内的两侧的电流沟道长度的条件下，可以增加p型体区的中间位置处的深度，从而可以降低IGBT功率器件中的寄生NPN三极管的基区电阻和放大倍数，提高IGBT功率器件的抗闩锁效应。
本实施例提供的IGBT功率器件，屏蔽栅极接发射极电压时，起到场板的作用，可以调整IGBT功率器件在反向偏置状态下的电场峰值的位置，本实施例提供的IGBT功率器件在反向偏置状态时，电场峰值位于n型的空穴电荷阻挡区和n型漂移区之间且靠近第二沟槽的位置处，从而通过提高n型的空穴电荷阻挡区的掺杂浓度来降低IGBT功率器件的正向导通压降和关断时间时，可以使IGBT功率器件的反向击穿电压不受影响，也就是，在相同的击穿电压下，本实施例的IGBT功率器件具有更小的正向导通压降和更短的关断时间。
图5至图7是本实施例提供的IGBT功率器件的制造方法的制造工艺流程图，图5至图7仅示例性的示出了一种IGBT功率器件在制造过程中的主要结构。
如图5所示，提供一n型半导体衬底20，n型半导体衬底20通常为硅衬底(包括硅基底和位于该硅基底上形成的硅外延层)。在半导体衬底20的上表面形成掩膜层50，掩膜层50通常包括位于n型半导体衬底20之上的氧化硅层和氮化硅层。之后通过光刻工艺定义第一沟槽的位置，对掩膜层50进行刻蚀，刻蚀掉暴露的掩膜层50，在掩膜层50中形成掩膜层50的开口，从而将n型半导体衬底20暴露出来，然后以掩膜层50为掩膜对半导体衬底20进行刻蚀以在n型半导体衬底20中形成多个第一沟槽101(图5中仅示例性的示出了5个第一沟槽101结构)。在对n型半导体衬底20进行刻蚀时，通过对n型半导体衬底20增加横向的刻蚀，使得第一沟槽101的侧壁位置向掩膜层50的下方延伸，从而使得第一沟槽101的宽度大于掩膜层50的开口宽度。接下来，进行n型离子注入，向第一沟槽101下方的n型半导体衬底20内注入n型离子，在第一沟槽下方的n型半导体衬底20内形成n型掺杂区82，n型掺杂区82的掺杂浓度应大于n型半导体衬底20的掺杂浓度。
由于第一沟槽101的侧壁向掩膜层50的下方延伸，这样在以掩膜层50为掩膜进行n型离子注入时，可以避免n型离子被注入到第一沟槽101侧壁位置处的n型半导体衬底20内，从而不会对IGBT功率器件的电流沟道产生影响。
接下来，如图6所示，进行热氧化，在第一沟槽的表面形成栅氧化层24，之后淀积第一层导电薄膜并回刻，在第一沟槽101的侧壁位置处形成控制栅极25，控制栅极25位于掩膜层50的下方。在进行热氧化形成栅氧化层24时，n型掺杂区82的n型离子在n型半导体衬底20内进行扩散，从而在n型半导体衬底20中形成掺杂区域更大的n型掺杂区82。本实施例可以通过对n型离子的注入的浓度和注入区域的控制、以及热氧化时间和温度的控制，使得n型掺杂区82在扩散后的左侧边沿和右侧边沿成圆弧形，同时，位于相邻的两个第一沟槽101下方的n型掺杂区82在扩散后可以连接在一起，也可以没有连接，图6中以在扩散后位于相邻的两个第一沟槽101下方的n型掺杂区82没有连接在一起为例进行展示，且n型掺杂区82的掺杂浓度应从第一沟槽101下方的位置处向四周方向递减。
接下来，如图7所示，刻蚀掉暴露出的栅氧化层24，然后以掩膜层50为掩膜继续对n型半导体衬底20进行刻蚀，在n型半导体衬底20中形成第二沟槽102，从而第二沟槽102的开口位于第一沟槽101的下方且第二沟槽102的开口宽度小于第一沟槽101的底部宽度，同时第二沟槽102将n型掺杂区82分割成多段，从而形成位于相邻的两个第二沟槽102之间的n型掺杂区，被分割后的n型掺杂区即为位于相邻的两个第二沟槽102之间的n型的空穴电荷阻挡区，在图7中，n型的空穴电荷阻挡区包括第一部分23A和第二部分23B。
之后，按照相关技术的IGBT功率器件的制造方法即可制备得到本实施例的IGBT功率器件。n型的空穴电荷阻挡区的第一部分23A和第二部分23B的边沿都成弧形，且n型的空穴电荷阻挡区的掺杂浓度大于n型漂移区22的掺杂浓度，因此在进行p型离子注入形成p型体区时，p型体区与n型的空穴电荷阻挡区相接触的底部部分的宽度从上往下逐渐减小。

Claims (7)

1.一种绝缘栅双极型晶体管IGBT功率器件，包括：
n型半导体衬底；
位于所述n型半导体衬底中的p型集电极区；
位于所述p型集电极区之上的n型漂移区；
多个第一沟槽，每个所述第一沟槽的下方均设有一个第二沟槽，所述第二沟槽的开口位于所述第一沟槽的底部；
位于所述第一沟槽中的栅氧化层和控制栅极；
位于所述第二沟槽中的场氧化层和屏蔽栅极；
位于相邻的两个所述第一沟槽之间的p型体区；
位于所述p型体区内的n型发射极区；
位于相邻的两个所述第二沟槽之间的n型的空穴电荷阻挡区，所述n型的空穴电荷阻挡区的高度从两侧的所述第二沟槽的侧壁位置处向所述n型的空穴电荷阻挡区的中间位置处逐渐减小；
所述p型体区与所述n型的空穴电荷阻挡区相接触的底部部分的宽度从上往下逐渐减小；
位于相邻的两个所述第二沟槽之间的所述n型的空穴电荷阻挡区设置为将所述p型体区和所述n型漂移区分隔开，所述n型的空穴电荷阻挡区与所述n型漂移区和所述p型体区相接触的边沿成弧形。
2.如权利要求1所述的IGBT功率器件，还包括位于所述p型集电极区和所述n型漂移区之间的n型场截止区。
3.如权利要求1所述的IGBT功率器件，还包括位于所述n型半导体衬底中的n型集电极区，所述n型集电极区和所述p型集电极区在所述n型半导体衬底的底部横向交替排布；
其中，所述n型集电极区在所述n型半导体衬底的底部形成，所述p型集电极区和所述n型集电极区均通过金属集电极电连接集电极电压。
4.如权利要求1所述的IGBT功率器件，其中，所述第一沟槽的底部宽度大于所述第二沟槽的开口宽度。
5.如权利要求1所述的IGBT功率器件，其中，所述控制栅极位于所述第一沟槽的侧壁位置处，所述栅氧化层位于所述第一沟槽的表面与所述控制栅极之间，所述屏蔽栅极和所述场氧化层沿所述第二沟槽向上延伸至所述第一沟槽内，所述屏蔽栅极通过所述场氧化层与所述控制栅极隔离。
6.如权利要求1所述的IGBT功率器件，其中，一部分所述第二沟槽中的屏蔽栅极与所述n型发射极区电性连接，剩余部分的所述第二沟槽中的屏蔽栅极与所述控制栅极电性连接。
7.一种IGBT功率器件的制造方法，包括：
在n型半导体衬底的上表面形成掩膜层；
通过光刻工艺定义第一沟槽的位置，然后刻蚀掉暴露出的所述掩膜层，在所述掩膜层中形成所述掩膜层的开口；
以所述掩膜层为掩膜对所述n型半导体衬底进行刻蚀，在所述n型半导体衬底中形成多个所述第一沟槽，同时通过增加横向的刻蚀使得所述第一沟槽的宽度大于所述掩膜层的开口的宽度；
进行n型离子注入，在所述第一沟槽下方的所述n型半导体衬底内形成n型掺杂区；进行热氧化，在所述第一沟槽的表面形成栅氧化层，此时位于所述第一沟槽下方的所述n型半导体衬底内的n型掺杂区进行扩散以形成掺杂区域更大的n型掺杂区；
对所述n型离子的注入的浓度和注入区域的控制、以及热氧化时间和温度的控制，使得所述n型掺杂区在扩散后的左侧边沿和右侧边沿成圆弧形，且所述n型掺杂区的掺杂浓度从所述第一沟槽下方的位置处向四周方向递减；
淀积第一层导电薄膜并对所述第一层导电薄膜进行回刻，在所述第一沟槽的侧壁位置处形成控制栅极；
以所述掩膜层为掩膜对所述n型半导体衬底进行刻蚀，在所述第一沟槽的下方形成第二沟槽，所述第二沟槽将扩散后的所述n型掺杂区分隔开；
在所述n型半导体衬底中还形成有：
位于所述第二沟槽中的场氧化层和屏蔽栅极；
所述屏蔽栅极和所述场氧化层沿所述第二沟槽向上延伸至所述第一沟槽内，所述屏蔽栅极通过所述场氧化层与所述控制栅极隔离；
其中，一部分所述第二沟槽中的屏蔽栅极与所述n型发射极区电性连接，剩余部分的所述第二沟槽中的屏蔽栅极与所述控制栅极电性连接。
CN201980005569.8A 2018-02-09 2019-01-30 Igbt功率器件及其制造方法 Active CN111316445B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810132904.8A CN110137249A (zh) 2018-02-09 2018-02-09 Igbt功率器件及其制造方法
CN2018101329048 2018-02-09
PCT/CN2019/073915 WO2019154219A1 (zh) 2018-02-09 2019-01-30 Igbt功率器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111316445A CN111316445A (zh) 2020-06-19
CN111316445B true CN111316445B (zh) 2022-09-27

Family

ID=67548164

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810132904.8A Pending CN110137249A (zh) 2018-02-09 2018-02-09 Igbt功率器件及其制造方法
CN201980005569.8A Active CN111316445B (zh) 2018-02-09 2019-01-30 Igbt功率器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810132904.8A Pending CN110137249A (zh) 2018-02-09 2018-02-09 Igbt功率器件及其制造方法

Country Status (3)

Country Link
US (1) US11450763B2 (zh)
CN (2) CN110137249A (zh)
WO (1) WO2019154219A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113299750A (zh) * 2020-02-21 2021-08-24 苏州东微半导体股份有限公司 半导体功率器件
EP4220733A4 (en) * 2020-09-24 2024-04-03 BYD Semiconductor Company Limited SEMICONDUCTOR CELL STRUCTURE, IGBT CELL STRUCTURE AND PREPARATION METHOD THEREFOR, AND SEMICONDUCTOR STRUCTURE
CN112331716B (zh) * 2020-09-27 2022-10-28 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制作方法、家用电器
CN114335170A (zh) * 2020-09-30 2022-04-12 苏州东微半导体股份有限公司 半导体功率器件
CN112271134B (zh) 2020-10-20 2021-10-22 苏州东微半导体股份有限公司 半导体功率器件的制造方法
CN115332263A (zh) * 2021-05-11 2022-11-11 苏州东微半导体股份有限公司 半导体器件的制造方法
CN113838919B (zh) * 2021-09-23 2023-10-24 电子科技大学 三维沟槽栅电荷存储型igbt及其制作方法
CN113838921B (zh) * 2021-09-23 2023-04-25 电子科技大学 一种三维沟槽电荷存储型igbt及其制作方法
CN116264242A (zh) * 2021-12-15 2023-06-16 苏州东微半导体股份有限公司 Igbt器件
CN116264244B (zh) * 2021-12-15 2024-12-24 苏州东微半导体股份有限公司 Igbt器件
CN116936357A (zh) * 2022-04-08 2023-10-24 苏州东微半导体股份有限公司 Igbt器件的制造方法
CN119230399B (zh) * 2024-09-29 2025-03-11 苏州东微半导体股份有限公司 一种igbt器件的制造方法
CN119230398A (zh) * 2024-09-29 2024-12-31 苏州东微半导体股份有限公司 Igbt器件的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4575713B2 (ja) * 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
JP4817827B2 (ja) * 2005-12-09 2011-11-16 株式会社東芝 半導体装置
TWI380448B (en) * 2009-09-16 2012-12-21 Anpec Electronics Corp Overlapping trench gate semiconductor device and manufacturing method thereof
JP5891023B2 (ja) * 2011-12-07 2016-03-22 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
US9299819B2 (en) * 2012-03-28 2016-03-29 Infineon Technologies Americas Corp. Deep gate trench IGBT
CN103035521B (zh) * 2012-11-05 2016-02-10 上海华虹宏力半导体制造有限公司 实现少子存储层沟槽型igbt的工艺方法
JP6056623B2 (ja) 2013-04-12 2017-01-11 三菱電機株式会社 半導体装置および半導体装置の製造方法
US9076838B2 (en) * 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
KR20150061202A (ko) * 2013-11-27 2015-06-04 삼성전기주식회사 전력 반도체 소자
KR20150076716A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
CN104103694A (zh) 2014-07-25 2014-10-15 苏州东微半导体有限公司 一种沟槽型绝缘栅场效应晶体管及其制造方法
JP6472714B2 (ja) 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017050331A (ja) 2015-08-31 2017-03-09 株式会社東芝 半導体装置および半導体装置の製造方法
CN205488135U (zh) * 2016-03-23 2016-08-17 无锡新洁能股份有限公司 具有载流子存储结构的igbt器件
CN105789290B (zh) * 2016-04-26 2018-10-23 电子科技大学 一种沟槽栅igbt器件及其制造方法
JP2017208413A (ja) * 2016-05-17 2017-11-24 株式会社デンソー 半導体装置
CN107634094B (zh) * 2017-08-29 2020-01-21 中山汉臣电子科技有限公司 一种绝缘栅双极性晶体管结构及其制造方法

Also Published As

Publication number Publication date
US11450763B2 (en) 2022-09-20
CN111316445A (zh) 2020-06-19
CN110137249A (zh) 2019-08-16
WO2019154219A1 (zh) 2019-08-15
US20210036135A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
CN111316445B (zh) Igbt功率器件及其制造方法
US11121242B2 (en) Method of operating a semiconductor device having a desaturation channel structure
CN108695380B (zh) 半导体装置
CN101308871B (zh) 绝缘栅半导体器件及其制造方法
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
CN109713037B (zh) 一种绝缘栅双极性晶体管器件及其制备方法
US11393901B2 (en) Cell layouts for MOS-gated devices for improved forward voltage
CN113838921B (zh) 一种三维沟槽电荷存储型igbt及其制作方法
JP7327672B2 (ja) 半導体装置
WO2023127255A1 (ja) 半導体装置
CN112640125B (zh) 半导体装置及其制造方法
US11264475B2 (en) Semiconductor device having a gate electrode formed in a trench structure
CN117637830A (zh) 半导体装置
US9059237B2 (en) Semiconductor device having an insulated gate bipolar transistor
JP6173987B2 (ja) 半導体装置
WO2023193370A1 (zh) Igbt器件及其制造方法
JP7652297B2 (ja) 半導体装置
US20240006518A1 (en) Semiconductor device
JP3218573U (ja) 半導体装置
KR102100857B1 (ko) 전력 반도체 소자
JP2023113080A (ja) 半導体装置および半導体装置の製造方法
JPH0846192A (ja) 半導体装置
KR20010019143A (ko) 트렌치 게이트형 전력용 반도체 소자 및 그 제조 방법
CN117393595A (zh) 可抑制闩锁的功率器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 405-406, building 20, northwest Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province

Applicant after: Suzhou Dongwei Semiconductor Co.,Ltd.

Address before: Room 405-406, building 20, northwest Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province

Applicant before: SUZHOU ORIENTAL SEMICONDUCTOR Co.,Ltd.

GR01 Patent grant
GR01 Patent grant