CN104103694A - 一种沟槽型绝缘栅场效应晶体管及其制造方法 - Google Patents
一种沟槽型绝缘栅场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN104103694A CN104103694A CN201410357032.7A CN201410357032A CN104103694A CN 104103694 A CN104103694 A CN 104103694A CN 201410357032 A CN201410357032 A CN 201410357032A CN 104103694 A CN104103694 A CN 104103694A
- Authority
- CN
- China
- Prior art keywords
- groove
- shaped
- gate
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims abstract description 19
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 238000000407 epitaxy Methods 0.000 claims description 27
- 238000009413 insulation Methods 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 241000293849 Cordylanthus Species 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 7
- 230000007704 transition Effects 0.000 abstract description 5
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
- H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
- H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于绝缘栅场效应晶体管技术领域，特别是涉及一种沟槽型绝缘栅场效应晶体管及其制造方法。本发明的沟槽型绝缘栅场效应晶体管是在栅极沟槽底部设有厚的绝缘介质层，以提高绝缘栅场效应晶体管的击穿电压并降低其寄生电容；同时，在所述栅极沟槽的底部设置一个小凹槽，使得场氧化应力过渡区得到延长，很好地解决了场氧化应力造成的漏电流问题和提高了器件的可靠性；本发明通过自对准工艺形成栅极沟槽底部的凹槽，工艺过程简单，易于控制。
Description
技术领域
本发明属于绝缘栅场效应晶体管（IGBT）技术领域，特别是涉及一种沟槽型绝缘栅场效应晶体管及其制造方法。
背景技术
绝缘栅场效应晶体管（IGBT）是由MOS晶体管和双极型晶体管复合而成的一种器件，其输入极为MOS晶体管，输出极为PNP（或NPN）晶体管，它融合了这两种器件的优点，既具有MOS晶体管驱动功率小和开关速度快的优点，又具有双极型器件饱和压降低和容量大的优点，其频率特性介于MOS晶体管与功率晶体管之间，可正常工作于几十kHz频率范围内，在现代电力电子技术中得到了越来越广泛的应用，特别是占据了较高频率的大、中功率管应用的主导地位。
公知的沟槽型绝缘栅场效应晶体管器件结构如图1所示，在漏区54之上形成有缓冲层26和漂移区100，U形沟槽的底部延伸进入漂移区100内，且覆盖U形沟槽形成有栅氧化层31和栅极35，该结构的IGBT器件为降低导通电阻需要提高漂移区100的掺杂浓度，然而这会降低IGBT器件的击穿电压。针对上述问题，中国专利申请201210148320.2提出了一种改进方法，其剖面结构如图2所示，在U形沟槽内填充与漂移区相反掺杂类型的多晶硅，从而在漂移区内形成超结结构，以提高器件的击穿电压，该结构的IGBT器件，需要挖深槽后再填充多晶硅，工艺难度大；同时，现有技术的IGBT器件都是在U形沟槽的表面形成厚度均匀的栅氧化层，为降低栅氧电容需要增加栅氧化层厚度，然而栅氧化层厚度增加又会提高器件的工作电压。
发明内容
本发明的目的是为克服现有技术的不足而提供一种沟槽型绝缘栅场效应晶体管及其制造方法，本发明通过在U形沟槽的底部预置一个小的凹槽，再进行场氧化层的氧化，确保场氧化应力过渡区得到延长，以大大降低氧化应力造成的漏电流及提高器件的可靠性，同时还可降低栅氧电容，提高器件的工作速度。
根据本发明提出的一种沟槽型绝缘栅场效应晶体管，它包括：
半导体衬底底部的第二掺杂类型的漏区，以及在半导体衬底内形成的位于所述漏区之上的第一种掺杂类型的漂移区；
半导体衬底内的一个U形沟槽，该U形沟槽的底部延伸进入所述漂移区；
半导体衬底内的第二种掺杂类型的沟道区和第一种掺杂类型的源区，该沟道区和源区分别位于U形沟槽的侧壁两侧，且该源区位于该沟道区顶部；
在所述U形沟槽的两个侧壁上设有覆盖所述沟道区的栅氧化层；
其特征在于还包括：
在所述U形沟槽的底部形成的场氧化层，该场氧化层的两侧呈鸟嘴形状，且该场氧化层的厚度大于所述栅氧化层的厚度；
在所述U形沟槽内设有覆盖所述栅氧化层和场氧化层的多晶硅栅极。
本发明所述的一种沟槽型绝缘栅场效应晶体管的进一步优化方案是：
本发明所述U形沟槽的底部设有一个开口宽度小于所述U形沟槽开口宽度的凹槽，该凹槽的深度为10-100纳米，所述场氧化层填满该凹槽。
本发明所述第一种掺杂类型为n型掺杂，则所述第二种掺杂类型为p型掺杂；或所述第一种掺杂类型为p型掺杂，则所述第二种掺杂类型为n型掺杂。
本发明所述漏区与漂移区之间设有第一种掺杂类型的缓冲区。
本发明基于上述一种沟槽型绝缘栅场效应晶体管的制造方法，它包括起始步骤：
（1）在所述第二种掺杂类型的漏区之上外延第一种掺杂类型的硅外延层；
（2）在所述硅外延层内形成一个U形沟槽；
（3）在所述U形沟槽的表面依次形成第一层绝缘薄膜和第二层绝缘薄膜；
其特征在于还包括以下继续步骤：
（4）通过各向异性的刻蚀方法刻蚀掉U形沟槽底部的第二层绝缘薄膜；
（5）刻蚀掉暴露的U形沟槽底部的第一层绝缘薄膜，并继续在U形沟槽的底部位置进行10-100纳米厚度的硅外延层的刻蚀；
（6）通过氧化工艺在U形沟槽的底部形成场氧化层；
（7）完全刻蚀掉所述第二层绝缘薄膜、暴露的第一层绝缘薄膜和硬掩膜层；
（8）进行热氧化，在U形沟槽的两个侧壁上分别形成栅氧化层，该栅氧化层的厚度小于该U形沟槽底部形成的场氧化层厚度；
（9）进行多晶硅淀积和各向同性刻蚀，在U形沟槽内形成覆盖场氧化层和栅氧化层的多晶硅栅极，该多晶硅栅极的顶部低于硅外延层的上表面；
（10）进行离子注入，在U形沟槽两侧的硅外延层内形成第二种掺杂类型的沟道区；
（11）进行源极光刻和离子注入，在沟道区顶部形成第一种掺杂类型的源区。
本发明所述的一种沟槽型绝缘栅场效应晶体管的制造方法的进一步优选方案是：
本发明所述第一层绝缘薄膜的材质为氧化硅。
本发明所述第二层绝缘薄膜的材质为氮化硅或氮氧化硅。
本发明步骤（10）所述的离子注入可在步骤（1）之后接着进行，在整个所述硅外延层的顶部形成掺杂区，之后再进行U形沟槽的刻蚀。
本发明与现有技术相比其显著优点在于：第一，本发明的沟槽型绝缘栅场效应晶体管是在U形沟槽即栅极沟槽的底部形成厚的场氧化层，能够提高绝缘栅场效应晶体管的击穿电压并降低其寄生电容，以提高器件的工作速度；第二，本发明在U形沟槽的底部设置一个小的凹槽，使得场氧化应力在过渡区得到延长，很好地解决了场氧化应力造成的漏电流问题，提高了器件的可靠性；第三，本发明通过自对准工艺形成U形沟槽底部的凹槽，工艺过程简单，易于控制。
附图说明
图1是现有技术的一种沟槽型绝缘栅场效应晶体管的剖面结构示意图。
图2是现有技术的另一种沟槽型绝缘栅场效应晶体管的剖面结构示意图。
图3是本发明的一种沟槽型绝缘栅场效应晶体管的一个实施例的剖面结构示意图。
图4是本发明的一种沟槽型绝缘栅场效应晶体管的另一个实施例的剖面结构示意图。
图5至图14是本发明的一种沟槽型绝缘栅场效应晶体管的制造方法的一个实施例的工艺流程示意图。
图15是本发明的一种沟槽型绝缘栅场效应晶体管的一个实施例的俯视示意图。
图16是本发明的一种沟槽型绝缘栅场效应晶体管的另一个实施例的俯视图示意图。
具体实施方式
为清楚地说明本发明的具体实施方式，说明书附图中所列示图，放大了本发明所述的层和区域的厚度，且所示图形大小并不代表实际尺寸；附图是示意性的，不应限定本发明的范围。说明书中所列实施例不应仅限于附图中所示区域的特定形状，而是包括所得到的形状如制造引起的偏差等、再如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中均以矩形表示；同时在下面的描述中，所使用的术语半导体衬底可理解为包括正在工艺加工中的半导体晶片，还包括在其上所制备的其它薄膜层。
以下所述本发明的剖面结构，如无特殊说明，均为沿采用条状元胞结构的沟道长度方向的剖面结构。
下面结合附图和实施例对本发明的具体实施方式作进一步的详细说明。
图3是本发明的一种沟槽型绝缘栅场效应晶体管的一个实施例的剖面结构示意图，它是由本发明的三个沟槽型绝缘栅场效应晶体管组成的并联结构。如图3所示，本发明的沟槽型绝缘栅场效应晶体管包括在半导体衬底内第二掺杂类型的漏区200，在漏区200之上形成有硅外延层，在该硅外延层内形成有第一种掺杂类型的漂移区201，在硅外延层内形成的一个U形沟槽，该U形凹槽的底部延伸进入漂移区201，在U形沟槽的侧壁两侧的硅外延层内分别形成的第二种掺杂类型的沟道区209；第一种掺杂类型与第二种掺杂类型为相反的掺杂类型，若第一种掺杂类型为n型掺杂，则第二种掺杂类型为p型掺杂；相对应的，若第一种掺杂类型为p型掺杂，则第二种掺杂类型为n型掺杂。
在所述U形沟槽的两个侧壁上分别形成的覆盖沟道区209的栅氧化层207，在U形沟槽的底部设有开口宽度小于U形沟槽开口宽度的凹槽400，该凹槽400的深度为10-100纳米，覆盖该凹槽400和U形沟槽的底部形成有场氧化层206，该场氧化层206的两侧呈鸟嘴形状，该场氧化层206的厚度大于所述栅氧化层207的厚度。
图3中对应的虚线框中的结构详细展示了进行场氧化前的U形沟槽底部的凹槽结构，凹槽400是为延长场氧化层206与栅氧化层206之间的场氧化应力过渡区，很好地解决了场氧化应力造成的漏电流问题和提高了器件可靠性。
根据需要，本发明也可不形成U形沟槽底部的深度为10-100纳米的凹槽400。
在U形沟槽内形成的覆盖栅氧化层207和场氧化层206的多晶硅栅极208，该多晶硅栅极208的顶部低于该U形沟槽的顶部，这是为了在U形沟槽的顶部填充绝缘层，使得多晶硅栅极208与外部电极绝缘；在硅外延层内、所述两个沟道区209顶部分别设有第一种掺杂类型的源区210；在沟道区209内还设有重掺杂的第二种掺杂类型的沟道区掺杂区213，该沟道掺杂区213作为沟道区209与外部电极的接触区。
在源区210之上形成有与源区210和沟道区209相接触的源极金属，由于源极金属与源区210和沟道区209之间的多种接触方式均为业界所公知的技术，在本实施例中不在详细描述。
根据需要，本发明的沟槽型绝缘栅场效应晶体管，在漏区200与漂移区201之间还可以设有一层第一种掺杂类型的缓冲层301，如图4所示。
图5至图14是本发明提出的一种沟槽型绝缘栅场效应晶体管的制造方法的一个实施例的工艺流程示意图，该实施例是同时制造本发明的三个并联的沟槽型绝缘栅场效应晶体管，其具体实施步骤依次如下：
结合图5，首先在半导体衬底的第二种掺杂类型的漏区200之上外延形成一层第一种掺杂类型的硅外延层201，然后在硅外延层210上形成硬掩膜层202，之后进行光刻和刻蚀在硅外延层内形成一个U形沟槽，该硬掩膜层202通常包括一层薄的衬垫氧化层和一层厚的氮化硅介质层，薄氧化层用于改善氮化硅层与硅外延层之间的应力。
根据需要，在漏区200之上也可先形成一层第一种掺杂类型的缓冲层，然后再形成硅外延层201。
接下来，结合图6，在 U形沟槽的表面氧化形成第一层绝缘薄膜203，该第一层绝缘薄膜203的材质为氧化硅，其厚度范围为10～20纳米；接下来，继续在第一层绝缘薄膜203的表面形成第二层绝缘薄膜204，该第二层绝缘薄膜204的材质为氮化硅或氮氧化硅，其厚度范围优选的为10～20纳米。采用各向异性的刻蚀方法，如选择等离子体刻蚀的方法，刻蚀掉U形沟槽底部的第二层绝缘薄膜204。
接下来，结合图7，本发明的氧化处理是在U形沟槽的底部形成厚的场氧化层206，该场氧化层206的两侧呈鸟嘴形状，之后去除第二层绝缘薄膜204。
根据需要，在等离子体刻蚀掉U形沟槽底部的第二层绝缘薄膜204后，可继续刻蚀掉U形沟槽底部的第一层绝缘薄膜203，然后进行10-100纳米厚度的硅外延层的刻蚀，从而在U形沟槽的底部形成一个开口宽度小于U形沟槽开口宽度的凹槽，如图8所示；之后再进行场氧化层206的氧化，形成如图9所示的结构；由图9和图7可知，在U形沟槽的底部形成一个凹槽后再进行场氧化层氧化，可使得场氧化应力过渡区得到延长。
接下来，以图7所示结构继续描述本发明的一种沟槽型绝缘栅场效应晶体管的制造工艺。
结合图10，完全蚀掉硬掩膜层202，并清洗掉U形沟槽两个侧壁上的第一层绝缘薄膜203，然后进行热氧化在U形沟槽的两个侧壁上形成薄的栅氧化层207。
接下来，结合图11，淀积一层多晶硅并回刻，以在U形沟槽内形成覆盖栅氧化层207和场氧化层206的多晶硅栅极208，刻蚀后的多晶硅栅极的顶部应低于U形沟槽的顶部；然后进行离子注入，在硅外延层内形成第二种掺杂类型的沟道区209；之后进行光刻和离子注入，在沟道区209顶部形成第一种掺杂类型的源区210。
最后，结合图12，进行一次光刻和离子注入，在沟道区209的顶部形成沟道区接触区213，然后淀积绝缘层211并对该绝缘层211进行回刻，使得刻蚀后的绝缘层211位于多晶硅栅极的顶部并填满U形沟槽的顶部；该绝缘层211的材质为氧化硅或氮化硅，其厚度范围为50～500纳米；最后淀积金属层形成与源区210和沟道区209相接触的源极金属212。
本发明的具体实施方式需要进一步说明的是：
根据需要，沟道区209和源区210的离子注入也可在硅外延层201形成后接着进行，得到在整个硅外延层顶部的掺杂区，后续形成的U形沟槽会将该掺杂区分开并形成器件的沟道区209和源区210，以形成如图13所示的结构，然后进行光刻、刻蚀在硅外延层内形成接触孔将沟道区209暴露出来，再进行第二种掺杂类型的离子注入以形成沟道区接触区213，然后淀积一层金属以形成与源区210和沟道区209相接触的源极金属212，其结构如图14所示。
本发明的一种沟槽型绝缘栅场效应晶体管的器件元胞可以成条状结构，也可以为井状结构。其中，条状元胞结构的俯视示意图如图15所示，井状元胞结构的俯视示意图如图16所示。
本发明的具体实施方式中凡未涉到的说明属于本领域的公知技术，可参考公知技术加以实施。
以上具体实施方式及实施例是对本发明提出的一种沟槽型绝缘栅场效应晶体管及其制造方法技术思想的具体支持，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在本技术方案基础上所做的任何等同变化或等效的改动，均仍属于本发明技术方案保护的范围。
Claims (9)
1.一种沟槽型绝缘栅场效应晶体管，它包括：
半导体衬底底部的第二掺杂类型的漏区，以及在半导体衬底内形成的位于所述漏区之上的第一种掺杂类型的漂移区；
半导体衬底内的一个U形沟槽，该U形沟槽的底部延伸进入所述漂移区；
半导体衬底内的第二种掺杂类型的沟道区和第一种掺杂类型的源区，该沟道区和源区分别位于U形沟槽的侧壁两侧，且该源区位于该沟道区顶部；
在所述U形沟槽的两个侧壁上设有覆盖所述沟道区的栅氧化层；
其特征在于还包括：
在所述U形沟槽的底部设有场氧化层，该场氧化层的两侧呈鸟嘴形状，且该场氧化层的厚度大于所述栅氧化层的厚度；
在所述U形沟槽内设有覆盖所述栅氧化层和场氧化层的多晶硅栅极。
2.根据权利要求1所述的一种沟槽型绝缘栅场效应晶体管，其特征在于所述U形沟槽的底部设有一个开口宽度小于所述U形沟槽开口宽度的凹槽，该凹槽的深度为10-100纳米，所述场氧化层填满该凹槽。
3.根据权利要求1所述的一种沟槽型绝缘栅场效应晶体管，其特征在于所述第一种掺杂类型为n型掺杂，则所述第二种掺杂类型为p型掺杂；或所述第一种掺杂类型为p型掺杂，则所述第二种掺杂类型为n型掺杂。
4.根据权利要求1所述的一种沟槽型绝缘栅场效应晶体管，其特征在于在所述漏区与漂移区之间设有第一种掺杂类型的缓冲区。
5.基于权利要求1所述的一种沟槽型绝缘栅场效应晶体管的制造方法，它包括起始步骤：
（1）在所述第二种掺杂类型的漏区之上外延第一种掺杂类型的硅外延层；
（2）在所述硅外延层内形成一个U形沟槽；
（3）在所述U形沟槽的表面依次形成第一层绝缘薄膜和第二层绝缘薄膜；
其特征在于还包括以下继续步骤：
（4）通过各向异性的刻蚀方法刻蚀掉U形沟槽底部的第二层绝缘薄膜；
（5）刻蚀掉暴露的U形沟槽底部的第一层绝缘薄膜，并继续在U形沟槽的底部位置进行10-100纳米厚度的硅外延层的刻蚀；
（6）通过氧化工艺在U形沟槽的底部形成场氧化层；
（7）完全刻蚀掉所述第二层绝缘薄膜、暴露的第一层绝缘薄膜和硬掩膜层；
（8）进行热氧化，在U形沟槽的两个侧壁上分别形成栅氧化层，该栅氧化层的厚度小于该U形沟槽底部形成的场氧化层厚度；
（9）进行多晶硅淀积和各向同性刻蚀，在U形沟槽内形成覆盖场氧化层和栅氧化层的多晶硅栅极，该多晶硅栅极的顶部低于硅外延层的上表面；
（10）进行离子注入，在U形沟槽两侧的硅外延层内形成第二种掺杂类型的沟道区；
（11）进行源极光刻和离子注入，在沟道区顶部形成第一种掺杂类型的源区。
6.根据权利要求5所述的一种沟槽型绝缘栅场效应晶体管的制造方法，其特征在于所述第一层绝缘薄膜的材质为氧化硅。
7.根据权利要求5所述的一种沟槽型绝缘栅场效应晶体管的制造方法，其特征在于所述第二层绝缘薄膜的材质为氮化硅或氮氧化硅。
8.根据权利要求5所述的一种沟槽型绝缘栅场效应晶体管的制造方法，其特征在于步骤（10）所述的离子注入可在步骤（1）之后接着进行，在整个所述硅外延层的顶部形成掺杂区，之后再进行U形沟槽的刻蚀。
9.根据权利要求5所述的一种沟槽型绝缘栅场效应晶体管的制造方法，其特征在于步骤（5）为备选步骤。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410357032.7A CN104103694A (zh) | 2014-07-25 | 2014-07-25 | 一种沟槽型绝缘栅场效应晶体管及其制造方法 |
| US15/028,718 US9698248B2 (en) | 2014-07-25 | 2014-08-04 | Power MOS transistor and manufacturing method therefor |
| PCT/CN2014/083642 WO2016011674A1 (zh) | 2014-07-25 | 2014-08-04 | 功率mos晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410357032.7A CN104103694A (zh) | 2014-07-25 | 2014-07-25 | 一种沟槽型绝缘栅场效应晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104103694A true CN104103694A (zh) | 2014-10-15 |
Family
ID=51671675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410357032.7A Pending CN104103694A (zh) | 2014-07-25 | 2014-07-25 | 一种沟槽型绝缘栅场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104103694A (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465780A (zh) * | 2014-12-24 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 沟槽型场效应晶体管及其制造方法 |
| CN105789331A (zh) * | 2014-12-25 | 2016-07-20 | 无锡华润上华半导体有限公司 | 半导体整流器件及其制作方法 |
| CN106098752A (zh) * | 2016-07-25 | 2016-11-09 | 吉林华微电子股份有限公司 | 一种igbt器件及其制造方法 |
| CN109473474A (zh) * | 2018-11-09 | 2019-03-15 | 上海擎茂微电子科技有限公司 | 沟槽绝缘栅双极型晶体管器件及其生成方法 |
| WO2019154219A1 (zh) * | 2018-02-09 | 2019-08-15 | 苏州东微半导体有限公司 | Igbt功率器件及其制造方法 |
| CN110400847A (zh) * | 2019-08-19 | 2019-11-01 | 无锡橙芯微电子科技有限公司 | 具有底部厚氧化层的沟槽栅mos结构和制作工艺 |
| CN111883584A (zh) * | 2020-08-06 | 2020-11-03 | 苏州华太电子技术有限公司 | 沟槽栅功率器件及提高沟槽栅器件栅极击穿电压的方法 |
| CN112349785A (zh) * | 2020-11-06 | 2021-02-09 | 中国电子科技集团公司第二十四研究所 | 电阻场板电导调制场效应mos器件及其制备方法 |
| CN112701164A (zh) * | 2021-02-05 | 2021-04-23 | 上海华虹宏力半导体制造有限公司 | 沟槽栅半导体器件及其制造方法 |
| CN112701163A (zh) * | 2021-02-05 | 2021-04-23 | 上海华虹宏力半导体制造有限公司 | 沟槽栅半导体器件及其制造方法 |
| CN114464673A (zh) * | 2022-04-11 | 2022-05-10 | 北京芯可鉴科技有限公司 | 双栅ldmosfet器件、制造方法及芯片 |
| CN119698018A (zh) * | 2025-02-13 | 2025-03-25 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
-
2014
- 2014-07-25 CN CN201410357032.7A patent/CN104103694A/zh active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465780B (zh) * | 2014-12-24 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 沟槽型场效应晶体管及其制造方法 |
| CN104465780A (zh) * | 2014-12-24 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 沟槽型场效应晶体管及其制造方法 |
| CN105789331A (zh) * | 2014-12-25 | 2016-07-20 | 无锡华润上华半导体有限公司 | 半导体整流器件及其制作方法 |
| US10062746B2 (en) | 2014-12-25 | 2018-08-28 | Csmc Technologies Fab1 Co., Ltd. | Semiconductor rectifier and manufacturing method thereof |
| CN105789331B (zh) * | 2014-12-25 | 2019-09-17 | 无锡华润上华科技有限公司 | 半导体整流器件及其制作方法 |
| CN106098752A (zh) * | 2016-07-25 | 2016-11-09 | 吉林华微电子股份有限公司 | 一种igbt器件及其制造方法 |
| US11450763B2 (en) | 2018-02-09 | 2022-09-20 | Suzhou Oriental Semiconductor Co., Ltd. | IGBT power device and fabrication method therefor |
| WO2019154219A1 (zh) * | 2018-02-09 | 2019-08-15 | 苏州东微半导体有限公司 | Igbt功率器件及其制造方法 |
| CN111316445A (zh) * | 2018-02-09 | 2020-06-19 | 苏州东微半导体有限公司 | Igbt功率器件及其制造方法 |
| CN109473474A (zh) * | 2018-11-09 | 2019-03-15 | 上海擎茂微电子科技有限公司 | 沟槽绝缘栅双极型晶体管器件及其生成方法 |
| CN110400847A (zh) * | 2019-08-19 | 2019-11-01 | 无锡橙芯微电子科技有限公司 | 具有底部厚氧化层的沟槽栅mos结构和制作工艺 |
| CN111883584A (zh) * | 2020-08-06 | 2020-11-03 | 苏州华太电子技术有限公司 | 沟槽栅功率器件及提高沟槽栅器件栅极击穿电压的方法 |
| CN112349785A (zh) * | 2020-11-06 | 2021-02-09 | 中国电子科技集团公司第二十四研究所 | 电阻场板电导调制场效应mos器件及其制备方法 |
| CN112701164A (zh) * | 2021-02-05 | 2021-04-23 | 上海华虹宏力半导体制造有限公司 | 沟槽栅半导体器件及其制造方法 |
| CN112701163A (zh) * | 2021-02-05 | 2021-04-23 | 上海华虹宏力半导体制造有限公司 | 沟槽栅半导体器件及其制造方法 |
| CN114464673A (zh) * | 2022-04-11 | 2022-05-10 | 北京芯可鉴科技有限公司 | 双栅ldmosfet器件、制造方法及芯片 |
| CN119698018A (zh) * | 2025-02-13 | 2025-03-25 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104103694A (zh) | 一种沟槽型绝缘栅场效应晶体管及其制造方法 | |
| US9698248B2 (en) | Power MOS transistor and manufacturing method therefor | |
| US7932148B2 (en) | Processes for manufacturing MOSFET devices with excessive round-hole shielded gate trench (SGT) | |
| TWI471942B (zh) | 半導體裝置及其製造方法 | |
| CN111524976B (zh) | 一种低栅电荷的功率mos器件及其制造方法 | |
| CN104779166B (zh) | 一种沟槽式分栅功率器件及其制造方法 | |
| US20160027913A1 (en) | Trench mosfet and manufacturing method thereof | |
| CN101789396A (zh) | 制造深沟槽绝缘栅极双极晶体管的方法 | |
| JP5784665B2 (ja) | 半導体装置の製造方法 | |
| CN103295907A (zh) | 半导体装置及其制造方法 | |
| CN108400168A (zh) | Ldmos器件及其制造方法 | |
| CN111146285B (zh) | 半导体功率晶体管及其制造方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN104517824B (zh) | 沟槽型双层栅的制造方法 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN113078066A (zh) | 一种分离栅功率mosfet器件的制造方法 | |
| CN108091695B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| US9882045B2 (en) | Vertical conduction integrated electronic device protected against the latch-up and relating manufacturing process | |
| JP5483693B2 (ja) | 半導体装置及びその製造方法 | |
| US8513077B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN104218080B (zh) | 射频ldmos器件及其制造方法 | |
| CN105551963A (zh) | 低压超结mosfet的制造方法 | |
| CN205406525U (zh) | 一种用于功率器件的沟槽栅结构 | |
| CN101211965A (zh) | 极度圆孔屏蔽的栅槽mosfet器件及其生产工艺 | |
| CN103000521B (zh) | 沟槽式功率金氧半场效晶体管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141015 |
|
| WD01 | Invention patent application deemed withdrawn after publication |