[go: up one dir, main page]

CN111223784A - 一种封装方法、排气孔密封方法、基板及芯片封装结构 - Google Patents

一种封装方法、排气孔密封方法、基板及芯片封装结构 Download PDF

Info

Publication number
CN111223784A
CN111223784A CN202010149202.8A CN202010149202A CN111223784A CN 111223784 A CN111223784 A CN 111223784A CN 202010149202 A CN202010149202 A CN 202010149202A CN 111223784 A CN111223784 A CN 111223784A
Authority
CN
China
Prior art keywords
substrate
hole
exhaust hole
chip
substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010149202.8A
Other languages
English (en)
Inventor
王顺波
钟磊
李利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010149202.8A priority Critical patent/CN111223784A/zh
Publication of CN111223784A publication Critical patent/CN111223784A/zh
Priority to CN202010727596.0A priority patent/CN111653495B/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本申请提供一种封装方法、排气孔密封方法、基板及芯片封装结构，通过在基板上开设贯通基板的上表面与下表面的排气孔，并在排气孔的孔壁上附着粘接物质，进而保持排气孔处于开孔状态下进行芯片封装，最后在上板过程中，通过电路板中与排气孔相对应位置处设置的粘接物质实现对于排气孔的密封。这样，在空腔体内进行封装时，高温制程时膨胀的气体则可以通过排气孔排出，从而避免芯片出现器件变形的问题，解决了目前空腔封装中存在的，针对敏感芯片在由于气体膨胀导致器件变形后，可能会出现电性失效，甚至失去气密性的问题。

Description

一种封装方法、排气孔密封方法、基板及芯片封装结构
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种封装方法、排气孔密封方法、基板及芯片封装结构。
背景技术
随着集成电路技术的发展，对集成电路的封装要求更加严格，封装技术的好坏直接关系到产品的能力。
目前，将芯片在一个较大的空腔体内进行封装时，在封装过程中，或者在最终的上板过程中，往往会存在高温制程，会导致腔体内部气体膨胀，进而导致器件变形。而敏感芯片在由于气体膨胀导致器件变形后，可能会出现电性失效，甚至失去气密性等问题。
发明内容
本申请实施例的目的在于提供一种封装方法、排气孔密封方法、基板及芯片封装结构，用以解决目前空腔封装中存在的，针对敏感芯片在由于气体膨胀导致器件变形后，可能会出现电性失效，甚至失去气密性的问题。
本申请实施例提供了一种封装方法，包括：在基板上开设排气孔；所述排气孔贯通所述基板的上表面与下表面；在所述排气孔的孔壁上附着粘接物质；所述粘接物质为在高温下为液体，常温下凝结为固态的物质；保持所述排气孔处于开孔状态，并在所述基板上封装芯片，得到待上板芯片；所述待上板芯片用于安装到电路板中，并通过所述电路板中与所述排气孔相对应位置处设置的粘接物质与所述排气孔的孔壁上附着的粘接物质，在高温下互溶，常温下凝结后，实现对于所述排气孔的密封。
在上述实现过程中，通过在基板上开设贯通基板的上表面与下表面的排气孔，并在排气孔的孔壁上附着粘接物质，进而保持排气孔处于开孔状态下进行芯片封装，最后在上板过程中，通过电路板中与排气孔相对应位置处设置的粘接物质实现对于排气孔的密封。这样，在空腔体内进行封装时，高温制程时膨胀的气体则可以通过排气孔排出，从而避免芯片出现器件变形的问题，解决了目前空腔封装中存在的，针对敏感芯片在由于气体膨胀导致器件变形后，可能会出现电性失效，甚至失去气密性的问题。
进一步地，在所述在基板上开设排气孔之前，所述方法还包括：在所述基板的上表面与下表面分别设置对应的固定块；所述在基板上开设排气孔包括：在所述固定块内开设所述排气孔。
在上述实现过程中，通过在基板的上表面与下表面分别设置对应的固定块，进而将排气孔开设在固定块内。这样，在上板过程中，由于固定块的存在，可以便于电路板上的粘接物质与所述排气孔的孔壁上附着的粘接物质，互溶凝结后，附着面更大，从而增强电路板与待上板芯片在排气孔处的连接强度，提高上板后得到的结构的可靠性。
进一步地，所述在所述排气孔的孔壁上附着粘接物质，包括：向所述排气孔中填充液态的所述粘接物质；在所述粘接物质凝结为固态后，在所述粘接物质上钻孔，得到附着有所述粘接物质的排气孔。
在上述实现过程中，通过先向排气孔中填充液态的粘接物质，进而在粘接物质凝结为固态后，在粘接物质上钻孔，这样即可很容易的得到附着有粘接物质的排气孔。整个过程实现简单，便于在工业环境下采用，具有较高的实际使用价值。
进一步地，所述粘接物质为锡。
应当理解的是，锡是焊接电路板时常用的物质，其可以在被加热后会融化，而在停止加热后会快速凝固，从而实现将两个电路焊接在一起。在上述实现过程中，通过锡来实现对于排气孔的密封，可以与上板过程中对于待上板芯片焊接过程采用同种物质，不需要专门再采用别的物质来实现对排气孔的密封，这就降低了工艺的复杂性。同时锡在凝固后具有较高的强度，不易脱落，因此采用锡作为粘接物质，也可以提高排气孔的密封可靠性。
本申请实施例还提供了一种排气孔密封方法，包括：在电路板中与待上板芯片中的排气孔相对应的位置处设置粘接物质；所述待上板芯片为按照前述任一种封装方法得到的待上板芯片；加热所述排气孔以及所述电路板中的粘接物质，使得所述排气孔的孔壁附着的粘接物质和所述电路板中的粘接物质液化互溶；停止加热，使所述粘接物质凝结，以实现对于所述排气孔的密封。
在上述实现过程中，封装过程中，高温制程所导致的气体膨胀则可以通过排气孔排出，从而避免芯片出现器件变形的问题。而在上板时通过电路板中与待上板芯片中的排气孔相对应的位置处设置的粘接物质实现了对排气孔的密封，从而确保可上板后芯片得以有效封装，实现了对芯片的空腔封装，同时解决了目前空腔封装中存在的，针对敏感芯片在由于气体膨胀导致器件变形后，可能会出现电性失效，甚至失去气密性的问题。
本申请实施例还提供了一种基板，包括：所述基板上开设有排气孔，所述排气孔贯通所述基板的上表面与下表面；所述排气孔的孔壁上附着粘接物质；所述粘接物质为在高温下为液体，常温下凝结为固态的物质。
上述基板具有排气孔，这样在将上述基板应用于芯片的空腔封装过程中时，可以避免由于气体膨胀导致器件变形。
进一步地，所述基板的上表面与下表面分别设置对应的固定块；所述排气孔为位于所述固定块所在区域内，贯通所述固定块的通孔。
进一步地，所述固定块为铜块。
在上述基板中，固定块采用铜块，由于铜具有良好的导电性能，因此可以在增强电路板与待上板芯片在排气孔处的连接强度的同时，减少对基板导电性的影响。
本申请实施例还提供了一种芯片封装结构，包括：电路板、芯片、以及上述任一种的基板；所述芯片封装于所述基板的上表面；所述基板的反面设有接线脚，所述接线脚焊接于所述电路板上；且所述电路板中与所述排气孔相对应位置处设置有粘接物质，所述电路板上的粘接物质与所述排气孔的孔壁上附着的粘接物质，在高温下互溶，常温下凝结后，将所述排气孔密封。
进一步地，所述粘接物质为锡。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种封装方法的流程示意图；
图2-1为本申请实施例提供的一种基板上开设了排气孔的基板剖视图；
图2-2为本申请实施例提供的一种排气孔中填充粘接物质后的基板剖视图；
图2-3为本申请实施例提供的一种排气孔上附着有粘接物质的基板剖视图；
图3为本申请实施例提供的一种上板过程中对排气孔进行密封的流程示意图；
图4-1为本申请实施例提供的一种设置了固定块的基板剖视图；
图4-2为本申请实施例提供的一种在设置了固定块的基板上开设排气孔的基板剖视图；
图4-3为本申请实施例提供的一种在设置了固定块的基板上的排气孔中填充粘接物质后的基板剖视图；
图4-4为本申请实施例提供的一种排气孔上附着有粘接物质的基板剖视图；
图4-5为本申请实施例提供的一种封装时的剖视图；
图5为本申请实施例提供的一种上板后的芯片封装结构的剖视图。
图中：0-电路板；1-基板；2-芯片；3-封装壳体；01-电路板0上设置的粘接物质；10-排气孔；11-排气孔10孔壁上附着的粘接物质；12-固定块；13-接线脚。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
实施例一：
为了解决目前空腔封装中存在的，针对敏感芯片在由于气体膨胀导致器件变形后，可能会出现电性失效，甚至失去气密性的问题，本申请实施例中提供了一种封装方法。请参见图1所示，并结合图2-1至图2-3，图4-1至图4-5，以及图5进行理解，本申请实施例所提供的封装方法包括：
S101：在基板1上开设排气孔10。
在本申请实施例中，所开设的排气孔10应当贯通基板1的上表面与下表面，形成通孔，从而在将芯片封装到基板1上时，可以将空腔封装过程中，高温制程时空腔内膨胀的气体通过排气孔10排出，从而避免芯片出现器件变形的问题。
S102：在排气孔10的孔壁上附着粘接物质11。
需要理解的是，在本申请实施例中粘接物质11是指在高温下融化为液体，而在常温下会凝结为固态的物质。例如可以采用热熔胶等非金属物质。但是考虑到基板1的导电性，那么为了确保基板1的上表面与下表面之间具有良好的导电性能，在本申请实施例中粘接物质11可以采用在高温下为液体，常温下凝结为固态的导电性金属物质，例如粘接物质11可以选用铜、金、锡等任一种导电金属物质。
在本申请实施例中，为了在排气孔10的孔壁上附着上粘接物质11，一种可行的实施方式是：可以向排气孔10中填充液态的粘接物质11，进而在粘接物质11凝结为固态后，在粘接物质11上钻孔，得到附着有粘接物质11的排气孔10。可以参见图2-1至图2-3所示，图2-1即为开设排气孔10的基板剖视图，而图2-2为排气孔10中填充入液态的粘接物质11的基板剖视图，图2-3为在固态的粘接物质11上钻孔后，得到的附着有粘接物质11的排气孔10的基板剖视图。可见通过前述实施方式，可以有效将粘接物质11附着在排气孔10的孔壁上。
需要注意的是，在本申请实施例中，所开设的排气孔10的孔径可以大于等于0.3mm，以满足常规的加工能力。而在粘接物质11上钻孔时，孔径可以大于等于0.1mm，从而使得附着有粘接物质11的排气孔10可以满足芯片封装时对于气体的排出要求。
还需要注意的是，在上述可行的实施方式中，向排气孔10中填充的液态粘接物质11可以不用将排气孔10填满，只要其自下表面往上的填充位置超过了整个排气孔10高度的一半，即可以认为在将粘接物质11附着在排气孔10的孔壁上后，孔壁上的粘接物质11已足够用于在上板过程中与电路板0上的粘接物质11互溶，实现对于排气孔10的密封。
需要说明的是，在本申请实施例中，在采用在高温下为液体，常温下凝结为固态的导电性金属物质(如铜、金、锡等)作为粘接物质11时，也可以通过电镀工艺实现将导电性金属物质附着到排气孔10的孔壁上。例如，在粘接物质11为锡时，可以采用电镀锡工艺将锡附着到排气孔10的孔壁上。
S103：保持排气孔10处于开孔状态，并在该基板1上封装芯片2，得到待上板芯片。
需要理解的是，待上板芯片用于安装到电路板0中，并通过电路板0中与排气孔10相对应位置处设置的粘接物质01与所述排气孔10的孔壁上附着的粘接物质11，在高温下互溶，常温下凝结后，实现对于排气孔10的密封。这样，将待上板芯片安装到电路板0中，使得排气孔10得以密封后，才最终实现了对芯片2的空腔封装，芯片2被密封在一个密闭腔体内。
在本申请实施例中，上板过程可以参见图3所示，包括：
S301：在电路板0中与待上板芯片中的排气孔10相对应的位置处设置粘接物质01。
应当理解的是，所谓上板过程，即是将待上板芯片安装到电路板0上过程。本申请实施例在该过程中来实现对于基板1中的排气孔10的密封，从而使得芯片2被密封在一个密闭腔体内。为了实现对于排气孔10的密封，本申请实施例会在与待上板芯片中的排气孔10相对应的位置处设置粘接物质01，该粘接物质01与排气孔10的孔壁上附着的粘接物质11可以为同种物质，从而便于在加热后液化互溶。
S302：加热排气孔10以及电路板0中的粘接物质，使得排气孔10的孔壁附着的粘接物质11和电路板0中的粘接物质01液化互溶。
S303：停止加热，使粘接物质凝结，以实现对于排气孔10的密封。
需要说明的是，为了在上板过程中，增强粘接物质凝结后与基板1在排气孔10所在区域处的连接强度，在本申请实施例的一种可行实施方式中，可以在基板1的上表面与下表面分别设置对应的固定块12，并将排气孔10开设在固定块12所在区域内，贯通两对应的固定块12，例如参见图4-2所示。此时由于固定块12的存在，在电路板0中的粘接物质01与排气孔10的孔壁上附着的粘接物质11互溶并凝结后，附着面更大，从而增强电路板0与待上板芯片在排气孔10处的连接强度，提高上板后得到的结构的可靠性。
还需要说明的是，在本申请实施例的另一种可行实施方式中，也可以仅在基板1的下表面设置固定块12，并将排气孔10开设在固定块12所在区域内，贯通该固定块12，这样也能够使得在电路板0中的粘接物质01与排气孔10的孔壁上附着的粘接物质11互溶并凝结后，附着面更大，从而增强电路板0与待上板芯片在排气孔10处的连接强度。
在本申请实施例中，固定块12可以采用诸如铜块等导电金属块，从而可以在一定程度上降低对基板1导电性能的影响。
在本申请实施例中，固定块12的大小可以大于等于0.5mm×0.5mm，而固定块12的厚度及镀层应当与基板1上表面与下表面的其他线路相同，以保证基板1的导电性能。
本申请实施例中还提供了一种基板1，可以参见图2-3所示，其包括贯通基板1的上表面与下表面的排气孔10，且排气孔10的孔壁上附着有粘接物质11。
在本申请实施例所提供的基板1中，其上表面与下表面可以分别设置对应的固定块12，排气孔10为位于固定块12所在区域内，贯通固定块12的通孔，可参见图4-4所示。
应当理解的是，基板1中也可以仅在下表面设置固定块12。需要注意的是，排气孔10仍需要为位于固定块12所在区域内，贯通固定块12的通孔。
本申请实施例中还提供了一种芯片封装结构，参见图5所示，包括：电路板0、芯片2、以及本申请实施例中所提供的基板1。芯片2封装于基板1的上表面，而基板1的反面设有接线脚13，接线脚13焊接于电路板0上。且电路板0中与排气孔10相对应位置处设置有粘接物质01，电路板0上的粘接物质01与排气孔10孔壁上附着的粘接物质11，在高温下互溶，常温下凝结后，即将排气孔10密封。
通过本申请实施例所提供的方案，在空腔体内进行芯片封装时，高温制程时膨胀的气体可以通过排气孔排出，因此能够避免芯片出现器件变形的问题，解决了目前空腔封装中存在的，针对敏感芯片在由于气体膨胀导致器件变形后，可能会出现电性失效，甚至失去气密性的问题。
实施例二：
本实施例在实施例一的基础上，以基板1的上表面和下表面均设置固定块12，且固定块12采用铜块，且排气孔10孔壁上附着的粘接物质11和电路板0上设置的粘接物质01为金属锡为例，对本申请的方案做示例性说明。
首先，在基板1的上表面和下表面不影响基板已有线路的位置，设置相对的两铜块。铜块大小大于等于0.5mm×0.5mm，厚度及镀层与基板1上表面与下表面的其他线路相同。此外，本申请实施例中，基板1的阻焊层与铜块的距离可以大于等于0.03mm。结构可以参见图4-1所示。
接着，在铜块位置开孔，得到未附着有锡的排气孔10。此时结构请参见图4-2所示。需要说明的是，此时的开孔的孔径可以大于等于0.3mm。
接着，向排气孔10中填充锡膏。此时结构请参见图4-3所示。
接着，在锡膏凝固后，在填充锡膏的区域开孔，此时孔径应小于未附着有锡时的排气孔10的孔径大小。此外，为了确保封装过程中的排气效果，此时开孔的孔径也不宜太小，示例性的，此时开孔的孔径可以大于等于0.1mm。此时结构请参见图4-4所示。
然后，保持开孔状态，将芯片2封装到基板的上表面。封装时，采用空腔封装方式，即封装壳体3不接触芯片2，接触芯片2和基板1上的线路的材料是空气。此时结构请参见图4-5所示。
最后，上板过程中在电路板0中与排气孔10相对应的位置处设置锡膏，通过加热排气孔10以及电路板0中锡膏，使得排气孔10以及电路板0中锡膏液化互溶，然后停止加热，使得锡凝固，从而实现对于排气孔的密封，此时结构请参见图5所示。
通过本申请实施例所提供的方案，可以在避免芯片出现器件变形的问题，确保芯片电性的同时，实现空腔封装。而由于形成的是密封空腔封装，因此接触芯片和基板上的线路的材料是空气，而由于空气具有低介电损耗，因此能够更好的适用于高频产品。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的实施例仅仅是示意性的。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
在本文中，多个是指两个或两个以上。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种封装方法，其特征在于，包括：
在基板上开设排气孔；所述排气孔贯通所述基板的上表面与下表面；
在所述排气孔的孔壁上附着粘接物质；所述粘接物质为在高温下为液体，常温下凝结为固态的物质；
保持所述排气孔处于开孔状态，并在所述基板上封装芯片，得到待上板芯片；所述待上板芯片用于安装到电路板中，并通过所述电路板中与所述排气孔相对应位置处设置的粘接物质与所述排气孔的孔壁上附着的粘接物质，在高温下互溶，常温下凝结后，实现对于所述排气孔的密封。
2.如权利要求1所述的封装方法，其特征在于，在所述在基板上开设排气孔之前，所述方法还包括：在所述基板的上表面与下表面分别设置对应的固定块；
所述在基板上开设排气孔包括：在所述固定块内开设所述排气孔。
3.如权利要求1所述的封装方法，其特征在于，所述在所述排气孔的孔壁上附着粘接物质，包括：
向所述排气孔中填充液态的所述粘接物质；
在所述粘接物质凝结为固态后，在所述粘接物质上钻孔，得到附着有所述粘接物质的排气孔。
4.如权利要求1-3任一项所述的封装方法，其特征在于，所述粘接物质为锡。
5.一种排气孔密封方法，其特征在于，包括：
在电路板中与待上板芯片中的排气孔相对应的位置处设置粘接物质；所述待上板芯片为按照如权利要求1-4任一项所述的封装方法得到的待上板芯片；
加热所述排气孔以及所述电路板中的粘接物质，使得所述排气孔的孔壁附着的粘接物质和所述电路板中的粘接物质液化互溶；
停止加热，使所述粘接物质凝结，以实现对于所述排气孔的密封。
6.一种基板，其特征在于，包括：
所述基板上开设有排气孔，所述排气孔贯通所述基板的上表面与下表面；
所述排气孔的孔壁上附着粘接物质；所述粘接物质为在高温下为液体，常温下凝结为固态的物质。
7.如权利要求6所述的基板，其特征在于，所述基板的上表面与下表面分别设置对应的固定块；所述排气孔为位于所述固定块所在区域内，贯通所述固定块的通孔。
8.如权利要求7所述的基板，其特征在于，所述固定块为铜块。
9.一种芯片封装结构，其特征在于，包括：电路板、芯片、以及如权利要求6-8任一项所述的基板；
所述芯片封装于所述基板的上表面；
所述基板的反面设有接线脚，所述接线脚焊接于所述电路板上；且所述电路板中与所述排气孔相对应位置处设置有粘接物质，所述电路板上的粘接物质与所述排气孔的孔壁上附着的粘接物质，在高温下互溶，常温下凝结后，将所述排气孔密封。
10.如权利要求9所述的芯片封装结构，其特征在于，所述粘接物质为锡。
CN202010149202.8A 2020-03-05 2020-03-05 一种封装方法、排气孔密封方法、基板及芯片封装结构 Pending CN111223784A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010149202.8A CN111223784A (zh) 2020-03-05 2020-03-05 一种封装方法、排气孔密封方法、基板及芯片封装结构
CN202010727596.0A CN111653495B (zh) 2020-03-05 2020-07-24 一种封装方法、排气孔密封方法、基板及芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010149202.8A CN111223784A (zh) 2020-03-05 2020-03-05 一种封装方法、排气孔密封方法、基板及芯片封装结构

Publications (1)

Publication Number Publication Date
CN111223784A true CN111223784A (zh) 2020-06-02

Family

ID=70829892

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010149202.8A Pending CN111223784A (zh) 2020-03-05 2020-03-05 一种封装方法、排气孔密封方法、基板及芯片封装结构
CN202010727596.0A Active CN111653495B (zh) 2020-03-05 2020-07-24 一种封装方法、排气孔密封方法、基板及芯片封装结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010727596.0A Active CN111653495B (zh) 2020-03-05 2020-07-24 一种封装方法、排气孔密封方法、基板及芯片封装结构

Country Status (1)

Country Link
CN (2) CN111223784A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870931B2 (ja) * 2003-01-10 2007-01-24 セイコーエプソン株式会社 圧電デバイス
JP3972360B2 (ja) * 2003-03-04 2007-09-05 セイコーエプソン株式会社 圧電デバイス用パッケージとその製造方法、及びこのパッケージを利用した圧電デバイス、並びにこの圧電デバイスを利用した電子機器
JP4667076B2 (ja) * 2005-03-04 2011-04-06 ソニーケミカル＆インフォメーションデバイス株式会社 機能素子実装モジュールの実装方法
JP5078933B2 (ja) * 2009-03-23 2012-11-21 京セラ株式会社 パッケージ及びパッケージの製造方法
JP2014229762A (ja) * 2013-05-23 2014-12-08 アズビル株式会社 センサ装置の製造方法

Also Published As

Publication number Publication date
CN111653495A (zh) 2020-09-11
CN111653495B (zh) 2022-02-25

Similar Documents

Publication Publication Date Title
CN100556235C (zh) 印刷电路板、其制造方法以及电子装置
US20020050380A1 (en) Electronic package with plurality of solder-applied areas providing heat transfer
US20070145553A1 (en) Flip-chip mounting substrate and flip-chip mounting method
US20070176300A1 (en) Wiring board and semiconductor apparatus
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
CN103141164A (zh) 元器件内置基板及其制造方法
JP2000031327A (ja) 半導体装置及びその製造方法
CN211788969U (zh) 一种陶瓷一体化封装外壳
JP2020035848A (ja) プリント配線板及びソルダーレジストの形成方法
JP2001119147A (ja) 電子部品内蔵多層基板及びその製造方法
CN101355845B (zh) 具有导电凸块的基板及其工艺
JPH11186337A (ja) リワーク可能なマイクロエレクトロニックマルチチップモジュール
CN101399249A (zh) 绝缘配线基板及其制造方法和使用了该基板的半导体封装
CN111653495B (zh) 一种封装方法、排气孔密封方法、基板及芯片封装结构
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JPH11121656A (ja) 樹脂封止型ｂｇａおよびｂｇａ用樹脂封止金型
JP2000124363A (ja) 半導体パッケージ
JP3394875B2 (ja) 半導体装置用チップ支持基板
JPH098424A (ja) プリント配線板及びその製造方法
JP2000150577A (ja) 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法
JP2004311668A (ja) 半導体装置及び電子装置、ならびに封止用金型
CN114823550B (zh) 一种适于批量生产的芯片封装结构及封装方法
JP4019550B2 (ja) 半導体パッケージの製造法
JP2000252599A (ja) プリント基板
JPH10178122A (ja) Ｉｃ搭載用多層プリント配線板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200602