CN111128765B - 一种降低扇出型封装应力的方法及其应用的塑封模具 - Google Patents
一种降低扇出型封装应力的方法及其应用的塑封模具 Download PDFInfo
- Publication number
- CN111128765B CN111128765B CN201911260003.8A CN201911260003A CN111128765B CN 111128765 B CN111128765 B CN 111128765B CN 201911260003 A CN201911260003 A CN 201911260003A CN 111128765 B CN111128765 B CN 111128765B
- Authority
- CN
- China
- Prior art keywords
- plastic
- mold
- cooling
- groove
- plastic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004033 plastic Substances 0.000 title claims abstract description 151
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000001816 cooling Methods 0.000 claims abstract description 116
- 239000000463 material Substances 0.000 claims description 25
- 238000000465 moulding Methods 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 8
- 239000003292 glue Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000001179 sorption measurement Methods 0.000 claims description 4
- 239000005022 packaging material Substances 0.000 abstract description 26
- 230000035882 stress Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 11
- 229940125810 compound 20 Drugs 0.000 description 4
- JAXFJECJQZDFJS-XHEPKHHKSA-N gtpl8555 Chemical compound OC(=O)C[C@H](N)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](C(C)C)C(=O)N[C@@H](C(C)C)C(=O)N1CCC[C@@H]1C(=O)N[C@H](B1O[C@@]2(C)[C@H]3C[C@H](C3(C)C)C[C@H]2O1)CCC1=CC=C(F)C=C1 JAXFJECJQZDFJS-XHEPKHHKSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
本发明公开一种降低扇出型封装应力的方法及其应用的塑封模具，其中，降低扇出型封装应力的方法包括步骤：提供塑封模具，在塑封模具的塑封槽的槽底与预塑封的芯片错开的位置凸设若干冷却针，并使冷却针的长度小于塑封槽的深度，采用塑封模具对贴装于载板上的若干芯片进行塑封。本发明在塑封模具的塑封槽的槽底增设冷却针，合模固化时，冷却针深入塑封料中，在塑封料冷却过程中，冷却针可以加快塑封料内部的冷却速度，从而平衡塑封料内外的冷却速度，使塑封料整体的冷却速度基本保持一致，以减小塑封料的内应力，从而有效减少扇出型芯片封装结构的翘曲。
Description
技术领域
本发明涉及集成电路封装技术领域，具体涉及一种降低扇出型封装应力的方法及该方法中所应用的塑封模具。
背景技术
随着电子产品小型化和集成化的潮流，微电子封装技术的高密度化已在新一代电子产品上逐渐成为主流。为了顺应新一代电子产品的发展，尤其是手机、笔记本、智能穿戴设备等产品的发展，芯片向密度更高、速度更快、尺寸更小、成本更低等方向发展。
在封装过程中，由于塑胶、硅及金属等材料的热膨胀系数的差别，导致这几种材料的体积变化不同步，从而产生应力并导致翘曲。其中，芯片与注塑材料热膨胀系数的差别使注塑材料冷却过程中产生的应力是封装技术中翘曲产生的最主要原因。
如何降低封装热应力成为了当前封装和高密度集成微电子系统的重要问题，需要对扇出封装方法与技术进行改进和研究。
发明内容
本发明的目的在于提供一种降低扇出型封装应力的方法及其应用的塑封模具，可以平衡固化冷却时其内外的冷却速度，以减小塑封体的内应力，减少翘曲。
为达此目的，本发明采用以下技术方案：
一方面，提供一种降低扇出型封装应力的方法，提供塑封模具，在所述塑封模具的塑封槽的槽底与预塑封的芯片错开的位置凸设若干冷却针，并使所述冷却针的长度小于所述塑封槽的深度，采用所述塑封模具对贴装于载板上的若干芯片进行塑封。
本发明在塑封模具的塑封槽的槽底增设冷却针，合模固化时，冷却针深入塑封料中，在塑封料冷却过程中，冷却针可以加快塑封料内部的冷却速度，从而平衡塑封料内外的冷却速度，使塑封料整体的冷却速度基本保持一致，以减小塑封料的内应力，从而有效减少扇出型芯片封装结构的翘曲。
进一步地，本发明中的降低扇出型封装应力的方法包括以下步骤：
S1、提供所述塑封模具，所述塑封模具具有可开合的第一模板和第二模板，所述第一模板正对所述第二模板的一侧设有一塑封槽，在所述塑封槽的槽底增设若干冷却针；其中，冷却针与第一模板为一体成型结构，两者的材料也完全相同，冷却针的具体设置位置根据载板上芯片的贴装位置而定；
S2、提供所述载板和若干所述芯片，将所述芯片通过临时键合胶间隔贴装于所述载板上，制得芯片贴装结构；具体地，先在载板的一侧贴上临时键合胶，然后将若干个芯片间隔贴装于临时键合胶上，以实现初步固定于载板上，便于后续塑封；
S3、将所述芯片贴装结构置于所述第二模板上吸附固定，并在所述芯片贴装结构或者塑封槽的槽底均匀撒上塑封料；具体地，当第二模板位于第一模板的上方时，塑封槽的开口朝上，此时将颗粒状的塑封料均匀撒在塑封槽内即可；当第一模板位于第二模板的上方时，塑封槽的开口朝下，此时将颗粒状的塑封料均匀撒在芯片和载板上即可；可选地，塑封料为颗粒状、片状、液体状；
S4、加热使所述塑封料融化，并合模固化，然后开模；开模之后，固化后形成的塑封层上存在若干个与冷却针的位置一一对应的第二凹槽。
采用本发明的方法可以有效降低封装内应力，减少翘曲。
本发明中，合模时，所述冷却针位于相邻两个所述芯片之间，可以使相邻两个芯片之间的塑封料部分快速冷却。
进一步地，合模时，所述冷却针位于相邻两个所述芯片之间以及所述芯片与所述塑封槽的侧壁之间，以实现对塑封料的非边缘位置进行有效散热以降低该位置的内应力。该冷却针的排布适用于芯片与塑封槽的侧壁之间的距离较大的情况。
进一步地，邻近所述塑封槽的侧壁的所述冷却针最近的所述芯片之间的距离为0.2～1.2mm，可以对邻近芯片的塑封料进行快速散热，以实现将该位置处的内应力快速释放出去。
进一步地，所述冷却针的高度为所述塑封料固化后的厚度的80～90％，例如80％、81％、82％、83％、84％、85％、88％或者90％等，具体的高度取决于固化后的塑封料的厚度。
具体地，所述冷却针包括锥形、棱柱形、棱锥型或者长方体结构中的任一种结构或任两种结构，冷却针的结构不限于所记载的这些结构；当所述冷却针为锥形结构时，其锥度为15～90°，例如15°、18°、19°、20°、22°、25°、30°、35°、40°、45°、50°、55°、60°、65°、70°、75°、80°、85°或者90°等，且当冷却针为锥形结构时，相邻两个芯片之间存在多个冷却针；所述冷却针为长方体结构时，其长度为所述芯片长度的80～110％，例如80％、81％、82％、83％、85％、88％、90％、92％、95％、98％、100％、102％、103％、105％、107％、109％或者110％等，冷却针具体的长度依据芯片的长度而定。
本发明中，所述塑封料压合固化的时间为30～120s，例如30s、31s、32s、35s、38s、40s、45s、50s、55s、60s、65s、70s、75s、80s、85s或者90s等，具体的时间依据塑封料的厚度而定，可以使塑封料充分固化即可。
本发明还提供一种塑封模具，应用于所述的降低扇出型封装应力的方法中，包括可开合的第一模板和第二模板，所述第一模板正对所述第二模板的一侧具有一塑封槽，所述塑封槽的槽底间隔设有若干冷却针，所述冷却针的高度小于所述塑封槽的深度。采用该注塑模具对芯片进行塑封时，冷却针深入塑封料内部，可以使塑封料位于芯片中间的部分以及邻近芯片边缘的部分快速冷却，有利于释放芯片塑封结构的内应力，减少翘曲。
其中，所述塑封槽包括第一凹槽和环设于所述第一凹槽的槽口处的台阶，所述冷却针的高度小于所述第一凹槽的深度，以防止冷却针过长而影响塑封料的压合。
本发明中的塑封模具还包括一拉杆，所述拉杆设置于所述第一模板背离所述第二模板的一侧，并位于所述塑封槽的中心处。通过该拉杆可以快速压合第一模板和第二模板以进行固化。
本发明的有益效果：本发明在塑封模具的塑封槽的槽底增设冷却针，合模固化时，冷却针深入塑封料中，在塑封料冷却过程中，冷却针可以加快塑封料内部的冷却速度，从而平衡塑封料内外的冷却速度，使塑封料整体的冷却速度基本保持一致，以减小塑封料的内应力，从而有效减少扇出型芯片封装结构的翘曲。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一所述的降低扇出型封装应力的方法的流程图。
图2是本发明实施例一所述的步骤S3对应的将塑封料撒在芯片贴装结构上的示意图。
图3是本发明实施例一所述的步骤S4对应的塑封料融化后的示意图。
图4是本发明实施例一所述的步骤S4对应的合模固化的示意图。
图5是本发明实施例一所述的步骤S4对应的开模后的示意图。
图6是本发明实施例一制得的扇出型芯片封装结构的示意图。
图7是本发明实施例二所述的步骤S3对应的将塑封料撒在芯片贴装结构上的示意图。
图8是本发明实施例二所述的步骤S4对应的塑封料融化后的示意图。
图9是本发明实施例二所述的步骤S4对应的合模固化的示意图。
图10是本发明实施例二所述的步骤S4对应的开模后的示意图。
图11是本发明实施例二制得的扇出型芯片封装结构的示意图。
图12是本发明实施例三制得的扇出型芯片封装结构的示意图。
1、第一模板；2、第二模板；3、塑封槽；31、第一凹槽；32、台阶；4、冷却针；5、拉杆；
10、载板；20、塑封料；30、芯片；40、临时键合胶；50、第二凹槽。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图2至5和如图7至10所示，本发明提供一塑封模具，该注塑模具包括可开合的第一模板1和第二模板2，第一模板1正对第二模板2的一侧具有一塑封槽3，塑封槽3的槽底间隔设有若干冷却针4，冷却针4的高度小于塑封槽3的深度。
其中，塑封槽3包括第一凹槽31和环设于第一凹槽31的槽口处的台阶32，冷却针4的高度小于第一凹槽31的深度。合模时，台阶32与载板10接触，第一凹槽31与固化后的塑封料20的表面接触。
具体地，冷却针4的高度为塑封料20固化后的厚度的80～90％。
可选地，冷却针4包括锥形、棱柱形、棱锥型或者长方体结构中的任一种结构或任两种结构，冷却针4为锥形结构时，其锥度为15～90°；冷却针4为长方体结构时，其长度为芯片30长度的80～110％。
其中，塑封模具还包括一拉杆5，拉杆5设置于第一模板1背离第二模板2的一侧，并位于塑封槽3的中心处；通过推拉该拉杆5，实现塑封模具的开合模。
其中，拉杆5位于第一模板1的槽底板的中心处，通过推拉拉杆5，可以使槽底板相对第一模板1的塑封槽3的侧壁移动实现塑封模具的开合模。
本实施例还提供一种降低扇出型封装应力的方法，提供上述的塑封模具，在塑封模具的塑封槽3的槽底与预塑封的芯片30错开的位置凸设若干冷却针4，并述冷却针4的长度小于塑封槽3的深度，采用塑封模具对贴装于载板10上的若干芯片30进行塑封。
本实施例在塑封模具的塑封槽3的槽底增设冷却针4，合模固化时，冷却针4深入塑封料20中，在塑封料20冷却固化过程中，冷却针4可以加快塑封料20内部的冷却速度，从而平衡塑封料20内外的冷却速度，使塑封料20整体的冷却速度基本保持一致，以减小塑封料20的内应力，从而有效减少扇出型芯片封装结构的翘曲。
接下来通过以下具体的应用实施例对本发明的塑封模具的应用进行详细说明。
实施例一
在本实施例中，如图1所示，该降低扇出型封装应力的方法具体包括以下步骤：
S1、提供上述实施例的塑封模具，该塑封模具具有可开合的第一模板1和第二模板2，其中，第一模板1位于第二模板2的上方，且第一模板1正对第二模板2的一侧设有一塑封槽3，在塑封槽3的槽底增设有若干锥形结构的冷却针4；
S2、提供载板10和四个芯片30，将四个芯片30通过临时键合胶40间隔贴装于载板10上，制得芯片贴装结构；
S3、将芯片贴装结构置于第二模板2上吸附固定，并在芯片贴装结构上均匀撒上颗粒状的塑封料20，如图2所示；
S4、加热使塑封料20融化(图3)，并合模固化60s(图4)，然后开模，开模后的扇出型芯片封装结构如图5所示。
本实施例中，四个芯片30呈2*2阵列式排布，合模固化时，每一行及每一列的相邻两个芯片30之间均具有若干个锥形结构的冷却针4。
进一步地，在合模时，冷却针4位于相邻两个芯片30之间以及芯片30与塑封槽3的侧壁之间；具体地，若干个锥形冷却针4呈田字形分布，本实施例中的冷却针4的数量仅用于示例，具体数量依据扇出型芯片封装结构的尺寸而定。
如图6所示，开模后的扇出型芯片封装结构上具有若干个与冷却针4的位置一一对应的锥形结构的第二凹槽50。
实施例二
在本实施例与上述实施例基本相同，区别在于第一模板1和第二模板2的相对位置。
具体地，该降低扇出型封装应力的方法具体包括以下步骤：
S1、提供上述实施例的塑封模具，该塑封模具具有可开合的第一模板1和第二模板2，其中，第二模板2位于第一模板1的上方，且第一模板1正对第二模板2的一侧设有一塑封槽3，在塑封槽3的槽底增设有若干锥形结构的冷却针4；
S2、提供载板10和四个芯片30，将四个芯片30通过临时键合胶40间隔贴装于载板10上，制得芯片贴装结构；
S3、将芯片贴装结构置于第二模板2上吸附固定，并在塑封槽3的槽底均匀撒上颗粒状的塑封料20，如图7所示；
S4、加热使塑封料20融化(图8)，并合模固化60s(图9)，然后开模，开模后的扇出型芯片封装结构如图10所示。
本实施例中，四个芯片30呈2*2阵列式排布，合模固化时，每一行及每一列的相邻两个芯片30之间均具有若干个锥形结构的冷却针4。
进一步地，在合模时，冷却针4位于相邻两个芯片30之间以及芯片30与塑封槽3的侧壁之间；具体地，若干个锥形冷却针4呈田字形分布，本实施例中的冷却针4的数量仅用于示例，具体数量依据扇出型芯片封装结构的尺寸而定。
开模后的扇出型芯片封装结构上具有若干个与冷却针4的位置一一对应的锥形结构的第二凹槽50。
实施例三
本实施例中的降低扇出型封装应力的方法的步骤与上述实施例一基本相同(参考上述实施例一的附图，且相同的部件名称沿用实施例一中的相同的附图标记)，区别在于冷却针4为长方体结构，具体不再赘述。
本实施例中，四个芯片呈2*2阵列式排布，合模固化时，每一行及每一列的相邻两个芯片30之间分别具有一个长方体结构的冷却针4，四个冷却针4呈十字形排布，该冷却针4的长度与芯片30的长度一致。
进一步地，在合模时，冷却针4相邻两个芯片30之间以及芯片30与塑封槽3的侧壁之间分别设有一个冷却针4；具体地，12个长方体结构的冷却针4呈田字形分布。
如图11所示，开模后的扇出型芯片封装结构上具有若干个与冷却针4的位置一一对应的长方体结构的第二凹槽50。
实施例四
本实施例中的降低扇出型封装应力的方法的步骤与上述实施例一基本相同(参考上述实施例一的附图，且相同的部件名称沿用实施例一中的相同的附图标记)，区别在于塑封槽3的槽底同时增设有长方体结构和锥形结构的冷却针4，具体不再赘述。
本实施例中，四个芯片呈2*2阵列式排布，合模固化时，每一行及每一列的相邻两个芯片30之间分别具有一个长方体结构的冷却针4，四个冷却针4呈十字形排布，该冷却针4的长度与芯片30的长度一致。
进一步地，在合模时，相邻两个芯片30之间以及芯片30与塑封槽3的侧壁之间分别设有一个长方体结构的冷却针4，即共计12个长方体结构的冷却针4呈田字形分布，在该田字形分布的冷却针4的中心位置还设有1个锥形结构的冷却针4。
本实施例通过在塑封槽3的槽底混合设置长方体结构的冷却针4和锥形结构的冷却针4，结合这两种结构的冷却针4对塑封料20的中间位置进行充分散热，使塑封料20的中间位置快速冷却以降低内应力，减少翘曲。
如图12所示，开模后的扇出型芯片封装结构上具有若干个与冷却针4的位置一一对应的第二凹槽50。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。
Claims (9)
1.一种降低扇出型封装应力的方法，其特征在于，提供塑封模具，在所述塑封模具的塑封槽的槽底与预塑封的芯片错开的位置凸设若干冷却针，并使所述冷却针的长度小于所述塑封槽的深度，采用所述塑封模具对贴装于载板上的若干芯片进行塑封，包括以下步骤：
S1、提供所述塑封模具，所述塑封模具具有可开合的第一模板和第二模板，所述第一模板正对所述第二模板的一侧设有一塑封槽，在所述塑封槽的槽底增设若干冷却针；
S2、提供所述载板和若干所述芯片，将所述芯片通过临时键合胶间隔贴装于所述载板上，制得芯片贴装结构；
S3、将所述芯片贴装结构置于所述第二模板上吸附固定，并在所述芯片贴装结构或者塑封槽的槽底均匀撒上塑封料；
S4、加热使所述塑封料融化，并合模固化，然后开模。
2.根据权利要求1所述的降低扇出型封装应力的方法，其特征在于，合模时，所述冷却针位于相邻两个所述芯片之间。
3.根据权利要求1所述的降低扇出型封装应力的方法，其特征在于，合模时，所述冷却针位于相邻两个所述芯片之间以及所述芯片与所述塑封槽的侧壁之间，且邻近所述塑封槽的侧壁的所述冷却针和与其最近的所述芯片之间的距离为0.2～1.2mm。
4.根据权利要求1所述的降低扇出型封装应力的方法，其特征在于，所述冷却针的高度为所述塑封料固化后的厚度的80～90％。
5.根据权利要求4所述的降低扇出型封装应力的方法，其特征在于，所述冷却针包括锥形、棱柱形、棱锥型或者长方体结构中的任一种结构或任两种结构，所述冷却针为锥形结构时，其锥度为15～90°；所述冷却针为长方体结构时，其长度为所述芯片长度的80～110％。
6.根据权利要求1所述的降低扇出型封装应力的方法，其特征在于，所述塑封料压合固化的时间为30～120s。
7.一种塑封模具，应用于权利要求1至6任一项所述的降低扇出型封装应力的方法中，包括可开合的第一模板和第二模板，所述第一模板正对所述第二模板的一侧具有一塑封槽，其特征在于，所述塑封槽的槽底间隔设有若干冷却针，所述冷却针的高度小于所述塑封槽的深度。
8.根据权利要求7所述的塑封模具，其特征在于，所述塑封槽包括第一凹槽和环设于所述第一凹槽的槽口处的台阶，所述冷却针的高度小于所述第一凹槽的深度。
9.根据权利要求7所述的塑封模具，其特征在于，还包括一拉杆，所述拉杆设置于所述第一模板背离所述第二模板的一侧，并位于所述塑封槽的中心处。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911260003.8A CN111128765B (zh) | 2019-12-10 | 2019-12-10 | 一种降低扇出型封装应力的方法及其应用的塑封模具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911260003.8A CN111128765B (zh) | 2019-12-10 | 2019-12-10 | 一种降低扇出型封装应力的方法及其应用的塑封模具 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111128765A CN111128765A (zh) | 2020-05-08 |
| CN111128765B true CN111128765B (zh) | 2021-10-29 |
Family
ID=70498095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911260003.8A Active CN111128765B (zh) | 2019-12-10 | 2019-12-10 | 一种降低扇出型封装应力的方法及其应用的塑封模具 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128765B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113140489B (zh) * | 2021-04-19 | 2023-07-04 | 佳木斯大学 | 一种计算机特殊芯片封装装置 |
| CN114171507B (zh) * | 2021-11-16 | 2025-03-04 | 甬矽电子(宁波)股份有限公司 | 晶圆级扇出封装方法和晶圆级扇出封装结构 |
| CN114055711B (zh) * | 2021-11-18 | 2024-05-28 | 江苏芯德半导体科技有限公司 | 一种芯片塑封模具及其二次塑封工艺方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8148803B2 (en) * | 2002-02-15 | 2012-04-03 | Micron Technology, Inc. | Molded stiffener for thin substrates |
| CN105321894A (zh) * | 2014-07-08 | 2016-02-10 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN108257882A (zh) * | 2018-01-17 | 2018-07-06 | 中芯集成电路（宁波）有限公司 | 器件封装结构及封装过程中应力释放的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101255334B1 (ko) * | 2006-05-08 | 2013-04-16 | 페어차일드코리아반도체 주식회사 | 저 열저항 파워 모듈 및 그 제조방법 |
-
2019
- 2019-12-10 CN CN201911260003.8A patent/CN111128765B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8148803B2 (en) * | 2002-02-15 | 2012-04-03 | Micron Technology, Inc. | Molded stiffener for thin substrates |
| CN105321894A (zh) * | 2014-07-08 | 2016-02-10 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN108257882A (zh) * | 2018-01-17 | 2018-07-06 | 中芯集成电路（宁波）有限公司 | 器件封装结构及封装过程中应力释放的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111128765A (zh) | 2020-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111128765B (zh) | 一种降低扇出型封装应力的方法及其应用的塑封模具 | |
| US7132739B2 (en) | Encapsulated stack of dice and support therefor | |
| US7681308B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| US10573537B2 (en) | Integrated circuit package mold assembly | |
| JP2003174124A (ja) | 半導体装置の外部電極形成方法 | |
| US8476113B2 (en) | Method of manufacturing semiconductor device | |
| JP7465829B2 (ja) | 樹脂成形品の製造方法、成形型及び樹脂成形装置 | |
| KR20120081564A (ko) | 수지몰딩방법, 수지몰딩장치 및 공급핸들러 | |
| JPH1174296A (ja) | 半導体パッケージを製作する方法 | |
| CN107437510A (zh) | 树脂密封品制造方法及树脂密封装置 | |
| JP2001053094A (ja) | 樹脂封止方法及び装置 | |
| KR20190049485A (ko) | 수지 성형 장치 및 수지 성형품의 제조 방법 | |
| JP2008277470A (ja) | 半導体パッケージの製造方法及び製造装置 | |
| KR102289910B1 (ko) | 수지 성형 장치 및 수지 성형품의 제조 방법 | |
| US9076802B1 (en) | Dual-sided film-assist molding process | |
| JP2012238740A (ja) | 半導体装置の製造方法 | |
| JP2004311855A (ja) | 電子部品の樹脂封止成形用金型 | |
| KR20120000805A (ko) | 반도체 패키지의 몰딩 방법 | |
| WO2005067029A1 (en) | Method for packaging integrated circuit dies | |
| JPH08142105A (ja) | リリースフィルムを用いる樹脂モールド装置 | |
| JP3477488B2 (ja) | 樹脂封止方法及び樹脂封止装置 | |
| KR100895814B1 (ko) | 반도체 패키지의 제조 방법 | |
| TW202421409A (zh) | 成型模、樹脂成型裝置和樹脂成型品的製造方法 | |
| JP2004090371A (ja) | モールド金型およびそれを用いた混成集積回路装置の製造方法 | |
| CN117296137A (zh) | 成型模、树脂成型装置及树脂成型品的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A method for reducing fan out packaging stress and its applied plastic packaging die Effective date of registration: 20211229 Granted publication date: 20211029 Pledgee: Guangdong Shunde Rural Commercial Bank Co.,Ltd. science and technology innovation sub branch Pledgor: Guangdong fozhixin microelectronics technology research Co.,Ltd.|Guangdong Xinhua Microelectronics Technology Co.,Ltd. Registration number: Y2021980016930 |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230813 Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225 Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd. Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225 Patentee before: Guangdong fozhixin microelectronics technology research Co.,Ltd. Patentee before: Guangdong Xinhua Microelectronics Technology Co.,Ltd. |