[go: up one dir, main page]

JP2003174124A - 半導体装置の外部電極形成方法 - Google Patents

半導体装置の外部電極形成方法

Info

Publication number
JP2003174124A
JP2003174124A JP2001370598A JP2001370598A JP2003174124A JP 2003174124 A JP2003174124 A JP 2003174124A JP 2001370598 A JP2001370598 A JP 2001370598A JP 2001370598 A JP2001370598 A JP 2001370598A JP 2003174124 A JP2003174124 A JP 2003174124A
Authority
JP
Japan
Prior art keywords
resin
electrode
protruding electrode
protruding
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001370598A
Other languages
English (en)
Inventor
Yuuki Kuro
勇旗 黒
Masaru Fukuoka
大 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Scinex Corp
Original Assignee
Scinex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Scinex Corp filed Critical Scinex Corp
Priority to JP2001370598A priority Critical patent/JP2003174124A/ja
Publication of JP2003174124A publication Critical patent/JP2003174124A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 樹脂封止面から露出する外部電極を容易に形
成可能な半導体装置の外部電極形成方法を提供する。 【解決手段】 下型１２の上面に樹脂材料５を載置する
と共に、上型１４と下型１３との間に被成形品４を配置
した状態で、樹脂材料５を加熱し溶融状態にした後、下
型１３全体を上昇させて被成形品４の周縁部をクランプ
する。この状態で、可動下型１２を上昇させて突起電極
３および溶融した樹脂材料５に圧縮力を加えることによ
り、突起電極３を所定の高さまで押し潰しながら被成形
品４の樹脂成形を行う。突起電極３の形成時における高
さの５〜５０％程度減少させるようにして突起電極３を
押し潰すことにより、樹脂封止後には突起電極３の先端
面を樹脂表面から確実に露出させることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の外部
電極形成方法に関するものであり、特に、ボールグリッ
ドアレイ（以下、ＢＧＡと略称する）の作製や三次元実
装に有利な外部電極を形成するための方法に関するもの
である。
【０００２】
【従来の技術】従来、半導体素子を樹脂封止してなる半
導体装置の樹脂封止面に外部電極を形成するための各種
の方法が提案されている。例えば、半導体装置を積層し
て三次元実装する場合のスルー電極を形成する方法とし
ては、基板上の突起電極全体を半導体素子と共に樹脂封
止した後に、突起電極が露出するまで樹脂表面を研削す
る方法が存在している。このように形成された半導体装
置においては、研削後に露出した突起電極にハンダボー
ルを載置することによりＢＧＡを作製することもでき
る。
【０００３】また、図８は、従来方法で作製されたＥ−
ＢＧＡの一例を示す説明図であり、図９は図８のＸ矢視
図である。図８に示すように、多層基板４１と、多層基
板４１に金ワイヤ４２で接続された半導体素子４３とを
枠体４４で支持してなる被成形品４５は、その半導体素
子４３が樹脂４６によって樹脂封止された後、多層基板
４１の配線パターン上にハンダボール４７が載置されて
いる。この場合、半導体素子４３の樹脂封止の際には、
多層基板４１の最外層の配線パターンを露出させるため
にその内側部分のみを液状樹脂のポッティングによって
樹脂封止している。また、ｍ−ＢＧＡを作製する場合に
も、同様に基板の配線パターンを露出させる必要から、
ポッティングによる樹脂封止を行っている。
【０００４】
【発明が解決しようとする課題】しかしながら、以上の
ような従来の半導体装置の外部電極製造方法には、次の
ような問題点がある。
【０００５】まず、突起電極全体を樹脂封止する方法に
おいては、封止後の樹脂表面全体を均一に研削する工程
が必要であり、その分だけ製造効率が低下するという問
題がある。また、樹脂と突起電極という異種材料を同時
に研削しなければならないという技術的な問題や、研削
時に発生する熱ストレスなどに起因する反りの問題もあ
る。これらの問題を解決するために突起電極の表面すれ
すれに樹脂封止しようとしても、突起電極の高さにばら
つきがあるため、突起電極が露出しない部分があり、そ
れを例えばレーザなどで除去する必要がある。
【０００６】また、Ｅ−ＢＧＡやｍ−ＢＧＡを作製する
場合には、ポッティング等の樹脂封止を行う関係から、
個々の半導体装置単位での樹脂封止しかできず、複数の
半導体装置を一括的に樹脂封止することはできない。し
たがって、多数の半導体装置を製造する場合の製造効率
の向上に限界がある。
【０００７】本発明は、以上のような従来技術の問題点
を解決するために提案されたものであり、その目的は、
樹脂封止面から露出する外部電極を容易に形成可能な半
導体装置の外部電極形成方法を提供することであり、そ
れによって、ＢＧＡの作製や三次元実装における製造効
率の向上を実現することである。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置の外部電極形成方法は、樹脂封
止時に突起電極を押し潰すことにより、突起電極を樹脂
表面から確実に露出させるようにしたものである。
【０００９】請求項１の発明は、半導体素子と接続さ
れ、外部電極形成用の突起電極を有する基板を樹脂封止
してなる半導体装置の外部電極形成方法において、樹脂
封止時に、樹脂封止用金型で突起電極を圧縮して押し潰
すことにより樹脂封止後に突起電極を樹脂表面から露出
させることを特徴としている。
【００１０】この特徴によれば、樹脂封止時に樹脂封止
用金型で突起電極を圧縮して押し潰すことにより、押し
潰された突起電極の先端面を樹脂封止用金型に十分に密
着させた状態で、この部分に樹脂が付着することなしに
樹脂成形を行うことができる。したがって、樹脂封止後
には突起電極の先端面を樹脂表面から確実に露出させる
ことができる。また、樹脂封止時に樹脂封止用金型を利
用して突起電極を押し潰すことは、特別な手段を要する
こともなく容易に実現可能である。
【００１１】請求項２の発明は、請求項１の半導体装置
の外部電極形成方法において、樹脂封止時に、樹脂封止
用金型の間に突起電極を含む被成形品と樹脂を配置して
突起電極および樹脂に圧縮力を加えることにより突起電
極を押し潰しながら樹脂成形を行うことを特徴としてい
る。この特徴によれば、樹脂の圧縮成形時に樹脂封止用
金型によって突起電極を押し潰しながら同時に樹脂成形
を行うことができるため、突起電極を押し潰すだけの工
程が不要である。
【００１２】請求項３の発明は、請求項１の半導体装置
の外部電極形成方法において、樹脂封止時に、樹脂封止
用金型の間に突起電極を含む被成形品を配置して突起電
極に圧縮力を加えることにより突起電極を押し潰し、突
起電極を押し潰した樹脂封止用金型と被成形品の基板と
の間に形成されるキャビティ内に樹脂を供給して樹脂成
形を行うことを特徴としている。この特徴によれば、突
起電極を押し潰して樹脂封止用金型に確実に密着させた
後に樹脂を供給することにより、突起電極の形成時の高
さにある程度のばらつきがある場合でも、形成時の高さ
の低い突起電極の先端面に樹脂が付着することはないた
め、突起電極形成時の高さの精度を緩和できる。
【００１３】請求項４の発明は、請求項１から３のいず
れか１項の半導体装置の外部電極形成方法において、樹
脂封止時に、突起電極の高さを形成時の高さの５％以上
減少させるように突起電極を押し潰すことを特徴とす
る。この特徴によれば、突起電極を十分に押し潰すこと
によりその押し潰された先端面を樹脂封止用金型に確実
に密着させることができる。
【００１４】
【発明の実施の形態】以下には、本発明を適用した実施
の形態として、樹脂成形時に半導体装置に外部電極を形
成する具体的な方法について図面を参照して具体的に説
明する。
【００１５】［第１の実施の形態］図１〜図３は、本発
明を適用した第１の実施の形態として、圧縮成形時に突
起電極を押し潰す場合の樹脂封止工程の一例を示す図で
あり、図１は、金型の間に被成形品を配置した状態を示
す説明図、図２は被成形品を拡大して示す説明図、図３
は、図１の状態後に被成形品を圧縮した状態を示す説明
図である。
【００１６】図２に示すように、本実施の形態において
は、圧縮成形される被成形品として、回路基板１と、こ
の回路基板１上にフリップチップ接続された半導体素子
２と、回路基板１上における半導体素子２の周辺に形成
された突起電極３とからなる被成形品４が示されてい
る。ここで、突起電極３は、ワイヤボンダで作製された
金バンプを半導体素子２より高く積み上げることで形成
されている。
【００１７】図１に示すように、本実施の形態において
は、このような被成形品４を圧縮成形するための樹脂封
止用金型として、枠状の固定下型１１とその内部を移動
する可動下型１２からなる下型１３、および上型１４か
らなる金型１５を使用する。なお、金型１５には、樹脂
材料を加熱溶融させるための図示しないヒータが内蔵さ
れている。また、下型１３は図示していない昇降機構に
よって上型１４に対して昇降するようになっている。本
実施の形態においては、この金型１５により、次のよう
にして被成形品４の樹脂封止を行う。
【００１８】［樹脂封止工程］まず、図１に示すよう
に、上型１４と下型１３とを対向して配置した状態で、
可動下型１２の上面に樹脂材料５を載置すると共に、上
型１４と下型１３との間に、被成形品４の半導体素子２
や突起電極３の配置された中央部分が可動下型１２上に
位置し、かつ、被成形品４の周縁部が固定下型１１上に
位置するように被成形品４を配置する。この状態で、金
型１５に内蔵した図示しないヒータにより樹脂材料５を
加熱し溶融状態にする。
【００１９】続いて、図示しない昇降機構により、固定
下型１１および可動下型１２を上昇させて、固定下型１
１の上面と上型１４の下面とで被成形品４の周縁部をク
ランプする。この状態で、図３に示すように、可動下型
１２のみをさらに上昇させて突起電極３および溶融した
樹脂材料５に圧縮力を加える。これにより、突起電極３
を所定の高さまで押し潰しながら、これと並行して、被
成形品４の回路基板１と固定下型１１および可動下型１
２によって形成されるキャビティ内に溶融した樹脂材料
５を充満させて樹脂成形を行う。この場合、突起電極３
の形成時における高さの５〜５０％程度減少させるよう
にして突起電極３を押し潰す。なお、回路基板１の表面
からの高さを考えた場合、突起電極３の形成時における
高さＡ、半導体素子２の高さＢ、押し潰した後（樹脂封
止後）の突起電極３の高さＣ、の関係は、Ａ＞Ｃ≧Ｂ、
となる。
【００２０】［作用効果］以上のような樹脂封止工程で
外部電極形成を行った場合の作用効果について、次に説
明する。
【００２１】まず、樹脂封止工程時に樹脂封止用の金型
１５で突起電極３を圧縮して押し潰すことにより、押し
潰された突起電極３の先端面を金型１５に十分に密着さ
せた状態で、この部分に樹脂が付着することなしに樹脂
成形を行うことができる。特に、突起電極３の形成時に
おける高さの５〜５０％程度減少させるようにして突起
電極３を十分に押し潰すことによりその押し潰された先
端面を樹脂封止用金型に確実に密着させることができ
る。
【００２２】したがって、樹脂封止後には突起電極３の
先端面を樹脂表面から確実に露出させることができる。
例えば、直径７０μｍで高さが５０μｍの金バンプを３
段積み上げて高さが１５０μｍの突起電極３を形成し、
この突起電極３を樹脂封止時に高さが１００μｍとなる
まで押し潰した場合には、積み上げられた金バンプが潰
れ、樹脂表面には直径１００μｍ程度の金バンプすなわ
ち突起電極３の先端面が露出する。
【００２３】このように、樹脂封止時に使用する金型を
そのまま利用して突起電極を押し潰すことは、特別な手
段を要することもなく容易に実現可能であり、この方法
により、突起電極３の先端面を樹脂表面から確実に露出
させることができる。したがって、突起電極を樹脂中に
埋没させて樹脂封止する従来技術に比べて、半導体素子
の表面全体を均一に研削する必要がない分だけ半導体装
置の製造効率を向上することができる。
【００２４】さらに、本実施の形態に係る方法によれ
ば、樹脂の圧縮成形時に樹脂封止用の金型によって突起
電極を押し潰しながら同時に樹脂成形を行うことができ
るため、突起電極を押し潰すだけの工程が不要である。
さらにまた、本発明とは異なり、突起電極すれすれに樹
脂封止する場合には突起電極のばらつきを抑えないと樹
脂が突起電極表面に被ってしまうが、本発明のように突
起電極を確実に押し潰す方法では、突起電極の形成時の
高さに多少のばらつきがある場合でも、最も高い突起電
極から順次押し潰す形で均一化することができる。した
がって、突起電極形成時の高さの精度を緩和することが
できる。
【００２５】また、本実施の形態に係る方法によって突
起電極を樹脂表面から露出させた半導体装置は、ＢＧＡ
の作製や三次元実装における製造効率の向上に有用であ
る。すなわち、樹脂表面に露出した突起電極３にハンダ
ボールを載置することにより、ＢＧＡを容易に作製する
ことができる。また、本実施の形態に係る方法で作製さ
れた半導体装置の樹脂表面から露出する突起電極は、三
次元実装用のスルー電極としても利用可能である。
【００２６】さらに、従来技術ではポッティング等によ
る個々の半導体装置単位での樹脂封止しかできなかった
Ｅ−ＢＧＡやｍ−ＢＧＡを、多数の半導体装置用である
大判の被成形品を作製、樹脂封止した後に分離する、等
の方法で一括的に効率よく製造可能となる。図４は、本
実施の形態に係る方法で作製されたＥ−ＢＧＡの一例を
示す説明図である。
【００２７】この図４に示すように、多層基板２１と、
多層基板２１に金ワイヤ２２で接続された複数の半導体
素子２３と、それらを支持する枠体２４、多層基板２１
の最外層に載置された金バンプ（突起電極）２５からな
る、複数の半導体装置用である大判の被成形品２６の全
面が、金バンプ２５を押し潰して露出させるようにして
樹脂２７によって樹脂封止されている。樹脂封止後の成
形品は、パッケージダイシングライン２８によって分離
され、個々のＥ−ＢＧＡが作製される。
【００２８】この場合、一括的な樹脂封止により、複数
の半導体装置について、半導体素子２３だけでなく多層
基板２１の配線パターンも全て樹脂でカバーされ、金バ
ンプ２５のみを露出させることができるため、ポッティ
ングにより個々の半導体装置の半導体素子を樹脂封止し
ていた従来技術に比べて格段に製造効率が高くなってい
る。また、図８に示すような従来のＥ−ＢＧＡでは、多
層基板にハンダボールを載置するための配線パターンを
出すためにレジストを塗る必要があったが、金バンプ２
５だけを露出させた図４のＥ−ＢＧＡにおいては、表面
の樹脂がレジストの代わりとなるため、レジストを塗る
必要もない。
【００２９】［第２の実施の形態］図５〜図７は、本発
明を適用した第２の実施の形態として、突起電極を押し
潰した後にトランスファ成形を行う場合の樹脂封止工程
の一例を示す説明図であり、図５は、金型の間に被成形
品を配置した状態、図６は、被成形品を圧縮した状態、
図７は、トランスファ成形を行った状態、をそれぞれ示
している。
【００３０】本実施の形態において樹脂封止される被成
形品は、前述した第１の実施の形態と同様の、回路基板
１、半導体素子２、突起電極３からなる被成形品４であ
り、突起電極３は金バンプから形成されている。そし
て、図５に示すように、本実施の形態においては、この
ような被成形品４をトランスファ成形するための樹脂封
止用金型として、下型３１と上型３２からなる金型３３
を使用する。金型３３に、樹脂材料を加熱溶融させるた
めの図示しないヒータが内蔵されている点は第１の実施
の形態における金型１５と同様である。また、本実施の
形態に係る金型３３は、上型３２が図示していない昇降
機構によって下型３１に対して昇降するようになってい
る。
【００３１】また、下型３１には、樹脂投入用のポット
３１ａが形成され、このポット３１ａに樹脂加圧用のプ
ランジャ３４が挿入されている。一方、上型３２には、
樹脂成形用のキャビティ３２ａと、このキャビティ３２
ａ内に樹脂を流入させるためのランナ３２ｂおよびゲー
ト３２ｃが形成されている。本実施の形態においては、
この金型３３により、次のようにして被成形品４の樹脂
封止を行う。
【００３２】［樹脂封止工程］まず、図１に示すよう
に、上型３２と下型３１とを対向して配置した状態で、
下型３１のポット３１ａ内にタブレット状の樹脂材料５
を投入すると共に、下型３１の上面に、被成形品４の半
導体素子２や突起電極３の配置された中央部分が上型３
２のキャビティ３２ａに対向するように被成形品４を配
置する。
【００３３】続いて、図６に示すように、図示しない昇
降機構により、上型３２を下降させて、この上型３２の
下面と下型３１の上面とで被成形品４の周縁部をクラン
プすることにより、突起電極３に圧縮力を加えて所定の
高さまで押し潰す。すなわち、第１の実施の形態と同様
に、突起電極３の形成時における高さの５〜５０％程度
減少させるようにして突起電極３を押し潰す。
【００３４】この後、図７に示すように、下型３１のポ
ット３１ａに投入されたタブレット状の樹脂材料５を、
金型３３に内蔵した図示しないヒータによる加熱で溶融
しながら、プランジャ３４の圧力により、ポット３１ａ
からランナ３２ｂおよびゲート３２ｃを介してキャビテ
ィ３２ａ内に流し込み、樹脂成形を行う。
【００３５】［作用効果］以上のような樹脂封止工程で
外部電極形成を行った場合の作用効果について、次に説
明する。
【００３６】まず、樹脂封止工程時に樹脂封止用の金型
３３で突起電極３を圧縮して押し潰すことにより、押し
潰された突起電極３の先端面を金型３３に十分に密着さ
せた状態で、この部分に樹脂が付着することなしに樹脂
成形を行うことができるため、第１の実施の形態と同様
に、樹脂封止後には突起電極３の先端面を樹脂表面から
確実に露出させることができ、半導体装置の製造効率を
向上することができる。そして、この方法によって得ら
れた半導体装置もまた、第１の実施の形態に係る方法で
得られた半導体装置と同様に、ＢＧＡの作製や三次元実
装における製造効率の向上に有用である。
【００３７】以上のような作用効果に加えて、本実施の
形態に係る方法は、高さに拘わらず全ての突起電極を十
分に押し潰して金型に密着させた後に樹脂を供給するこ
とから、突起電極の形成時の高さにかなりのばらつきが
ある場合でも、高い突起電極を押し潰している間に低い
突起電極の先端面と金型との間に樹脂が入り込む等の不
都合を確実に防止することができる。したがって、突起
電極の形成時の高さにかなりのばらつきがある場合で
も、全ての突起電極を樹脂表面から確実に露出させるこ
とができるため、突起電極形成時の高さの精度をより一
層緩和できるという効果が得られる。
【００３８】［他の実施の形態］なお、本発明は、上記
のような実施の形態に限定されるものではなく、他にも
多種多様な形態が実施可能である。例えば、次のような
形態を包含するものである。
【００３９】まず、前記実施の形態においては、上型と
下型の一方を昇降させて樹脂封止を行う場合について説
明したが、他方の型を昇降させるか、あるいは、上下両
型を反対方向に昇降させた場合でも同様の効果を得るこ
とができる。すなわち、本発明においては、樹脂封止用
の金型によって突起電極を押し潰す限り、使用する金型
本体の具体的な構成は適宜選択可能である。
【００４０】また、前記実施の形態においては、突起電
極を金バンプの積み重ねによって形成した場合について
説明したが、突起電極の形成方法は自由に選択可能であ
り、例えば、ハンダボールやスタッド棒等によって突起
電極を形成することも可能である。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
樹脂封止時に突起電極を押し潰すことにより、突起電極
を樹脂表面から確実に露出させることができるため、樹
脂封止面から露出する外部電極を容易に形成可能な半導
体装置の外部電極形成方法を提供することができる。そ
の結果、ＢＧＡの作製や三次元実装における製造効率の
向上を実現することができる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施の形態として、圧
縮成形時に突起電極を押し潰す場合の樹脂封止工程の一
例を示す図であり、金型の間に被成形品を配置した状態
を示す説明図である。
【図２】図１に示す被成形品を拡大して示す説明図であ
る。
【図３】図１に示す状態後に被成形品を圧縮した状態を
示す説明図である。
【図４】図１に示す樹脂封止工程で作製されたＥ−ＢＧ
Ａの一例を示す説明図である。
【図５】本発明を適用した第２の実施の形態として、突
起電極を押し潰した後にトランスファ成形を行う場合の
樹脂封止工程の一例を示す図であり、金型の間に被成形
品を配置した状態を示す説明図である。
【図６】図５に示す状態後に被成形品を圧縮した状態を
示す説明図である。
【図７】図６に示す状態後にトランスファ成形を行った
状態を示す説明図である。
【図８】従来方法で作製されたＥ−ＢＧＡの一例を示す
説明図である。
【図９】図８のＸ矢視図である。
【符号の説明】
１…回路基板 ２…半導体素子 ３…突起電極 ４…成形品 ５…樹脂材料 １１…固定下型 １２…可動下型 １３…下型 １４…上型 １５…金型 ２１…多層基板 ２２…金ワイヤ ２３…半導体素子 ２４…枠体 ２５…被成形品 ２６…金バンプ ２７…樹脂 ２８…パッケージダイシングライン ３１…金型 ３１ａ…ポット ３２…下型 ３２ａ…キャビティ ３２ｂ…ランナ ３２ｃ…ゲート ３３…上型 ３４…プランジャ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と接続され、外部電極形成用
    の突起電極を有する基板を樹脂封止してなる半導体装置
    の外部電極形成方法において、 前記樹脂封止時に、樹脂封止用金型で前記突起電極を圧
    縮して押し潰すことにより樹脂封止後に突起電極を樹脂
    表面から露出させる、ことを特徴とする半導体装置の外
    部電極形成方法。
  2. 【請求項２】 前記樹脂封止時に、 前記樹脂封止用金型の間に前記突起電極を含む被成形品
    と樹脂を配置して突起電極および樹脂に圧縮力を加える
    ことにより突起電極を押し潰しながら樹脂成形を行う、
    ことを特徴とする請求項１に記載の半導体装置の外部電
    極形成方法。
  3. 【請求項３】 前記樹脂封止時に、 前記樹脂封止用金型の間に前記突起電極を含む被成形品
    を配置して突起電極に圧縮力を加えることにより突起電
    極を押し潰し、 前記突起電極を押し潰した前記樹脂封止用金型と前記被
    成形品の前記基板との間に形成されるキャビティ内に樹
    脂を供給して樹脂成形を行う、ことを特徴とする請求項
    １に記載の半導体装置の外部電極形成方法。
  4. 【請求項４】 前記樹脂封止時に、前記突起電極の高さ
    を形成時の高さの５％以上減少させるように突起電極を
    押し潰すことを特徴とする請求項１から３のいずれか１
    項に記載の半導体装置の外部電極形成方法。
JP2001370598A 2001-12-04 2001-12-04 半導体装置の外部電極形成方法 Pending JP2003174124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001370598A JP2003174124A (ja) 2001-12-04 2001-12-04 半導体装置の外部電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001370598A JP2003174124A (ja) 2001-12-04 2001-12-04 半導体装置の外部電極形成方法

Publications (1)

Publication Number Publication Date
JP2003174124A true JP2003174124A (ja) 2003-06-20

Family

ID=19179797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001370598A Pending JP2003174124A (ja) 2001-12-04 2001-12-04 半導体装置の外部電極形成方法

Country Status (1)

Country Link
JP (1) JP2003174124A (ja)

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007075727A3 (en) * 2005-12-23 2007-08-23 Tessera Inc Microelectronic packages and methods therefor
JP2009289926A (ja) * 2008-05-28 2009-12-10 Shinko Electric Ind Co Ltd 電子部品装置の製造方法
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8531020B2 (en) 2004-11-03 2013-09-10 Tessera, Inc. Stacked packaging improvements
US8623706B2 (en) 2010-11-15 2014-01-07 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9093435B2 (en) 2011-05-03 2015-07-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9224717B2 (en) 2011-05-03 2015-12-29 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
JP2016016670A (ja) * 2014-11-26 2016-02-01 株式会社山岡製作所 被成形基板
US9324681B2 (en) 2010-12-13 2016-04-26 Tessera, Inc. Pin attachment
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
KR101747832B1 (ko) * 2014-07-18 2017-06-27 토와 가부시기가이샤 전자 부품의 제조 방법, 돌기 전극 구비 판상 부재, 전자 부품 및 돌기 전극 구비 판상 부재의 제조 방법
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires

Cited By (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153562B2 (en) 2004-11-03 2015-10-06 Tessera, Inc. Stacked packaging improvements
US8531020B2 (en) 2004-11-03 2013-09-10 Tessera, Inc. Stacked packaging improvements
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US8927337B2 (en) 2004-11-03 2015-01-06 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
WO2007075727A3 (en) * 2005-12-23 2007-08-23 Tessera Inc Microelectronic packages and methods therefor
US9218988B2 (en) 2005-12-23 2015-12-22 Tessera, Inc. Microelectronic packages and methods therefor
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
US8841772B2 (en) 2007-12-11 2014-09-23 Panasonic Corporation Semiconductor device and method of manufacturing the same
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2009289926A (ja) * 2008-05-28 2009-12-10 Shinko Electric Ind Co Ltd 電子部品装置の製造方法
US9553076B2 (en) 2010-07-19 2017-01-24 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US9123664B2 (en) 2010-07-19 2015-09-01 Tessera, Inc. Stackable molded microelectronic packages
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8907466B2 (en) 2010-07-19 2014-12-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US8637991B2 (en) 2010-11-15 2014-01-28 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US8957527B2 (en) 2010-11-15 2015-02-17 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US8659164B2 (en) 2010-11-15 2014-02-25 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US8623706B2 (en) 2010-11-15 2014-01-07 Tessera, Inc. Microelectronic package with terminals on dielectric mass
US9324681B2 (en) 2010-12-13 2016-04-26 Tessera, Inc. Pin attachment
US9691731B2 (en) 2011-05-03 2017-06-27 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9224717B2 (en) 2011-05-03 2015-12-29 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9093435B2 (en) 2011-05-03 2015-07-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US9252122B2 (en) 2011-10-17 2016-02-02 Invensas Corporation Package-on-package assembly with wire bond vias
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US9041227B2 (en) 2011-10-17 2015-05-26 Invensas Corporation Package-on-package assembly with wire bond vias
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9917073B2 (en) 2012-07-31 2018-03-13 Invensas Corporation Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9095074B2 (en) 2012-12-20 2015-07-28 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9633979B2 (en) 2013-07-15 2017-04-25 Invensas Corporation Microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9893033B2 (en) 2013-11-12 2018-02-13 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
USRE49987E1 (en) 2013-11-22 2024-05-28 Invensas Llc Multiple plated via arrays of different wire heights on a same substrate
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11990382B2 (en) 2014-01-17 2024-05-21 Adeia Semiconductor Technologies Llc Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9837330B2 (en) 2014-01-17 2017-12-05 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9356006B2 (en) 2014-03-31 2016-05-31 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9812433B2 (en) 2014-03-31 2017-11-07 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US10032647B2 (en) 2014-05-29 2018-07-24 Invensas Corporation Low CTE component with wire bond interconnects
US10475726B2 (en) 2014-05-29 2019-11-12 Invensas Corporation Low CTE component with wire bond interconnects
US9947641B2 (en) 2014-05-30 2018-04-17 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
KR101747832B1 (ko) * 2014-07-18 2017-06-27 토와 가부시기가이샤 전자 부품의 제조 방법, 돌기 전극 구비 판상 부재, 전자 부품 및 돌기 전극 구비 판상 부재의 제조 방법
JP2016016670A (ja) * 2014-11-26 2016-02-01 株式会社山岡製作所 被成形基板
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Similar Documents

Publication Publication Date Title
JP2003174124A (ja) 半導体装置の外部電極形成方法
US6979594B1 (en) Process for manufacturing ball grid array package
TWI277500B (en) Method of resin encapsulation, apparatus for resin encapsulation, method of manufacturing semiconductor device, semiconductor device and resin material
JP3194917B2 (ja) 樹脂封止方法
US6560122B2 (en) Chip package with molded underfill
US6258632B1 (en) Molded packaging for semiconductor device and method of manufacturing the same
JP5479247B2 (ja) 半導体装置の製造方法
US20070065653A1 (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
US7371618B2 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
US6864423B2 (en) Bump chip lead frame and package
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
JP2001326238A (ja) 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
JP2000208540A (ja) 薄型半導体チップスケ―ル・パッケ―ジを密封する方法
JPH0870081A (ja) Ｉｃパッケージおよびその製造方法
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
JP2005303251A (ja) 集積回路のパッケージ方法
CN114093778A (zh) 制造半导体器件的方法和对应器件
JP2000114206A (ja) 半導体パッケージの製造方法
JP2011040625A (ja) 半導体装置の製造方法
JP3711333B2 (ja) 半導体装置の製造方法および樹脂封止装置
JPH11163048A (ja) 半導体チップの実装方法
JP5308107B2 (ja) 回路装置の製造方法
JP2000286279A (ja) 樹脂封止装置及び封止方法
CN111416000A (zh) 一种感光芯片封装件及其制作方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20040513

A977 Report on retrieval

Effective date: 20050909

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A521 Written amendment

Effective date: 20051121

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A02 Decision of refusal

Effective date: 20060418

Free format text: JAPANESE INTERMEDIATE CODE: A02