[go: up one dir, main page]

CN110858623A - 可变电阻存储器件及其制造方法 - Google Patents

可变电阻存储器件及其制造方法 Download PDF

Info

Publication number
CN110858623A
CN110858623A CN201910782346.4A CN201910782346A CN110858623A CN 110858623 A CN110858623 A CN 110858623A CN 201910782346 A CN201910782346 A CN 201910782346A CN 110858623 A CN110858623 A CN 110858623A
Authority
CN
China
Prior art keywords
dielectric layer
variable resistance
memory device
resistance memory
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910782346.4A
Other languages
English (en)
Other versions
CN110858623B (zh
Inventor
金秉柱
高永珉
金钟旭
朴洸珉
朴正熙
崔铜成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110858623A publication Critical patent/CN110858623A/zh
Application granted granted Critical
Publication of CN110858623B publication Critical patent/CN110858623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种可变电阻存储器件可以包括：沿第一方向延伸的多条第一导线；沿第二方向延伸的多条第二导线；多个存储单元，相对于自上而下的视图，每个存储单元在第一导线中的相应一条与第二导线中的相应一条之间的各交叉点处，每个存储单元包括夹在顶部电极和底部电极之间的可变电阻结构和开关元件；和第一电介质层，填充存储单元的开关元件之间的空间。第一电介质层的顶表面设置在存储单元的顶部电极的底表面和顶表面之间。

Description

可变电阻存储器件及其制造方法
技术领域
本发明构思涉及半导体器件，更具体而言，涉及可变电阻存储器件及其制造方法。
背景技术
半导体器件可以涵盖存储器件和逻辑器件。存储器件储存数据。一般而言，半导体存储器件可以概括地分为易失性存储器件和非易失性存储器件。易失性存储器件，诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)，在其电源断开时丢失所存储的数据。非易失性存储器件，诸如可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除EPROM(EEPROM)和快闪存储器件，即使在其供电被阻止时也不丢失所存储的数据。
下一代半导体存储器件，例如铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)和相变随机存取存储器(PRAM)，近来被开发以符合半导体存储器件的高性能和低功率的趋势。下一代半导体存储器件包括具有其电阻取决于所施加的电流或电压而变得不同并且其电阻即使在其电流供应或电压供应被断开时也得以保持的特性的材料。
发明内容
本发明构思的一些示例实施方式提供一种可变电阻存储器件及其制造方法，该方法能够改善可变电阻存储器件的电特性并且能够实现工艺简化。
根据本发明构思的一些示例实施方式，一种可变电阻存储器件可以包括：沿第一方向延伸的多条第一导线；沿第二方向延伸的多条第二导线；多个存储单元，相对于自上而下的视图，每个存储单元在第一导线中的相应一条与第二导线中的相应一条之间的各交叉点处，每个存储单元包括夹在顶部电极和底部电极之间的可变电阻结构和开关元件；和第一电介质层，填充存储单元的开关元件之间的空间。第一电介质层的顶表面可以设置在存储单元的顶部电极的底表面和顶表面之间。
根据本发明构思的一些示例实施方式，一种可变电阻存储器件可以包括：沿第一方向延伸的多条第一导线；沿第二方向延伸的多条第二导线；多个开关元件，在第一导线和第二导线之间的交叉点处；在开关元件和第一导线之间的多个可变电阻结构；在开关元件和第二导线之间的多个顶部电极；填充开关元件之间的空间的第一电介质层；和第二电介质层，在第一电介质层上并且填充顶部电极之间的空间，第二电介质层具有比第一电介质层的介电常数大的介电常数。第一电介质层的底表面可以高于可变电阻结构的顶表面。
根据本发明构思的一些示例实施方式，一种制造可变电阻存储器件的方法可以包括：在基板上形成二维布置的多个可变电阻结构；在可变电阻结构上形成包括多个开关元件和在开关元件上的多个顶部电极的多个上结构；以及形成填充上结构之间的空间的第一电介质层。第一电介质层的顶表面可以高于顶部电极的底表面。形成第一电介质层的步骤可以包括：执行流动式气相沉积工艺以在上结构之间形成初级电介质层；以及执行固化工艺以固化初级电介质层。
附图说明
图1示出概念图，其显示了根据本发明构思的一些示例实施方式的可变电阻存储器件。
图2示出电路图，其显示了图1的存储单元叠层。
图3示出平面图，其显示了根据本发明构思的一些示例实施方式的可变电阻存储器件。
图4示出根据示例实施方式的沿图3的线I-I'和II-II'截取的剖视图。
图5示出放大图，显示了根据示例实施方式的图4的部分A。
图6示出放大图，显示了根据示例实施方式的图4的部分A。
图7示出放大图，显示了根据示例实施方式的图4的部分A。
图8至图16示出沿图3的线I-I'和II-II'截取的剖视图，显示了根据本发明构思的一些示例实施方式的制造可变电阻存储器件的方法。
具体实施方式
图1示出概念图，其显示了根据本发明构思的一些示例实施方式的可变电阻存储器件。参考图1，根据本发明构思的一些示例实施方式的可变电阻存储器件10可以包括顺序堆叠在基板100上的多个存储单元叠层MCA。每个存储单元叠层MCA可以包括二维布置的多个可变电阻存储单元。可变电阻存储器件10可以包括设置为位于存储单元叠层MCA之间并且设置用于写、读和擦除存储单元的多条导线。图1显示了五个存储单元叠层MCA，但是本发明构思的一些示例实施方式不限于此。例如，可变电阻存储器件10可以包括仅一个存储单元叠层MCA。
图2示出电路图，其显示了图1的存储单元叠层MCA的示例性细节。图2显示了可变电阻存储器件10的一个存储单元叠层，其在这里被称为第一存储单元叠层MCA1。第一存储单元叠层MCA1可以是并且代表图1的存储单元叠层MCA中的任一个的结构。第一存储单元叠层MCA1可以包括在第一导线CL1和第二导线CL2之间的交叉点处的存储单元MC。虽然未示出，但是第二存储单元叠层可以设置在第一存储单元叠层MCA1上。与第一存储单元叠层MCA1类似，第二存储单元叠层可以包括在第三导线和第四导线之间的交叉点处的存储单元。例如，第三导线可以是与第二导线CL2竖直地间隔开的导线。或者，第二存储单元叠层可以与第一存储单元叠层MCA1共用第二导线CL2，在这种情形下，第三导线可以对应于第二导线CL2。
在第一存储单元叠层MCA1中包括的存储单元MC可以二维地布置在基板上以组成行和列。每个存储单元MC可以包括开关元件和可变电阻结构。当第一导线CL1设置在基板和第二导线CL2之间时，每个存储单元MC中的开关元件可以设置在基板和可变电阻结构之间。或者，可变电阻结构可以设置在基板和开关元件之间。开关元件可以设置在第一导线CL1和第二导线CL2之间的交叉点中的对应一个交叉点处，并且可以与在相邻交叉点处的其它开关元件物理地分离。可变电阻结构可以设置在第一导线CL1和第二导线CL2之间的交叉点中的对应一个交叉点处，并且可以与在相邻交叉点处的其它可变电阻结构物理地分离。或者，多个存储单元MC之间可以共用物理连接的一个可变电阻结构。例如，当在平面图中看时，可变电阻结构可以具有沿第一导线CL1或者第二导线CL2的延伸方向延伸的线形形状。
在示例实施方式中，第一导线CL1可以是字线并且第二导线CL2可以是位线。在其它示例实施方式中，第一导线CL1可以是位线并且第二导线CL2可以是字线。例如，每个存储单元MC可以位于字线和位线之间的每个交叉点处。
图3示出平面图，其显示了根据本发明构思的一些示例实施方式的可变电阻存储器件。图4示出沿图3的线I-I'和II-II'截取的剖视图。图5示出放大图，其显示了根据示例实施方式的图4的部分A。
参考图3至图5，存储单元叠层可以设置在基板100上。例如，存储单元叠层可以对应于参考图1和图2讨论的存储单元叠层MCA之一。存储单元叠层可以设置于顺序提供在基板100上的第一导线CL1和第二导线CL2之间。第一导线CL1可以沿基本平行于基板100的顶表面的第一方向D1延伸，第二导线CL2可以沿交叉第一方向D1并且基本平行于基板100的顶表面的第二方向D2延伸。第一导线CL1和第二导线CL2可以包括导电材料，诸如铜或铝。第一导线CL1和第二导线CL2还可以包括导电的金属氮化物，诸如TiN或WN。
多个存储单元MC可以设置在第一导线CL1和第二导线CL2之间的交叉点处。每个存储单元MC可以包括可变电阻结构CR和开关元件SW。每个存储单元MC还可以包括在可变电阻结构CR和开关元件SW之间的中间电极ME。可变电阻结构CR可以设置在开关元件SW和基板100之间。或者，开关元件SW可以设置在可变电阻结构CR和基板100之间。以下描述针对其中可变电阻结构CR设置在开关元件SW与第一导线CL1中的对应一条第一导线之间的示例，但是本发明构思不限于此。
第一导线CL1可以设置在下层间电介质层107中。可变电阻结构CR可以设置在凹槽RS中，该凹槽RS形成于设置在第一导线CL1上的第一、第二和第三层间电介质层111、113和115中。例如，第一、第二和第三层间电介质层111、113和115可以包括硅氮化物或硅氮氧化物。当在平面图中看时，凹槽RS可以二维地布置在第一导线CL1和第二导线CL2之间的交叉点处。或者，可变电阻结构CR可以具有沿第一方向D1或第二方向D2延伸的多个线形形状。
可变电阻结构CR可以由具有能够储存数据的物理特性的至少一种材料形成。在其中相变存储器件作为根据本发明构思的一些示例实施方式的可变电阻存储器件被采用的情况下，可变电阻结构CR可以包括其相位基于温度在晶态和非晶态之间可逆变化的材料。例如，可变电阻结构CR可以具有大约250℃至大约350℃的在晶态和非晶态之间的相变温度。可变电阻结构CR可以由其中Te和Se中的一种或更多种作为硫属元素与Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、In、Ti、Ga、P、O和C中的一种或更多种组合的化合物形成。例如，可变电阻结构CR可以包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe和InSbTe中的一种或更多种。作为另一示例，可变电阻结构CR可以包括其中含Ge层和不含Ge层重复堆叠的超晶格结构。例如，可变电阻结构CR可以包括其中GeTe层和SnTe层重复堆叠的结构。
在其它实施方式中，可变电阻结构CR可以包括钙钛矿化合物和导电金属氧化物中的一种或更多种。例如，可变电阻结构CR可以包括铌氧化物、钛氧化物、镍氧化物、锆氧化物、钒氧化物、PCMO((Pr,Ca)MnO3)、锶-钛氧化物、钡-锶-钛氧化物、锶-锆氧化物、钡-锆氧化物和钡-锶-锆氧化物中的一种或更多种。当可变电阻结构CR包括过渡金属氧化物时，可变电阻结构CR可以具有比硅氧化物层的介电常数大的介电常数。在其它实施方式中，可变电阻结构CR可以具有导电金属氧化物层和隧道电介质层的双层结构，或者第一导电金属氧化物层、隧道电介质层和第二导电金属氧化物层的三层结构。隧道电介质层可以包括铝氧化物、铪氧化物或硅氧化物。
加热电极HE可以设置在第一导线CL1和可变电阻结构CR之间。每个加热电极HE可以将在第一方向D1上彼此相邻的一对可变电阻结构CR连接到第一导线CL1。例如，每个加热电极HE可以包括连接到第一导线CL1的水平段BP，并且还包括从水平段BP的相反端部朝向所述一对可变电阻结构CR延伸的一对竖直段SP。作为另一示例，加热电极HE可以二维地布置在第一导线CL1和第二导线CL2之间的交叉点处。
加热电极HE可以是用于加热可变电阻结构CR并使可变电阻结构CR相变的电极。加热电极HE可以由其电阻率大于第一导线CL1的电阻率的材料形成。例如，加热电极HE可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO中的一种或更多种。
间隔物图案127可以设置在第二层间电介质层113和加热电极HE之间。间隔物图案127可以沿加热电极HE的水平段BP和竖直段SP延伸。例如，间隔物图案127可以包括硅氧化物和硅氮氧化物中的一种或更多种。
可变电阻结构CR可以占据凹槽RS的下部分，中间电极ME可以占据凹槽RS的上部分。中间电极ME可以将可变电阻结构CR电连接到开关元件SW，并且可以防止可变电阻结构CR和开关元件SW之间的直接接触。中间电极ME可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的一种或更多种。第一、第二和第三层间电介质层111、113和115的顶表面可以与中间电极ME的顶表面共面。或者，中间电极ME可以设置在第一、第二和第三层间电介质层111、113和115上。
每个开关元件SW可以是表现出双向特性的OTS(双向阈值开关)器件。例如，每个开关元件SW可以是基于表现出非线性I-V曲线(例如S型I-V曲线)的阈值开关现象的器件。开关元件SW可以与晶态和非晶态之间的相变温度相关联，该相变温度比与可变电阻结构CR相关联的相变温度大。例如，开关元件SW可以具有大约350℃至大约450℃的相变温度。因此，当操作根据本发明构思的一些示例实施方式的可变电阻存储器件时，可变电阻结构CR可以配置为在晶态和非晶态之间可逆地变化，同时开关元件SW可以保持实质上非晶态而没有相变。在这个描述中，术语“实质上非晶态”可以不排除在物体中局部晶粒边界或局部结晶部分的存在。
开关元件SW可以由其中Te和Se中的一种或更多种作为硫属元素与Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P中的一种或更多种组合的化合物形成。除所述化合物之外，开关元件SW还可以包括热稳定元素。热稳定元素可以是C、N和O中的一种或更多种。例如，开关元件SW可以包括AsTe、AsSe、GeTe、SnTe、GeSe、SnTe、SnSe、ZnTe、AsTeSe、AsTeGe、AsSeGe、AsTeGeSe、AsSeGeSi、AsSeGeC、AsTeGeSi、AsTeGeS、AsTeGeSiIn、AsTeGeSiP、AsTeGeSiSbS、AsTeGeSiSbP、AsTeGeSeSb、AsTeGeSeSi、AsTeGeSiSeNS、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe和GeAsBiSe中的一种或更多种。
底部碳电极图案142可以设置在开关元件SW和中间电极ME之间。例如，底部碳电极图案142可以包括含碳的导电材料。
顶部电极TE可以设置在开关元件SW和第二导线CL2之间。顶部电极TE可以在对应的开关元件SW上二维地彼此间隔开。或者，每个顶部电极TE可以共同连接到沿第一方向D1布置的开关元件SW。
第二导线CL2可以设置在顶部电极TE上。第二导线CL2可以跨第三电介质层117在第一方向D1上彼此间隔开。第三电介质层117可以包括例如硅氧化物或硅氮氧化物。
第一电介质层161可以设置为填充开关元件SW之间的空间。第一电介质层161可以是低k电介质层。例如，第一电介质层161可以具有比下面将讨论的第二电介质层的介电常数小的介电常数。第一电介质层161的低介电常数可以减小存储单元MC之间的串扰。
第一电介质层161可以包含碳。例如，第一电介质层161可以包括硅碳氧化物、硅氧碳氮化物和硅碳氮化物中的一种或更多种。当在平面图中看时，第一电介质层161可以具有格栅形状。第一电介质层161可以具有比可变电阻结构CR的顶表面高的底表面。
以下将详细描述顶部电极TE和第一电介质层161。
如图5所示，第一电介质层161可以具有比顶部电极TE的底表面H1高且比顶部电极TE的顶表面H3低的顶表面H2。例如，第一电介质层161的顶表面H2可以水平地交叠顶部电极TE。在图5的实施方式中，顶部电极TE可以包括顺序堆叠的第一碳电极图案152、金属图案154和第二碳电极图案156。第一电介质层161的顶表面H2可以低于金属图案154的顶表面H4。第一电介质层161的顶表面H2可以低于第二碳电极图案156的底表面。第一电介质层161的顶表面H2可以高于金属图案154的底表面H5。第一电介质层161的顶表面H2可以高于第一碳电极图案152的顶表面。或者，第一电介质层161的顶表面H2可以低于第一碳电极图案152的顶表面。在这种情形下，第一电介质层161的顶表面H2可以低于金属图案154的底表面H5。
第一和第二碳电极图案152和156可以包括含碳的导电材料。金属图案154可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的一种或更多种。例如，第一碳电极图案152可以具有比第二碳电极图案156的厚度大的厚度。
第二电介质层164可以设置在第一电介质层161上。第二电介质层164可以填充顶部电极TE之间的空间。当在平面图中看时，第二电介质层164可以具有格栅形状。第二电介质层164可以具有比第一电介质层161的介电常数大的介电常数。例如，第二电介质层164可以包括硅氧化物或硅氮氧化物。
第二电介质层164可以具有与第一电介质层161的顶表面H2对应的底表面。第二电介质层164可以具有在与顶部电极TE的顶表面H3的高度相同或比顶部电极TE的顶表面H3的高度低的高度处的顶表面。
第二电介质层164上可以设置有填充第二导线CL2之间的空间的第三电介质层117。第三电介质层117可以包括跨第二导线CL2在第一方向D1上彼此分离的多个电介质图案。第三电介质层117可以具有比顶部电极TE的顶表面H3低的底表面。第三电介质层117可以具有比第一电介质层161的介电常数大的介电常数。例如，第三电介质层117可以包括硅氧化物或硅氮氧化物。第三电介质层117可以由与第二电介质层164的材料相同或不同的材料形成。
图6示出放大图，显示了根据示例实施方式的图4的部分A。为了描述的简便起见，将省略重复组件的说明。参考图6，顶部电极TE可以包括第一碳电极图案152和在第一碳电极图案152上的金属图案154。在本实施方式中，可以不提供第二碳电极图案(见图5的156)。金属图案154可以接触第二导线CL2。第一电介质层161的顶表面H2可以高于金属图案154的底表面H5。第三电介质层117的底表面可以低于金属图案154的顶表面H3。
图7示出放大图，其显示了根据示例实施方式的图4的部分A。参考图7，顶部电极TE可以包括碳电极图案152。碳电极图案152可以具有与第二导线CL2接触的顶表面H3。碳电极图案152可以具有与开关元件SW的顶表面接触的底表面H1。第一电介质层161的顶表面H2可以高于碳电极图案152的底表面H1并且低于碳电极图案152的顶表面H3。第三电介质层117的底表面可以低于碳电极图案152的顶表面H3。
返回参考图3和图4，侧壁电介质层146可以设置在开关元件SW和第一电介质层161之间。侧壁电介质层146可以延伸到第一电介质层161的底表面上。例如，侧壁电介质层146可以在第一电介质层161与第一、第二和第三层间电介质层111、113和115中的每个之间延伸。侧壁电介质层146可以延伸到顶部电极TE的侧壁上。例如，侧壁电介质层146的顶表面可以与顶部电极TE的顶表面共面。侧壁电介质层146可以不含氧。侧壁电介质层146可以包括其介电常数大于第一电介质层161的介电常数的材料。作为一示例，侧壁电介质层146可以包括硅氮化物层。作为另一示例，侧壁电介质层146可以包括硅氮化物层和硅氧化物层。
根据本发明构思的一些示例实施方式，存储单元MC之间可以具有减小的串扰。此外，存储单元MC之间可以具有更小的孔隙。
图8至图16示出沿图3的线I-I'和II-II'截取的剖视图，显示了根据本发明构思的一些示例实施方式的制造可变电阻存储器件的方法。
参考图3和图8，可以在基板100上形成第一导线CL1。第一导线CL1可以设置在下层间电介质层107中。可以在第一导线CL1上形成第一层间电介质层111，然后可以在第一层间电介质层111中形成沿第二方向D2延伸的沟槽TC。沟槽TC的形成可以包括各向异性蚀刻工艺。每个沟槽TC可以与多条第一导线CL1相交。第一层间电介质层111可以由例如硅氮化物或硅氮氧化物形成。
可以在其中具有沟槽TC的第一层间电介质层111上顺序地形成电极层121和间隔物层126。电极层121和间隔物层126可以沿沟槽TC的形状共形地形成。电极层121可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN和TiO中的一种或更多种。间隔物层126可以包括硅氧化物和硅氮氧化物中的一种或更多种。可以在间隔物层126上形成填充沟槽TC的第二层间电介质层113。第二层间电介质层113可以由例如与第一层间电介质层111的材料相同的材料形成。
参考图3和图9，可以执行平坦化工艺直到第一层间电介质层111暴露。可以顺序地蚀刻第二层间电介质层113、间隔物层126和电极层121以形成开口OP。结果，电极层121可以变成加热电极HE，间隔物层126可以变成间隔物图案127。加热电极HE可以在第一方向D1和第二方向D2上彼此间隔开，并且其可以保持间隔物图案127的形状。可以形成第三层间电介质层115以填充开口OP。第三层间电介质层115的形成可以包括平坦化工艺。第三层间电介质层115可以由与第一层间电介质层111的材料相同的材料形成。
参考图3和图10，可以形成凹槽RS以暴露加热电极HE的上部分。凹槽RS的形成可以包括蚀刻间隔物图案127的上部分以及蚀刻加热电极HE的上部分。湿蚀刻工艺可以用于蚀刻间隔物图案127和加热电极HE。可以执行各向同性湿蚀刻工艺以扩大通过去除加热电极HE的上部分和间隔物图案127的上部分而形成的空的空间。例如，各向同性湿蚀刻工艺可以使用包括磷酸的蚀刻剂。
参考图3和图11，可以在凹槽RS中顺序地形成可变电阻结构CR和中间电极ME。可变电阻结构CR可以通过形成可变电阻层以填充凹槽RS以及然后蚀刻可变电阻层的上部分而形成。可变电阻层可以包括GeSbTe、GeTeAs、SbTeSe、GeTe、SbTe、SeTeSn、GeTeSe、SbSeBi、GeBiTe、GeTeTi、InSe、GaTeSe和InSbTe中的一种或更多种。可变电阻层可以通过物理气相沉积或化学气相沉积形成。
可以在凹槽RS的上部分中形成中间电极ME。中间电极ME可以通过在具有可变电阻结构CR的所得物结构上形成电极层以及然后在该电极层上执行平坦化工艺。或者，可以省略中间电极ME的形成。中间电极ME可以包括W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的一种或更多种。
参考图3和图12，可以在具有中间电极ME的所得物结构上顺序地形成底部碳电极层141、开关层143和顶部电极层151、153和155。可以在顶部电极层151、153和155上形成掩模层157。顶部电极层151、153和155可以包括第一碳电极层151、金属层153和第二碳电极层155。第一和第二碳电极层151和155可以由含碳的导电材料形成。金属层153可以由W、Ti、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、WN、CoSiN、WSiN、TaN、TaCN和TaSiN中的一种或更多种形成。或者，如参考图6或图7讨论的，可以不形成第一和第二碳电极层151和155之一和/或金属层153。
参考图3和图13，掩模层157可以转变成掩模图案158，然后可以使用掩模图案158顺序地蚀刻顶部电极层151、153和155、开关层143和底部碳电极层141。结果，上结构US可以形成为包括底部碳电极图案142、开关元件SW和顶部电极TE。每个顶部电极TE可以包括第一碳电极图案152、金属图案154和第二碳电极图案156。上结构US可以沿第一方向D1和第二方向D2二维地彼此间隔开。开关层143可以由其中Te和Se中的一种或更多种作为硫属元素与Ge、Sb、Bi、Al、Pb、Sn、Ag、As、S、Si、In、Ti、Ga和P中的一种或更多种组合的化合物形成。除所述化合物之外，开关层143还可以包括热稳定元素。
可以形成侧壁电介质层146以覆盖上结构US。例如，侧壁电介质层146可以通过化学气相沉积形成。侧壁电介质层146可以由不含氧的材料形成。例如，侧壁电介质层146可以包括硅氮化物层。
参考图3和图14，可以在上结构US之间形成第一电介质层161。第一电介质层161的形成可以包括执行流动式化学气相沉积工艺以形成初级第一电介质层以及在该初级第一电介质层上执行固化工艺C1。通过流动式化学气相沉积工艺形成的初级第一电介质层可以从上结构US之间的下部分朝向上部分顺序地填充，并且可以从上结构US的侧壁相对较少地生长。结果，孔隙的形成可以在上结构US之间减少。固化工艺C1可以是紫外线固化工艺、热固化工艺、等离子体固化工艺等等。第一电介质层161可以包含碳。例如，第一电介质层161可以包括硅碳氧化物、硅氧碳氮化物和硅碳氮化物中的一种或更多种。
在终止第一电介质层161的形成之后，可以执行回蚀工艺。例如，可以通过湿蚀刻工艺执行回蚀工艺。第一电介质层161可以具有其高度取决于回蚀工艺的顶表面。例如，回蚀工艺可以控制以使第一电介质层161具有参考图5至7讨论的高度。或者，可以不执行回蚀工艺。
参考图3和15，可以在第一电介质层161上形成初级第二电介质层163。初级第二电介质层163的形成可以使用与用于第一电介质层161的形成不同的工艺和腔室。初级第二电介质层163可以由例如原子层沉积(ALD)或化学气相沉积(CVD)形成。例如，CVD工艺可以通过或者流动式CVD或者非流动式CVD执行。初级第二电介质层163可以不包含碳。例如，初级第二电介质层163可以包括硅氧化物层和硅氮氧化物层中的一种或更多种。
参考图3和16，初级第二电介质层163可以经历平坦化工艺以形成第二电介质层164。在执行平坦化工艺时，还可以去除掩模图案158。此外，平坦化工艺可以去除第二碳电极图案156的一部分和侧壁电介质层146的一部分。因此，在平坦化工艺之后，第二碳电极图案156可以具有比第一碳电极图案152的厚度小的厚度。
返回参考图3和4，可以在顶部电极TE上形成第二导线CL2。第二导线CL2的形成可以包括在顶部电极TE上形成导电层以及然后图案化该导电层。可以形成第三电介质层117以填充第二导线CL2之间的空间。例如，第三电介质层117可以包括硅氧化物层和硅氮氧化物层中的一种或更多种。
根据本发明构思的一些示例实施方式，可以使用较少产生孔隙的材料或方法填充上结构US之间的空间。因此，可以防止在用导电材料或蚀刻材料填充孔隙时引起的可靠性劣化。此外，因为平坦化工艺的目标是不包含碳的第二电介质层，所以可以容易地执行平坦化工艺。
根据本发明构思的可变电阻存储器件可以减少其介电常数低的存储单元之间的串扰。制造可变电阻存储器件的方法可以减轻在存储单元之间的孔隙的发生。此外，可以容易地执行平坦化工艺。
虽然已经参考附图讨论了本发明构思的示例性实施方式，但是将理解，可以在其中进行形式和细节上的各种变化而不脱离如由下面的权利要求限定的本发明构思的精神和范围。因此，将理解，以上描述的一些示例实施方式在所有方面仅是说明性的而不是限制性的。
本申请要求享有2018年8月24日在韩国知识产权局提交的第10-2018-0099180号韩国专利申请的优先权，其公开通过引用整体合并于此。

Claims (25)

1.一种可变电阻存储器件，包括：
沿第一方向延伸的多条第一导线；
沿第二方向延伸的多条第二导线；
多个存储单元，相对于自上而下的视图，每个存储单元在所述第一导线中的相应一条与所述第二导线中的相应一条之间的各交叉点处，每个存储单元包括夹在顶部电极和底部电极之间的可变电阻结构和开关元件；
第一电介质层，填充所述存储单元的所述开关元件之间的空间，
其中所述第一电介质层的顶表面设置在所述存储单元的所述顶部电极的底表面和顶表面之间。
2.根据权利要求1所述的可变电阻存储器件，还包括在所述第一电介质层上并且填充所述存储单元的所述顶部电极之间的空间的第二电介质层，
其中所述第一电介质层具有比所述第二电介质层的介电常数小的介电常数。
3.根据权利要求2所述的可变电阻存储器件，其中所述第一电介质层包含碳，和
其中所述第二电介质层不包含碳。
4.根据权利要求3所述的可变电阻存储器件，其中所述第一电介质层包括硅碳氧化物、硅氧碳氮化物和硅碳氮化物中的一种或更多种。
5.根据权利要求2所述的可变电阻存储器件，还包括在所述第二电介质层上并且填充所述第二导线之间的空间的第三电介质层，
其中所述第三电介质层具有比所述第一电介质层的所述介电常数大的介电常数。
6.根据权利要求2所述的可变电阻存储器件，其中每个所述顶部电极包括顺序堆叠的第一碳电极图案、金属图案和第二碳电极图案，和
其中所述第一电介质层的所述顶表面比所述金属图案的顶表面低。
7.根据权利要求6所述的可变电阻存储器件，其中所述第一电介质层的所述顶表面高于所述金属图案的底表面。
8.根据权利要求2所述的可变电阻存储器件，其中每个所述顶部电极包括碳电极图案和在所述碳电极图案上的金属图案。
9.根据权利要求8所述的可变电阻存储器件，其中所述金属图案的顶表面接触所述第二导线，和
其中所述第一电介质层的所述顶表面高于所述金属图案的底表面。
10.根据权利要求2所述的可变电阻存储器件，其中每个所述顶部电极包括碳电极图案，和
其中所述第一电介质层的所述顶表面高于所述碳电极图案的底表面并且低于所述碳电极图案的顶表面。
11.根据权利要求1所述的可变电阻存储器件，还包括在所述第一电介质层和所述开关元件之间的侧壁电介质层，
其中所述第一电介质层的介电常数小于所述侧壁电介质层的介电常数。
12.根据权利要求11所述的可变电阻存储器件，其中所述侧壁电介质层延伸到所述第一电介质层的底表面上。
13.根据权利要求11所述的可变电阻存储器件，其中所述侧壁电介质层包括硅氮化物和硅氧化物中的一种或多种。
14.根据权利要求11所述的可变电阻存储器件，还包括在所述第一电介质层上并且填充所述存储单元的所述顶部电极之间的空间的第二电介质层，
其中所述侧壁电介质层的所述介电常数大于所述第二电介质层的介电常数。
15.一种可变电阻存储器件，包括：
沿第一方向延伸的多条第一导线；
沿第二方向延伸的多条第二导线；
多个开关元件，在所述第一导线和所述第二导线之间的交叉点处；
在所述开关元件和所述第一导线之间的多个可变电阻结构；
在所述开关元件和所述第二导线之间的多个顶部电极；
填充所述开关元件之间的空间的第一电介质层；和
第二电介质层，在所述第一电介质层上并且填充所述顶部电极之间的空间，所述第二电介质层具有比所述第一电介质层的介电常数大的介电常数，其中所述第一电介质层的底表面高于所述可变电阻结构的顶表面。
16.根据权利要求15所述的可变电阻存储器件，其中所述第一电介质层的顶表面设置在所述顶部电极的底表面和顶表面之间。
17.根据权利要求15所述的可变电阻存储器件，还包括在所述第二电介质层上并且填充所述第二导线之间的空间的第三电介质层，
其中所述第三电介质层具有比所述第一电介质层的介电常数大的介电常数。
18.根据权利要求15所述的可变电阻存储器件，其中每个所述顶部电极包括碳电极图案，和
其中所述第一电介质层的顶表面高于所述碳电极图案的底表面。
19.根据权利要求15所述的可变电阻存储器件，还包括在所述第一电介质层和所述开关元件之间的侧壁电介质层，
其中所述第一电介质层的所述介电常数小于所述侧壁电介质层的介电常数。
20.根据权利要求15所述的可变电阻存储器件，其中所述第一电介质层包含碳，和
其中所述第二电介质层不包含碳。
21.一种制造可变电阻存储器件的方法，所述方法包括：
在基板上形成二维布置的多个可变电阻结构；
在所述可变电阻结构上形成包括多个开关元件和在所述开关元件上的多个顶部电极的多个上结构；以及
形成填充所述上结构之间的空间的第一电介质层，
其中所述第一电介质层的顶表面高于所述顶部电极的底表面，以及
其中形成所述第一电介质层包括：
执行流动式气相沉积工艺以在所述上结构之间形成初级电介质层；以及
执行固化工艺以固化所述初级电介质层。
22.根据权利要求21所述的方法，其中形成所述第一电介质层还包括：在执行所述固化工艺之后，执行回蚀工艺。
23.根据权利要求21所述的方法，其中固化所述初级电介质层包括紫外线(UV)固化工艺。
24.根据权利要求21所述的方法，还包括：
在所述第一电介质层上形成第二电介质层；以及
去除所述第二电介质层的上部分以暴露所述上结构。
25.根据权利要求21所述的方法，还包括：
在形成所述上结构之前，形成填充所述可变电阻结构之间的空间的层间电介质层；以及
在形成所述第一电介质层之前，形成覆盖所述上结构的侧壁的侧壁电介质层。
CN201910782346.4A 2018-08-24 2019-08-23 可变电阻存储器件及其制造方法 Active CN110858623B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180099180A KR102607117B1 (ko) 2018-08-24 2018-08-24 가변 저항 메모리 소자 및 이의 제조 방법
KR10-2018-0099180 2018-08-24

Publications (2)

Publication Number Publication Date
CN110858623A true CN110858623A (zh) 2020-03-03
CN110858623B CN110858623B (zh) 2024-02-02

Family

ID=69586382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910782346.4A Active CN110858623B (zh) 2018-08-24 2019-08-23 可变电阻存储器件及其制造方法

Country Status (3)

Country Link
US (1) US11094745B2 (zh)
KR (1) KR102607117B1 (zh)
CN (1) CN110858623B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115259157A (zh) * 2022-08-23 2022-11-01 重庆大学 一种SnSe/Ti3C2Tx热电复合材料及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102607181B1 (ko) 2018-10-05 2023-11-29 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
US11594678B2 (en) * 2020-03-03 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier layer in programmable metallization cell
US11967504B2 (en) * 2021-06-17 2024-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures in transistor devices and methods of forming same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070031714A (ko) * 2005-09-15 2007-03-20 재단법인서울대학교산학협력재단 상변화 메모리 소자 및 그 제조방법
TW201017824A (en) * 2008-08-07 2010-05-01 Sandisk 3D Llc A memory cell that includes a carbon-based memory element and methods of forming the same
US20110248235A1 (en) * 2010-04-08 2011-10-13 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods for fabricating the same
US20170117327A1 (en) * 2015-10-27 2017-04-27 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
KR20170085409A (ko) * 2016-01-13 2017-07-24 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
CN107093612A (zh) * 2016-02-17 2017-08-25 三星电子株式会社 可变电阻存储器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
KR102171264B1 (ko) 2014-06-18 2020-10-28 삼성전자 주식회사 저 유전율 층을 가지는 메모리 소자 및 그 제조방법
US9768378B2 (en) 2014-08-25 2017-09-19 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9704923B1 (en) 2015-12-23 2017-07-11 Intel Corporation Dual-layer dielectric in memory device
KR102446863B1 (ko) 2016-02-22 2022-09-23 삼성전자주식회사 메모리 소자 및 그 제조방법
KR102473660B1 (ko) 2016-02-22 2022-12-02 삼성전자주식회사 메모리 소자 및 그 제조 방법
KR102465967B1 (ko) * 2016-02-22 2022-11-10 삼성전자주식회사 메모리 소자 및 그 제조방법
KR20170099216A (ko) * 2016-02-23 2017-08-31 삼성전자주식회사 메모리 소자 및 그 제조 방법
KR102584288B1 (ko) 2016-08-03 2023-09-27 삼성전자주식회사 비휘발성 메모리 장치
US10157790B1 (en) * 2017-09-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070031714A (ko) * 2005-09-15 2007-03-20 재단법인서울대학교산학협력재단 상변화 메모리 소자 및 그 제조방법
TW201017824A (en) * 2008-08-07 2010-05-01 Sandisk 3D Llc A memory cell that includes a carbon-based memory element and methods of forming the same
US20110248235A1 (en) * 2010-04-08 2011-10-13 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods for fabricating the same
US20170117327A1 (en) * 2015-10-27 2017-04-27 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
KR20170085409A (ko) * 2016-01-13 2017-07-24 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
CN107093612A (zh) * 2016-02-17 2017-08-25 三星电子株式会社 可变电阻存储器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115259157A (zh) * 2022-08-23 2022-11-01 重庆大学 一种SnSe/Ti3C2Tx热电复合材料及其制备方法
CN115259157B (zh) * 2022-08-23 2023-09-26 重庆大学 一种SnSe/Ti3C2Tx热电复合材料及其制备方法

Also Published As

Publication number Publication date
US11094745B2 (en) 2021-08-17
KR102607117B1 (ko) 2023-11-29
KR20200022943A (ko) 2020-03-04
US20200066800A1 (en) 2020-02-27
CN110858623B (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
KR102720133B1 (ko) 가변 저항 메모리 소자 및 이의 제조 방법
US10777745B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
US11245073B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
CN110858623B (zh) 可变电阻存储器件及其制造方法
US20180019281A1 (en) Variable resistance memory devices and methods of fabricating the same
CN109698271B (zh) 可变电阻存储器件及其制造方法
US11127900B2 (en) Variable resistance memory devices, and methods of forming variable resistance memory devices
US11276821B2 (en) Variable resistance memory device
KR102607181B1 (ko) 가변 저항 메모리 소자 및 이의 제조 방법
KR20170085409A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
US10476000B2 (en) Method of forming a layer and a method of fabricating a variable resistance memory device using the same
US20200083444A1 (en) Variable resistance memory device and method of manufacturing the same
US11502130B2 (en) Variable resistance memory device and method of fabricating the same
KR20210124611A (ko) 3차원 반도체 메모리 장치
US11177320B2 (en) Variable resistance memory device and method of fabricating the same
KR20250112592A (ko) 가변 저항 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant