CN110718259A - 一种非易失存储器检测电路及检测方法 - Google Patents

Abstract

本发明实施例提供了一种非易失存储器检测电路及检测方法，该电路包括：补偿电路与充电电路连接，用于补偿非易失存储器检测电路的阈值偏差；充电电路与存储单元选择电路连接，用于在初始时，对存储单元选择电路进行充电；充电电路与比较电路连接，用于当存储单元选择电路充电稳定后，对比较电路进行充电，且，当比较电路充电稳定后，结束对比较电路和存储单元选择电路的充电；存储单元选择电路通过充电电路，与比较电路构成电流回路，以使比较电路根据电流回路输出高电平或低电平。本发明实施例通过补偿电路可以补偿检测电路的部分阈值偏差，使得检测电路能精确的检测出非易失存储器中各存储单元的数据状态。

Description

一种非易失存储器检测电路及检测方法

技术领域

本发明涉及存储器处理技术领域，特别是涉及一种非易失存储器检测电路及检测方法。

背景技术

随着各种电子装置及嵌入式系统等的发展，非易失性存储器件被广泛应用于电子产品中。以非易失性存储器NAND闪存(NAND Flash Memory)为例，NAND存储器由多个存储单元(cell)组成，存储单元可以是负阈值存储单元，即导通阈值电压是负值的存储单元；也可以是正阈值存储单元，即导通阈值电压是正值的存储单元；根据存储单元工作时的导通电流，可以读取存储单元的数据状态，例如擦除状态、编程状态等。

现有技术的非易失存储器检测电路中，晶体管的阈值电压会随着集成电路工艺、工作电压或工作温度环境等的变化而变化，导致通过晶体管中的电流不稳定，使得检测电路不能精确的检测出非易失存储器中各存储单元的数据状态。

发明内容

鉴于上述问题，提出了本发明实施例的一种非易失存储器检测电路及检测方法，以提高对存储单元数据检测的准确度。

根据本发明的第一方面，提供了一种非易失存储器检测电路，所述方法包括：

补偿电路、充电电路、比较电路、存储单元选择电路；

所述补偿电路与所述充电电路连接，用于补偿所述非易失存储器检测电路的阈值偏差；

所述充电电路与所述存储单元选择电路连接，用于在初始时，对所述存储单元选择电路进行充电；

所述充电电路与所述比较电路连接，用于当所述存储单元选择电路充电稳定后，对所述比较电路进行充电，且，当所述比较电路充电稳定后，结束对所述比较电路和所述存储单元选择电路的充电；

所述存储单元选择电路通过所述充电电路，与所述比较电路构成电流回路，以使所述比较电路根据所述电流回路输出高电平或低电平；

所述比较电路的输出端作为所述非易失存储器检测电路的输出端。

根据本发明的第二方面，提供了一种非易失存储器处理检测方法，应用于上述的非易失存储器检测电路中，所述检测方法包括：

在所述存储单元选择电路中确定待检测存储单元；

通过所述充电电路对所述存储单元选择电路充电；

当所述存储单元选择电路充电稳定后，通过所述充电电路对所述比较电路的第二输入端充电；其中，所述比较电路的第一输入端设置有比较电压VTH；

当所述比较电路的第二输入端充电稳定后，结束对所述存储单元选择电路和所述比较电路的充电，且，通过控制所述充电电路使所述存储单元选择电路与所述比较电路构成电流回路；

根据所述电流回路确定所述待检测存储单元的数据状态。

本发明实施例中，设置了补偿电路，通过补偿电路可以补偿检测电路的部分阈值偏差，使得非易失存储器检测电路在进行存储单元检测时，减少因为充电电路的晶体管阈值偏差带来电流不稳定，使得检测电路能精确的检测出非易失存储器中各存储单元的数据状态。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是本发明实施例提供的一种非易失存储器检测电路的结构示意图；

图2是本发明实施例提供的一种存储单元确定模块的结构示意图；

图3是本发明实施例提供的一种非易失存储器处理检测电路的时序图；

图4是本发明实施例提供的一种非易失存储器处理检测方法的流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。

实施例一

参照图1，示出了一种非易失存储器检测电路，具体可以包括：补偿电路100、充电电路300、比较电路400、存储单元选择电路200。

所述补偿电路100与所述充电电路300连接，用于补偿所述非易失存储器检测电路的阈值偏差；所述充电电路300与所述存储单元选择电路200连接，用于在初始时，对所述存储单元选择电路200进行充电；所述充电电路300与所述比较电路400连接，用于当所述存储单元选择电路200充电稳定后，对所述比较电路400进行充电，且，当所述比较电路400充电稳定后，结束对所述比较电路400和所述存储单元选择电路200的充电；所述存储单元选择电路200通过所述充电电路300，与所述比较电路400构成电流回路，以使所述比较电路400根据所述电流回路输出高电平或低电平；所述比较电路400的输出端作为所述非易失存储器检测电路的输出端。

本发明实施例中，检测电路工作时，SBUS首先要预充值到一个固定的电压，再通过SBUS到存储单元cell的通路进行放电，不同的存储单元会使得SBUS放电能力不同，导致SBUS降低的电压ΔV不同，最终通过比较SBUS与VTH的电压大小来分辨存储单元中存储的数值，BUS<VTH，为擦除状态“1”，SBUS>VTH，为编程状态“0”。非易失存储器检测电路的工作原理具体如下：

第一阶段，通过充电电路300为存储单元选择电路200的位线(BL)电压充电，在存储单元选择电路中，可以通过逻辑控制选中待检测存储单元，除了被选中待检测存储单元以外，其他的存储单元都为导通状态，待检测存储单元的阈值电压决定了存储单元选择电路200流经充电电路300的电流大小。

第二阶段，当存储单元选择电路200的BL电压充电稳定后，通过充电电路300对比较电路400的第二输入端SBUS充电，在比较电路400的第一输入端设置有比较电压VTH。

第三阶段，当比较电路400的第二输入端SBUS充电稳定后，结束对存储单元选择电路200和比较电路400的充电，且，通过控制充电电路300使存储单元选择电路200与比较电路400构成电流回路；此时，待测试存储单元的电流就由比较电路400的第二输入端SBUS提供，不同待测试存储单元的导通阈值电压不同、存储数据状态不同导致SBUS放电不同，使得SBUS电压的不同，进而可以通过比较对比较电路400的第二输入端SBUS电压与比较电路400的第一输入端VTH的大小，分辨存储单元的数值状态，具体可以是：SBUS<VTH，为擦除状态“1”，SBUS>VTH，为编程状态“0”。

在上述第一阶段到第三阶段中，由于充电电路300中的使用的元器件的阈值电压会随着工作电压的不同、工作环境的不同等发生改变，导致SBUS的电压不稳定，容易发生分辨存储单元数值状态错误的现象；因此补偿电路100中可以设置与充电电路300元器件相互补偿的电路结构，补偿充电电路300的阈值偏差，使得SBUS中的电压稳定，能精确的检测出非易失存储器中各存储单元的数据状态。具体应用中，补偿电路100和充电电路300可以由NMOS晶体管搭建，该补偿电路100中的NMOS晶体管型号可以与充电电路300的NMOS型号匹配，以补偿充电电路300中NMOS晶体管的阈值偏差，使得SBUS充电电位稳定。

优选地，参照图1，所述充电电路300包括：NMOS晶体管M1、M2、M3、第一电源VDD；所述M1的漏极与所述第一电源VDD连接；所述M1的源极与所述M3的漏极连接，以作为所述充电电路与所述比较电路的连接端，为所述比较电路充电；所述M2的漏极与所述第一电源VDD连接；所述M2的源极与所述M3的源极连接，以作为所述充电电路与所述存储单元选择电路的连接端，为所述存储单元选择电路充电。

所述补偿电路100包括：NMOS晶体管M5，第二电源VCC，第三电源模块VPRE；所述M5的栅极、所述M5的漏极、所述M1的栅极与所述第二电源VCC连接；所述M5的源极与所述第三电源模块VPRE连接。

所述比较电路400包括：比较器，所述比较器的第一输入端输入比较电压VTH，所述比较器的第二输入端与所述M1的源极连接，以接收所述充电电路的充电电压；所述比较器的第二输入端与所述M3的漏极连接，以通过所述M3与所述存储单元选择电路构成电流回路；电容C，所述电容C的第一端与所述比较器的第二输入端连接，所述电容C的第二端接地。

所述存储单元选择电路200包括：NMOS晶体管M4、存储单元确定模块；所述M4的漏极与所述M3的源极连接；所述M4的源极与所述存储单元确定模块的输出端连接。

具体应用中，存储单元确定模块可以是一个非易失存储器的单元串(string)，如图2所示，包括：阵列串的漏端选择开关SGD，SGD具有NMOS晶体管的类似功能，具有源极、栅极、漏极；阵列串的源端选择开关SGS，SGS具有NMOS晶体管的类似功能，具有源极、栅极、漏极；存储单元WL0至WLn，其中n为自然数，可以理解，实际应用中可以结合非易失存储器的性能需求将n的值设置为31；SGD的漏极与BL连接；SGS的源极与源线SL连接，其中SL的电压可以根据存储单元电压阈值的不同进行调整；SGS、存储单元WL0至WLn、SGD的依次采用漏极连接源极的方式组成串联电路。

本发明实施例中，非易失存储器检测电路的工作时序如图3所示，其中PRES为M1的栅极电压时序、COMC_E/O为M2的栅极电压时序、SENS为M3的栅极电压时序、BLC_E/O为M4的栅极电压时序；WLn为待检测存储单元，WL other为非检测存储单元。

具体过程如下：

T0阶段：COMC_E/O、BLC_E/O高电平，M2、M4导通，第一电源VDD为BL充电，同时SGD、SGS、WL_other都导通，WLn的栅极可以为特定的电压(例如0或其他值，当WLn的栅极电压为0时，WLn为负阈值存储单元)，SL电压抬高但小于第一电源VDD的电压，这样第一电源VDD到SL有一个恒定的电流通路，WLn的cell VT(存储单元阈值电压)决定了这个电流的大小。

T1阶段:BL充电电压稳定后，PRES设置高电平，M1导通，第一电源VDD给SBUS充电。

T2阶段：SBUS充电稳定后，PRES设置低电平，COMC_E/O设置低电平，SENS设置高电平，M1、M2关断，M3导通，存储单元的电流就由SBUS提供，不同待测试存储单元的导通阈值电压不同、存储数据状态不同导致SBUS放电不同，使得SBUS电压的不同，进而可以分辨存储单元状态。

T3阶段:SENS设置低电平，M3关断，检测结束。

实际应用中，由于电路成本的问题，SBUS上的电容比较小，SBUS电压的变化会比较敏感，所以如何精确的控制SBUS初始的预充电压也是提高检测电路效果的一个关键，SBUS的初始预充电压是M1栅极电压VPRES减去M1阈值电压VTm1，MOS管M1的阈值VTm1是随着集成电路工艺，工作电压，工作温度环境等有改变的，这样SBUS的预充值电压也会随着这些因素而改变。

本发明实施例中，补偿电路100包括：NMOS晶体管M5，第二电源VCC，第三电源模块VPRE；M5的栅极、M5的漏极、M1的栅极与所述第二电源VCC连接；M5的源极与所述第三电源模块VPRE连接。其中，第二电源VCC保证M5的正常工作，第三电源模块VPRE一个比较准确的参考电压，M5可以是与M1类型，尺寸等完全匹配的器件，M1栅极电压VPRES减去M5阈值电压VTm5等于第三电压VPRE，这样M1与M5随着工作电压、环境等影响因素产生的变化基本相同，可以得到VSBUS＝VPRE，而VPRE是设计得到的一个比较准确的参考电压，这样通过增加M5，补偿了由于M1引起的SBUS预充电的变化，从而可以得到一个更加精确的SBUS电压，提高检测电路的精确性。

可以理解，对M2、M3、M4等其他的MOS晶体管栅极也可设置如补偿电路100的类似电路，从而得到较为精确的BL电压，同样可以提高检测电路的精度。

本发明实施例中，设置了补偿电路，通过补偿电路可以补偿检测电路的部分阈值偏差，使得非易失存储器检测电路在进行存储单元检测时，减少因为充电电路的晶体管阈值偏差带来电流不稳定，使得检测电路能精确的检测出非易失存储器中各存储单元的数据状态。

优选地，对于比较电路来说，SBUS也接入有对应的MOS器件，可以在设置一个与比较电路中与SBUS连接的MOS器件对应的MOS器件M6补偿比较电路中的环境偏差，这样SBUS的比较检测可以减小环境的变化影响，使得检测电路能精确的检测出非易失存储器中各存储单元的数据状态。因此，如图1所示，在本发明实施例中所述补偿电路还包括：NMOS晶体管M6；所述M6的栅极、所述M5的漏极与所述第三电源模块VPRE连接。

本发明实施例中，通过补偿电路可以补偿检测电路中充电电路和比较电路晶体管的阈值偏差，使得非易失存储器检测电路在进行存储单元检测时，减少因为充电电路的晶体管阈值偏差带来电流不稳定，使得检测电路能精确的检测出非易失存储器中各存储单元的数据状态。

实施例二

参照图4，示出了一种非易失存储器检测方法，应用于上述任一非易失存储器检测电路中，具体可以包括：

步骤401：在所述存储单元选择电路中确定待检测存储单元。

本发明实施例中，存储单元选择电路可以选择待检测存储单元，根据待检测存储单元阈值电压的不同，可以在存储单元选择电路设置相应的源线电压SL。

步骤402：通过所述充电电路对所述存储单元选择电路充电。

步骤403：当所述存储单元选择电路充电稳定后，通过所述充电电路对所述比较电路的第二输入端充电；其中，所述比较电路的第一输入端设置有比较电压VTH。

步骤404：当所述比较电路的第二输入端充电稳定后，结束对所述存储单元选择电路和所述比较电路的充电，且，通过控制所述充电电路使所述存储单元选择电路与所述比较电路构成电流回路。

步骤405：根据所述电流回路确定所述待检测存储单元的数据状态。

优选地，所述充电电路包括：NMOS晶体管M2；

所述通过所述充电电路对所述存储单元选择电路充电的步骤包括：

控制所述充电电路的M2导通，对所述存储单元选择电路充电。

优选地，所述充电电路包括：NMOS晶体管M1；

所述当所述存储单元选择电路充电稳定后，通过所述充电电路对所述比较电路的第二输入端充电的步骤包括：

当所述存储单元选择电路充电稳定后，控制所述充电电路的M1导通，对所述比较电路的第二输入端充电。

优选地，所述充电电路包括：NMOS晶体管M3；

所述通过控制所述充电电路使所述存储单元选择电路与所述比较电路构成电流回路的步骤包括：

控制所述充电电路的M3导通，使所述存储单元选择电路与所述比较电路构成电流回路。

本发明实施例中，设置了补偿电路，通过补偿电路可以补偿检测电路的部分阈值偏差，使得非易失存储器检测电路在进行存储单元检测时，减少因为充电电路的晶体管阈值偏差带来电流不稳定，使得检测电路能精确的检测出非易失存储器中各存储单元的数据状态。

需要说明的是，对于前述的方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明所必需的。

对于方法实施例而言，由于其与装置实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算

机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种非易失存储器检测电路和一种非易失存储器处理检测方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种非易失存储器检测电路，其特征在于，所述电路包括：

补偿电路、充电电路、比较电路、存储单元选择电路；

所述补偿电路与所述充电电路连接，用于补偿所述非易失存储器检测电路的阈值偏差；

所述充电电路与所述存储单元选择电路连接，用于在初始时，对所述存储单元选择电路进行充电；

所述充电电路与所述比较电路连接，用于当所述存储单元选择电路充电稳定后，对所述比较电路进行充电，且，当所述比较电路充电稳定后，结束对所述比较电路和所述存储单元选择电路的充电；

所述存储单元选择电路通过所述充电电路，与所述比较电路构成电流回路，以使所述比较电路根据所述电流回路输出高电平或低电平；

所述比较电路的输出端作为所述非易失存储器检测电路的输出端。

2.根据权利要求1所述的电路，其特征在于，所述充电电路包括：

NMOS晶体管M1、M2、M3、第一电源VDD；

所述M1的漏极与所述第一电源VDD连接；

所述M1的源极与所述M3的漏极连接，以作为所述充电电路与所述比较电路的连接端，为所述比较电路充电；

所述M2的漏极与所述第一电源VDD连接；

所述M2的源极与所述M3的源极连接，以作为所述充电电路与所述存储单元选择电路的连接端，为所述存储单元选择电路充电。

3.根据权利要求2所述的电路，其特征在于，所述补偿电路包括：

NMOS晶体管M5，第二电源VCC，第三电源模块VPRE；

所述M5的栅极、所述M5的漏极、所述M1的栅极与所述第二电源VCC连接；

所述M5的源极与所述第三电源模块VPRE连接。

4.根据权利要求3所述的电路，其特征在于，所述补偿电路还包括：

NMOS晶体管M6；所述M6的栅极、所述M5的漏极与所述第三电源模块VPRE连接。

5.根据权利要求4所述的电路，其特征在于，所述比较电路包括：

比较器，所述比较器的第一输入端设置有比较电压VTH，所述比较器的第二输入端与所述M1的源极连接，以接收所述充电电路的充电电压；

所述比较器的第二输入端与所述M3的漏极连接，以通过所述M3与所述存储单元选择电路构成电流回路；

电容C，所述电容C的第一端与所述比较器的第二输入端连接，所述电容C的第二端接地。

6.根据权利要求5所述的电路，其特征在于，所述存储单元选择电路包括：

NMOS晶体管M4、存储单元确定模块；

所述M4的漏极与所述M3的源极连接；

所述M4的源极与所述存储单元确定模块的输出端连接。

7.一种非易失存储器检测方法，其特征在于，应用于如权利要求1至5任一所述的非易失存储器检测电路中，所述方法包括：

在所述存储单元选择电路中确定待检测存储单元；

通过所述充电电路对所述存储单元选择电路充电；

当所述存储单元选择电路充电稳定后，通过所述充电电路对所述比较电路的第二输入端充电；其中，所述比较电路的第一输入端设置有比较电压VTH；

当所述比较电路的第二输入端充电稳定后，结束对所述存储单元选择电路和所述比较电路的充电，且，通过控制所述充电电路使所述存储单元选择电路与所述比较电路构成电流回路；

根据所述电流回路确定所述待检测存储单元的数据状态。

8.根据权利要求7所述的方法，其特征在于，所述充电电路包括：NMOS晶体管M2；

所述通过所述充电电路对所述存储单元选择电路充电的步骤包括：

控制所述充电电路的M2导通，对所述存储单元选择电路充电。

9.根据权利要求7所述的方法，其特征在于，所述充电电路包括：NMOS晶体管M1；

所述当所述存储单元选择电路充电稳定后，通过所述充电电路对所述比较电路的第二输入端充电的步骤包括：

当所述存储单元选择电路充电稳定后，控制所述充电电路的M1导通，对所述比较电路的第二输入端充电。

10.根据权利要求7所述的方法，其特征在于，所述充电电路包括：NMOS晶体管M3；

所述通过控制所述充电电路使所述存储单元选择电路与所述比较电路构成电流回路的步骤包括：

控制所述充电电路的M3导通，使所述存储单元选择电路与所述比较电路构成电流回路。

Images