[go: up one dir, main page]

CN110612598B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110612598B
CN110612598B CN201880011097.2A CN201880011097A CN110612598B CN 110612598 B CN110612598 B CN 110612598B CN 201880011097 A CN201880011097 A CN 201880011097A CN 110612598 B CN110612598 B CN 110612598B
Authority
CN
China
Prior art keywords
region
conductive plate
wiring
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880011097.2A
Other languages
English (en)
Other versions
CN110612598A (zh
Inventor
生田晃久
樱井浩司
金井悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of CN110612598A publication Critical patent/CN110612598A/zh
Application granted granted Critical
Publication of CN110612598B publication Critical patent/CN110612598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在具备层叠形成的第1及第2导电性板(FFP14及19)的半导体装置中，第1导电性板和第2导电性板具备沿着并进的源极区域(9)与漏极区域(8)的对置长度最长的长度方向对置而延伸的直线区域，并且在与长度方向正交的较短方向上延伸。这里，源极布线(21)及漏极布线(22)的某一方的高电压布线以与第1导电性板及第2导电性板的直线区域交叉的方式沿较短方向延伸；源极布线(21)及漏极布线(22)的另一方的低电压布线以与第1导电性板或第2导电性板的至少1个直线区域交叉的方式沿较短方向延伸。

Description

半导体装置
技术领域
本发明涉及高耐压的半导体装置。
背景技术
专利文献1公开了对因铺设在半导体表面上的导电膜而发生的半导体中的电场集中进行缓和的技术。
专利文献2公开了电场集中防止构造，用来防止因来自导电层的电场影响而在导电层下的半导体区域的端部发生电场集中，所述导电层在pn接合分离而形成在半导体基板上的半导体区域的上方横穿该半导体区域的端部而延伸设置。
现有技术文献
专利文献
专利文献1：日本特开平5－190693号公报
专利文献2：日本特公平7－083048号公报
发明概要
发明要解决的课题
但是，根据现有技术，存在这样的问题，即：如果将高电压布线的宽度扩大则有耐压下降的情况。这里，所谓的高电压布线，是指在半导体装置例如高耐压MOS晶体管中、与源极连接的布线及与漏极连接的布线中电压较高的一方。
发明内容
因此，本发明是鉴于上述课题而做出的，目的在于提供能够减轻在将高电压布线的宽度扩大时可能发生的耐压下降的高耐压半导体装置。
用来解决课题的手段
为了解决上述课题，第1半导体装置具备：半导体层，形成在支承基板的一主面侧的上部；第1导电型的体区域，形成在上述半导体层的上部；第2导电型的漏极区域，从上述体区域离开而形成在上述半导体层的上部；第2导电型的源极区域，形成在上述体区域的表面；第2导电型的漂移区域，形成在上述半导体层内的上述漏极区域与上述体区域之间；第1绝缘体区域，以与上述漂移区域上重叠的方式形成在上述半导体层的表面中的上述体区域与上述漏极区域之间；栅极绝缘膜，从上述半导体层的表面中的上述体区域上的一部分形成到上述第1绝缘体区域的端部；栅极电极，跨上述栅极绝缘膜上和上述第1绝缘体区域上而形成；至少1个第1导电性板，在上述第1绝缘体区域上形成在上述栅极电极与上述漏极区域之间，是电气浮置状态；第2绝缘体区域，形成在上述第1绝缘体区域上、上述栅极电极上和上述第1导电性板上；至少1个第2导电性板，在上述第2绝缘体区域上至少形成在没有形成上述栅极电极及第1导电性板的上方，是电气浮置状态；第3绝缘体区域，形成在上述第2绝缘体区域上、上述栅极电极上和上述第2导电性板上；源极布线，形成在上述第3绝缘体区域上，与上述源极区域电连接；以及漏极布线，形成在上述第3绝缘体区域上，与上述漏极区域电连接；在平面视图中，上述源极区域和上述漏极区域沿着作为对置长度最长的方向的长度方向延伸，并且在作为与上述长度方向正交的方向的较短方向上排列而配置；在平面视图中，上述第1导电性板和上述第2导电性板具有沿着上述长度方向对置而延伸的直线区域、和将上述长度方向上的直线区域的末端部以弯折线或圆弧状连结的曲线区域；在平面视图中，上述源极布线及上述漏极布线的某一方的高电压布线以与上述第1导电性板及上述第2导电性板的直线区域交叉的方式沿较短方向延伸；上述源极布线及上述漏极布线的另一方的低电压布线以与上述第1导电性板及上述第2导电性板的至少1个直线区域交叉的方式沿较短方向延伸。
此外，在第1半导体装置中，也可以是，在上述支承基板与上述半导体层之间形成有埋入绝缘膜。
此外，在第1半导体装置中，也可以是，在平面视图中，上述源极区域及上述漏极区域的某一方的高电压侧区域被上述源极区域及上述漏极区域的另一方的低电压侧区域完全包围；上述高电压侧区域被上述第1导电性板及上述第2导电性板完全包围。
此外，在第1半导体装置中，也可以是，在平面视图中，上述低电压布线与上述第1导电性板的直线区域的全部及上述第2导电性板的直线区域的全部交叉。
此外，在第1半导体装置中，也可以是，在平面视图中，上述第1导电性板及上述第2导电性板的上述直线区域与上述低电压布线相重叠的长度方向的宽度，朝向上述漏极区域及上述源极区域的某一方的高电压侧区域而缩小或扩大。
此外，在第1半导体装置中，也可以是，在平面视图中，与上述第1导电性板的直线区域及上述第2导电性板的直线区域交叉的上述源极布线及上述漏极布线在上述长度方向上排列而延伸，上述源极布线和上述漏极布线的上述长度方向上的间隔比上述源极布线及上述漏极布线的上述长度方向的宽度窄。
此外，在第1半导体装置中，也可以是，在平面视图中，与上述第1导电性板的直线区域及上述第2导电性板的直线区域交叉的上述源极布线和上述漏极布线在上述长度方向上分别交替地配置有多个。
此外，在第1半导体装置中，也可以是，在平面视图中，上述第1导电性板及上述第2导电性板的直线区域与上述高电压布线的重叠部分的长度方向的总尺寸、和与上述低电压布线的重叠部分的长度方向的总尺寸之比是1/3以上且3以下的范围。
此外，第2半导体装置具备：半导体层，形成在支承基板的一主面侧的上部；第1导电型的体区域，形成在上述半导体层的上部；第2导电型的漏极区域，从上述体区域离开而形成在上述半导体层的上部；第2导电型的源极区域，形成在上述体区域的表面；第2导电型的漂移区域，形成在上述半导体层内的上述漏极区域与上述体区域之间；第1绝缘体区域，与上述漂移区域上重叠而形成在上述半导体层的表面中的上述体区域与上述漏极区域之间；栅极绝缘膜，从上述半导体层的表面中的从上述体区域上的一部分形成到上述第1绝缘体区域的端部；栅极电极，跨上述栅极绝缘膜上和上述第1绝缘体区域上而形成；至少1个导电性板，在上述第1绝缘体区域上形成在上述栅极电极与上述漏极区域之间，是电气浮置状态；第2绝缘体区域，形成在上述第1绝缘体区域上、上述栅极电极上和上述导电性板上；源极布线，形成在上述第2绝缘体区域上，与上述源极区域电连接；以及漏极布线，形成在上述第2绝缘体区域上，与上述漏极区域电连接；在平面视图中，上述源极区域和上述漏极区域沿着作为对置长度最长的方向的长度方向延伸，并且在作为与上述长度方向正交的方向的较短方向上排列而配置；在平面视图中，上述导电性板具有沿着上述长度方向对置而延伸的直线区域、和将上述长度方向上的直线区域的末端部以弯折线或圆弧状连结的曲线区域；在平面视图中，上述源极布线及上述漏极布线的某一方的高电压布线以与上述导电性板的直线区域交叉的方式沿较短方向延伸；上述源极布线及上述漏极布线的另一方的低电压布线以与上述导电性板的至少1个直线区域交叉的方式沿较短方向延伸；上述导电性板与邻接的上述栅极电极或邻接的其他导电性板的较短方向的间隔比上述第2绝缘体区域的膜厚窄。
此外，在第2半导体装置中，也可以是，在上述支承基板与上述半导体层之间形成有埋入绝缘膜。
此外，在第2半导体装置中，也可以是，在平面视图中，上述源极区域及上述漏极区域的某一方的高电压侧区域被上述源极区域及上述漏极区域的另一方的低电压侧区域完全包围；上述高电压侧区域被上述导电性板完全包围。
发明效果
根据本发明的半导体装置，能够减轻在将高电压布线的宽度扩大时可能发生的耐压下降。
附图说明
图1是概略地表示第1实施方式的半导体装置的平面图。
图2是第1实施方式的半导体装置的沿着图1的III－III′线的概略剖视图。
图3是将第1实施方式的半导体装置与第2比较例中的耐压特性进行比较的电流－电压特性图。
图4是概略地表示第1实施方式的半导体装置的变形例的平面图。
图5是第1实施方式的半导体装置的变形例的沿着图4的IV－IV′线的概略剖视图。
图6是概略地表示第2实施方式的半导体装置的平面图。
图7是概略地表示第3实施方式的半导体装置的平面图。
图8是概略地表示第4实施方式的半导体装置的平面图。
图9是概略地表示第5实施方式的半导体装置的平面图。
图10是表示第5实施方式的半导体装置中的漏极布线的长度方向的宽度与源极布线的长度方向的宽度的布线宽度比和耐压的关系的图。
图11是概略地表示第6实施方式的半导体装置的平面图。
图12是第6实施方式的半导体装置的沿着图11的V－V′线的概略剖视图。
图13是概略地表示第1比较例的半导体装置的平面图。
图14是第1比较例的半导体装置的沿着图13的I－I′线的概略剖视图。
图15是第2比较例的半导体装置的沿着图16的II－II′线的概略剖视图。
图16是概略地表示第2比较例的半导体装置的平面图。
图17是将第1比较例与第2比较例的耐压特性进行比较的电流－电压特性图。
图18是表示第2比较例的半导体装置的浮置场板(Floating Field Plate)的电容耦合的图。
图19是在第2比较例的半导体装置的耐压特性中、以源极区域的长度方向宽度的大小进行比较的电流－电压特性图。
具体实施方式
(作为本发明的基础的认识)
在“背景技术”栏中记载的高耐压的半导体装置主要用于具有600V以上的高电压布线的高电压IC，作为缓和由高电压布线带来的电场的方法，例如，如在专利文献1及专利文献2中公开的那样，在高电压布线下配置多重的浮置场板(Multiple Floating FieldPlate简称MFFP)。元件分离采用结分离。
本发明者发现：在与SOI基板进行采用沟槽分离的元件分离的情况下，即使高电压布线的电压与600V相比相当低，根据器件构造及温度条件，耐压也容易受到布线电压的影响而有耐压下降的情况，此时，通过使用浮置场板(FFP)，能够提高耐压。
在本说明书中，将不具有浮置场板的构造设为第1比较例，将具有浮置场板的构造设为第2比较例而进行说明。
首先，以下对第1比较例进行说明。
图13是概略地表示第1比较例的半导体装置的平面图。此外，图14是第1比较例的半导体装置的沿着图13的I－I′线的概略剖视图。
图14中，作为半导体装置，表示了横型P沟道MOS晶体管的剖视图。
另外，在本说明书中以横型P沟道MOS晶体管作为一例，但如果将各结构的导电型变更，则在横型N沟道MOS晶体管的情况下也同样成立。
如图14所示，在横型P沟道MOS晶体管中，采用在支承基板1上贴合形成了埋入绝缘膜2和低浓度n－型半导体层3的SOI基板。在SOI基板的低浓度n－型半导体层3中，形成有n型的体(body)区域4、p型的漂移区域5、n型的埋入区域6及p型的漏极区域7。在p型的漏极区域7的表面形成有高浓度p+型的漏极区域8。进而，在n型的体区域4的上部，形成有高浓度p+型的源极区域9和高浓度n+型的体接触区域10。
此外，在作为低浓度n－型半导体层3的表面的一部分的n型的体区域4与高浓度p+型的漏极区域8之间，形成有作为第1绝缘体区域的由厚膜的绝缘膜构成的STI(ShallowTrench Isolation；浅沟槽隔离)区域11。进而，从作为低浓度n－型半导体层3的表面的另一部分的n型体区域4横跨到p型的漂移区域5的一部分而形成有作为薄膜的栅极绝缘膜12。
以从栅极绝缘膜12上延伸到STI区域11上的一部分的方式形成有栅极电极13。在栅极电极13的侧壁，形成有侧壁间隔件15。
以将栅极电极13上覆盖的方式形成有作为第2绝缘体区域的第2绝缘膜16。在高浓度p+型的源极区域9上及高浓度n+型的体接触区域10上，形成有经由将第2绝缘膜16贯通的接触件25而与它们电连接的源极电极17。
此外，在高浓度p+型的漏极区域8，形成有经由将第2绝缘膜16贯通的接触件25而电连接的漏极电极18。在源极电极17和漏极电极18上形成有作为第3绝缘体区域的第3绝缘膜20。进而，形成有经由将第3绝缘膜20贯通的导通孔26而与源极电极17电连接的源极布线21。
以下对高耐压横型P沟道MOS晶体管的平面布局进行说明。
通常，在高耐压MOS晶体管中，向漏极区域和源极区域的某一方施加高电压，向另一方施加低电压。作为平面布局，由于由另一方的低电压区域将漏极区域或源极区域某一方的高电压区域包围的情况较多，所以从高电压区域引出的布线具有一定的宽度，跨低电压区域上方而被向元件的外侧引出。
在P沟道型中，通常对源极区域施加比漏极区域高的电压，所以具有如下情况，即：源极区域及体区域被漏极区域包围，来自源极区域的布线作为高电压布线被引出。以下对该情况进行说明。
另外，在N沟道型中，通常对漏极区域施加比源极区域高的电压，所以漏极区域和源极区域的布局大多与上述的P沟道型相反。
在图13中，为了使附图容易理解，没有显示p型的漂移区域5、n型的埋入区域6及p型的漏极区域7。
在图13中，n型的体区域4呈沿长度方向较长地延伸的方形，四角的角被倒角。在其内侧邻接配置有高浓度p+型的源极区域9和高浓度n+型的体接触区域10。以将n型的体区域4的周围包围的方式，与n型的体区域4隔开间隔而以环状配置有STI区域11。进而，在STI区域11的外侧，以环状配置有高浓度p+型的漏极区域8。
在STI区域11的环状的平面形状的内侧形成有栅极绝缘膜12，栅极电极13以将高浓度p+型的源极区域9上和高浓度n+型的体接触区域10包围的方式配置。栅极电极13经由接触件25而与第1栅极布线23电连接，进而，经由导通孔26而与第2栅极布线24电连接。第2栅极布线24跨漏极电极18的上方而被引出。
p+型的源极区域9和p+型的漏极区域8沿着对置配置的长度最长的方向即长度方向延伸，在作为与长度方向正交的方向的较短方向上排列配置。在图13中，p+型的源极区域9与p+型的漏极区域8对置的长度相当于p+型的源极区域9的长度方向的宽度L1。
在晶体管动作的情况下，主要在该范围内在较短方向上流过电流。因此，在想要使晶体管的电流能力增加的情况下，将该p+型的源极区域9的长度方向的宽度L1扩大。作为源极布线21的高电压布线跨p+型的漏极区域8上方而朝向较短方向延伸。
接着，以下对第2比较例进行说明。
图15表示在具备浮置场板的SOI基板上形成的代表性的横型P沟道MOS晶体管的剖视图，图16表示该横型P沟道MOS晶体管的平面图。图15是图16的II－II′线的剖视图。
在图15中，与之前说明的图13相比，在STI区域11上形成有至少1个第1浮置场板14，该第1浮置场板14形成在栅极电极13与p+漏极区域8之间，是电气浮置状态的导电性板，在第2绝缘膜16上形成有至少1个第2浮置场板19，该第2浮置场板19形成在没有形成栅极电极13及第1浮置场板14的上方，是电气浮置状态的导电性板。
在图16的平面视图中，第1浮置场板14和第2浮置场板19的各场板具有沿着长度方向对置的直线区域、和在长度方向的直线部的末端呈以钝角的顶角弯折的弯折线(或圆弧)状连结的曲线区域，作为源极布线21的高电压布线以与第1浮置场板14和第2浮置场板19的直线区域交叉的方式朝向较短方向延伸。
对第1比较例与第2比较例间的耐压特性的差进行说明。
图17表示第1比较例与第2比较例的耐压特性的比较。根据图17可知，通过在高电压布线下配置多重的浮置场板，击穿电压上升。
但是，在使用浮置场板的情况下，可能发生以下说明的课题。
各浮置场板由于经由绝缘膜而与存在于附近的导电体或电荷发生电容耦合，其电位根据与电容耦合的对象物的电容比的大小的比例而变动，给耐压带来影响。
图18表示图15所示的各浮置场板的电容耦合。在图18中，作为对象物，作为导电体是高电压布线、半导体层表面以及邻接的浮置场板，作为电荷是Si/SiO2界面及绝缘膜内的电荷，在已构成为封装的情况下，处于上方的密封材料中的可动离子也需要考虑。
浮置场板的电位被向电容耦合变大的对象的电位吸引。电容在截面构造(主要是绝缘膜的膜厚、介电常数)既定的情况下，作为设计布局上的因素，依赖于与对象物对置的面积。因而，如果高电压布线与浮置场板的对置面积变大则浮置场板的电位上升而饱和。对置面积在高电压布线与浮置场板正交的情况下依赖于高电压布线被引出的宽度。
当使晶体管的电流能力提高时将源极区域的长度方向的宽度扩大，但在此情况下，通常引出布线的长度方向的宽度也扩大。
但是，根据器件构造及温度条件，如果将高电压布线的长度方向的宽度扩大，则因为上述理由而浮置场板的电位上升，有与漏极及源极某一方的低电位侧的电极之间的等势线的间隔变窄而电场增加、耐压下降的情况。
图19表示在图16所示的高耐压P沟道MOS晶体管中由于源极区域的长度方向的宽度扩大了的布局而漏极－源极间的耐压下降的电流－电压特性。作为该现象的一个原因，考虑了由于浮置场板与高电压布线间的耦合电容的增加带来的浮置场板电位的上升。
鉴于以上这样的课题，本发明提供能够减少在将高电压布线的宽度扩大时可能发生的耐压下降的高耐压半导体装置。
以下，参照附图对实施方式进行说明。但是，为了避免说明不必要地冗长而使本领域技术人员的理解变得容易，例如关于已经周知的事项的详细说明及对实质上相同的结构的重复说明等，有将详细的说明省略的情况。
另外，附图及以下的说明为了使本领域技术人员充分地理解本发明而提示一例，并不由它们限定权利要求书记载的主题。
(第1实施方式)
关于第1实施方式的半导体装置，在图1中作为一例而表示横型P沟道MOS晶体管的平面图，在图2中表示沿着图1的III－III′线的剖视图。另外，在图1中沿着II－II′线的剖视图与第2比较例的图15相同。
关于图1，与作为第2比较例的平面图的图16同样，是p+型的源极区域9及n型的体区域4被p+型的漏极区域8包围的布局，p+型的源极区域9和p+型的漏极区域8沿着作为对置长度最长的方向的长度方向延伸，并在作为与长度方向正交的方向的较短方向上排列配置。
第1浮置场板14和第2浮置场板19的2层的场板具有沿着长度方向对置的直线区域、和在长度方向的直线部的末端呈以钝角的顶角弯折的弯折线(或圆弧)状连结的曲线区域，作为源极布线21的高电压布线以与第1浮置场板14及第2浮置场板19的直线区域交叉的方式朝向较短方向延伸。
p+型的源极区域9被施加比p+型的漏极区域8高的电压。从p+型的源极区域9引出的源极布线21跨低电压区域的p+型的漏极区域8上方而被向元件的外侧引出。
在提高晶体管的电流能力的情况下，使p+型的源极区域9的长度方向的宽度L1扩大。与此同时，源极布线21的长度方向的宽度L2也扩大。随着源极布线21的长度方向的宽度L2的扩大，各浮置场板与作为高电压布线的源极布线21间的电容在各浮置场板具有的总电容中所占的比例增加并饱和。可以认为这与以下情况相同，即：随着源极布线21的长度方向的宽度L2的扩大，源极布线21将各浮置场板上覆盖的面积与各浮置场板的总面积之比增加并饱和。
因而，可以认为，被向电容耦合增加的对象的电位吸引的各浮置场板的电位随着作为高电压布线的源极布线21的长度方向的宽度L2的扩大而上升。
以下，对本实施方式与第2比较例的不同点详细叙述。
在本实施方式中，作为低电压布线的漏极布线22在较短方向上朝向栅极电极13以大致与源极布线21相同的长度方向的宽度L3延伸。根据图1的III－III′线的剖视图即图2也可知，该漏极布线22，以与第1浮置场板14及第2浮置场板19的全部的长度方向的直线区域交叉的方式将它们的上方覆盖。结果，第1浮置场板14及第2浮置场板19与作为低电压布线的漏极布线22电容耦合。
在第2比较例中，仅是与作为高电压布线的源极布线21的电容耦合，但在本实施方式中还能够组合与低电压布线的电容耦合。因而，浮置场板的电位的控制变得容易。
如上述那样，电容耦合的大小与对置的面积成比例，所以如果是直线区域则能够通过长度方向的宽度来调整。通过由该作为高电压布线的源极布线21和作为低电压布线的漏极布线22各自与第1浮置场板14及第2浮置场板19交叉的长度方向的宽度决定的电容，能够调整各浮置场板的电位。
在P沟道型高耐压MOS晶体管中，在由于耗尽层到达低电压侧区域从而在低电压侧区域附近电场集中而击穿的情况下，调整浮置场板的电位以使其变低，将与低电压布线的电容耦合增加来抑制耗尽层的扩展。相反，在高电压侧区域发生电场集中而击穿的情况下，调整浮置场板的电位以使其变高，减小与低电压布线的电容耦合而促进耗尽层的扩展。
在本实施方式中，其特征在于，通过这样调整浮置场板的直线区域的上方的高电压布线和低电压布线的长度方向的宽度，调整耗尽层的扩展而使耐压稳定化。
图3是在高耐压P沟道MOS晶体管中将p+型的源极区域9的长度方向的宽度扩大了的情况下、将本实施方式与第2比较例中的耐压特性进行了比较的电流－电压特性图。根据本实施方式的结构，其耐压与第2比较例相比被改善。
此外，图4是表示本实施方式的变形例的平面图，图5是图4的IV－IV′线的剖视图。在图4、图5中是这样的情况，即：在第1浮置场板14和第2浮置场板19分别有多个的构造下，漏极布线22仅配置在它们中的低电压侧的各1个上方。在此情况下耐压也能够期待改善。
这样，在本实施方式中，漏极布线22延伸到至少一个浮置场板的长度方向的直线区域上方从而起到耐压改善的效果。
如以上说明那样，本实施方式的特征在于，浮置场板的长度方向的直线区域与低电压布线及高电压布线的双方交叉。在将源极区域的长度方向的宽度扩大了的情况下，从漏极区域或源极区域引出的低电压布线及高电压布线的长度方向的宽度也同时扩大。由于浮置场板与低电压布线或高电压布线的电容耦合之比决定浮置场板的电位，所以为了使该比精度良好地进行器件设计，优选的是在直线区域正交。
如以上说明那样，第1实施方式的半导体装置，具备：半导体层3，形成在支承基板1的一主面侧的上部；第1导电型的体区域4，形成在半导体层3的上部；第2导电型的漏极区域8，从体区域4离开而形成在半导体层3的上部；第2导电型的源极区域9，形成在体区域4的表面；第2导电型的漂移区域5，形成在半导体层3内的漏极区域8与体区域4之间；第1绝缘体区域(即STI区域11)，以与漂移区域5上重叠的方式形成在半导体层3的表面中的体区域4与漏极区域7、8之间；栅极绝缘膜12，从半导体层3的表面中的体区域4上的一部分形成到第1绝缘体区域的端部；栅极电极13，跨栅极绝缘膜12上和第1绝缘体区域上而形成；至少1个第1导电性板(即第1FFP14)，在第1绝缘体区域上形成在栅极电极13与漏极区域8之间，是电气性浮置状态；第2绝缘体区域(即第2绝缘膜16)，形成在第1绝缘体区域上、栅极电极13上和第1导电性板上；至少1个第2导电性板(即第2FFP19)，在第2绝缘体区域上，至少形成在没有形成栅极电极13及第1导电性板的上方，是电气性浮置状态；第3绝缘体区域(即第3绝缘膜20)，形成在第2绝缘体区域上、栅极电极13上和第2导电性板上；源极布线21，形成在第3绝缘体区域上，与源极区域9电连接；以及漏极布线22，形成在第3绝缘体区域上，与漏极区域8电连接。在平面视图中，源极区域9和漏极区域8沿着作为对置长度最长的方向的长度方向延伸，并且在作为与长度方向正交的方向的较短方向上排列配置。在平面视图中，第1导电性板和第2导电性板具有沿着长度方向对置而延伸的直线区域、和将长度方向上的直线区域的末端部以弯折线或圆弧状连结的曲线区域。在平面视图中，源极布线21及漏极布线22的某一方的高电压布线以与第1导电性板及第2导电性板的直线区域交叉的方式沿较短方向延伸。源极布线21及漏极布线22的另一方的低电压布线以与第1导电性板及第2导电性板的至少1个直线区域交叉的方式沿较短方向延伸。另外，第1导电型是指P型及N型的一方，第2导电型是指P型及N型的另一方。
由此，能够降低在将高电压布线的宽度扩大时可能发生的耐压下降。更详细而言，第1导电性板及第2导电性板与以与直线区域交叉的方式延伸的低电压布线22电容耦合。能够将与高电压布线的电容耦合和与低电压布线的电容耦合组合。因而，第1及第2导电性板的电位的控制变得容易。即，由于电容耦合的大小与对置的面积成比例，所以如果是直线区域则能够通过长度方向的宽度进行调整。通过由该高电压布线和低电压布线各自与第1导电性板及第2导电性板交叉的长度方向的宽度决定的电容，能够调整各导电性板的电位。由此，能够减少耐压下降。
这里，也可以是，在支承基板1与半导体层3之间形成有埋入绝缘膜2。
这里，也可以是，在平面图中，源极区域9及漏极区域8的某一方的高电压侧区域被源极区域9及漏极区域8的另一方的低电压侧区域完全包围，高电压侧区域被第1导电性板及第2导电性板完全包围。
这里，也可以是，在平面图中，低电压布线与第1导电性板的直线区域的全部及第2导电性板的直线区域的全部交叉。
(第2实施方式)
对于第2实施方式的半导体装置，在图6中，作为一例，表示横型P沟道MOS晶体管的平面图。
与图1所示的第1实施方式的漏极布线22的形状不同，在本实施方式中，如图6所示，漏极布线22的长度方向的宽度随着在较短方向上朝向源极区域9侧而变窄。
在该结构下，通过使漏极布线22与第1浮置场板14和第2浮置场板19的电容耦合朝向高电压侧的源极区域9变弱，从而有使高电压侧的浮置场板的电位上升的效果。特别是，在耗尽层到达低电压侧的漏极区域8而电场集中的情况下在耐压改善方面能够期待效果。
相反，虽然没有图示，但也能够有漏极布线22的长度方向的宽度随着在较短方向上朝向源极区域9侧而扩大的情况。
在该结构下，通过使漏极布线22与第1浮置场板14和第2浮置场板19的电容耦合朝向高电压侧的源极区域9变强，从而有使高电压侧的浮置场板的电位降低的效果。在高电压侧的源极区域9附近发生了电场集中的情况下对于耐压改善能够期待效果。
实际上，在高电压侧的源极区域9或低电压侧的漏极区域8的哪个附近发生电场集中还依赖于漂移区域5的杂质浓度及源极区域9与漏极区域8间的间隔，所以可以认为，还能够每次使朝向较短方向的布线的长度方向的宽度变化而调整电容耦合来使耐压改善。
如以上说明那样，第2实施方式的半导体装置，除了第1实施方式的半导体装置的结构以外，在平面视图中，第1导电性板(即第1浮置场板14)及第2导电性板(即第2浮置场板19)的直线区域与低电压布线重叠的长度方向的宽度，朝向漏极区域8及源极区域9的某一方的高电压侧区域而缩小或扩大。
由此，可以认为，通过使低电压布线与第1导电性板及第2导电性板的电容耦合朝向高电压区域变强(或变弱)，有使高电压侧的导电性板的电位降低(或上升)的效果，调整耗尽层的扩展而能够稍微缓和电场集中。
(第3实施方式)
对于第3实施方式的半导体装置，在图7中，作为一例，表示横型P沟道MOS晶体管的平面图。
与图1所示的第1实施方式的漏极布线22和源极布线21的配置不同，在本实施方式中，如图7所示，漏极布线22和源极布线21都以p+型的源极区域9为中心而在较短方向上对称地存在。
以下，对效果进行说明。可以认为，当漏极布线22和源极布线21的电位变化时，第1浮置场板14和第2浮置场板19的电位最终向将施加电压以电容耦合进行分割后的电位趋近。
但是，作为第1浮置场板14，例如，即使是高浓度地添加了杂质的多晶硅，与通常的金属布线相比电阻率也较高，可以认为如果使用这样的材料的导电体，则在到电压趋近为止的极短期间中发生由过渡地流动的电流带来的电压降低，在此情况下，担心电位暂时性地变动而成为不稳定的状态。为了减少该变动所需要的时间，认为可以使漏极布线22和源极布线21尽量接近。
因此，在漏极布线22和源极布线21在较短方向上并列地延伸的本实施方式中，做成了以下结构：使漏极布线22和源极布线21的长度方向上的间隔L4，比漏极布线22的长度方向上的宽度L5及源极布线21的长度方向上的宽度L6窄。
如以上说明，第3实施方式的半导体装置，除了第1实施方式的半导体装置的结构以外，在平面视图中，与第1导电性板(即第1FFP14)的直线区域及第2导电性板(即第2FFP19)的直线区域交叉的源极布线21及漏极布线22在长度方向上排列而延伸，源极布线21和漏极布线22的长度方向上的间隔比源极布线21及漏极布线22的长度方向的宽度窄。
可以认为，由此，当源极布线21或漏极布线22的电位变化时，使第1导电性板和第2导电性板的电位变动的时间变短而使耐压稳定。
(第4实施方式)
对于第4实施方式的半导体装置，在图8中，作为一例，表示横型P沟道MOS晶体管的平面图。
与图7所示的第3实施方式的漏极布线22和源极布线21的配置不同，在本实施方式中，如图8所示，在较短方向上邻接而并列地延伸的漏极布线22和源极布线21在长度方向上交替地配置。
通过做成该结构，即使在横型P沟道MOS晶体管高速动作的情况下，也期待使第1浮置场板14和第2浮置场板19的电位稳定的效果。
如以上说明，第4实施方式的半导体装置，除了第3实施方式的半导体装置的结构以外，在平面视图中，与第1导电性板(即第1FFP14)的直线区域及第2导电性板(即第2FFP19)的直线区域交叉的源极布线21和漏极布线22分别在长度方向上交替地配置有多个。
可以认为，由此，在半导体装置高速动作的情况下，第1导电性板和第2导电性板的电位相对于漏极电压及源极电压的变动也是稳定的。
(第5实施方式)
对于第5实施方式的半导体装置，在图9中，作为一例，表示横型P沟道MOS晶体管的平面图。
与图1所示的第1实施方式的漏极布线22的长度方向的宽度L3及源极布线21的长度方向的宽度L2的布线宽度比(L3/L2)＝1(固定)不同，在本实施方式中，如在图9中表示其一例那样，漏极布线22的长度方向的宽度L3与源极布线21的长度方向的宽度L2的布线宽度比在(L3/L2)＝1/3以上且3以下的范围中变动。
在图10中，表示使漏极布线22的长度方向的宽度L3与源极布线21的长度方向的宽度L2的布线宽度比在(L3/L2)＝0以上且5以下的范围中变动的情况下的耐压。
由图16可知，在布线宽度比(L3/L2)＝1时，耐压呈现最大值，如果布线宽度比从(L3/L2)＝1/3以上且3以下的范围偏离则耐压急剧地下降。因此，作为实际的布线宽度比，优选设定在布线宽度比(L3/L2)＝1/3以上且3以下的范围。
另外，如果布线宽度比设定为布线宽度比(L3/L2)＝1/2以上且1.5以下的范围，则耐压能够在大致最大值附近稳定。
如以上说明，第5实施方式的半导体装置，除了第1实施方式至第4实施方式的半导体装置的结构以外，在平面视图中，第1导电性板(即第1浮置场板14)及第2导电性板(即第2浮置场板19)的直线区域与高电压布线的重叠部分的长度方向的总尺寸、和与低电压布线的重叠部分的长度方向的总尺寸之比是1/3到3的范围。
由此，能够使半导体装置的耐压在最大值附近稳定。
(第6实施方式)
对于第6实施方式的半导体装置，在图11和图12中，作为一例，分别表示横型P沟道MOS晶体管的平面图和剖面图。
上述第1实施方式至第5实施方式的半导体装置，都是第1浮置场板14和第2浮置场板19的2层的浮置场板构造，但并不是为了得到本发明的效果而必定需要2层的浮置场板构造。
即使是1层的浮置场板构造，通过使邻接的浮置场板间的间隔变窄，也能够得到与2层的浮置场板构造的情况相近的效果。
2层的浮置场板的各浮置场板间的电容耦合主要与第2绝缘膜16的膜厚和相互重叠的横向尺寸有关。另一方面，1层的浮置场板构造的各浮置场板间的电容耦合主要与浮置场板的膜厚和浮置场板间的横向尺寸有关。
如果使2层的浮置场板的电容耦合和1层的浮置场板的电容耦合为相同程度则能够期待相同的效果。因而，以如下情况为标准，即：使1层的浮置场板构造的浮置场板间的间隔尺寸为2层的浮置场板的第2绝缘膜16的膜厚以下。
本实施方式如图11、图12所示，是由第1浮置场板14构成的1层的浮置场板构造。
在本实施方式中，源极电极17、漏极电极18分别兼作第1实施方式的源极布线21、漏极布线22。因而，以下，源极电极17包含作为源极布线的功能，漏极电极18包含作为漏极布线的功能。
由图11、图12可知，在本实施方式中，邻接的第1浮置场板14的间隔(L7)与第1实施方式的第1浮置场板14的间隔相比变窄。这里，该间隔比由图12的剖视图表示的第2绝缘膜16的膜厚(L8)窄。邻接的第1浮置场板14的间隔所处的部位(L7)是这样的区域，即：作为高电压布线的源极电极17及作为低电压布线的漏极电极18与形成在低浓度n－型的半导体层3上部的p型的漂移区域5对置、由布线的电位带来的电场直接波及到的区域。如果使该间隔(L7)变窄，则对于电场而言，与由布线的电位带来的直接性影响相比，成为夹着第1浮置场板14的间接性影响，所以电场被缓和。
如以上说明，第6实施方式的半导体装置，具备：半导体层3，形成在支承基板1的一主面侧的上部；第1导电型的体区域4，形成在半导体层3的上部；第2导电型的漏极区域8，从体区域4离开而形成在半导体层3的上部；第2导电型的源极区域9，形成在体区域4的表面；第2导电型的漂移区域5，形成在半导体层3内的漏极区域8与体区域4之间；第1绝缘体区域(即STI区域11)，以与漂移区域5上重叠的方式形成在半导体层3的表面中的体区域4与漏极区域7、8之间；栅极绝缘膜12，形成在半导体层3的表面中的从体区域4上的一部分到第1绝缘体区域的端部；栅极电极13，跨栅极绝缘膜12上和第1绝缘体区域上而形成；至少1个导电性板(即第1FFP14)，在第1绝缘体区域上形成在栅极电极13与漏极区域8之间，是电气性浮置状态；第2绝缘体区域(即第2绝缘膜16)，形成在第1绝缘体区域上、栅极电极13上和导电性板上；源极电极17，形成在第2绝缘体区域上，与源极区域9电连接；以及漏极电极18，形成在第2绝缘体区域上，与漏极区域8电连接。在平面视图中，源极区域9和漏极区域8沿着作为对置长度最长的方向的长度方向延伸，并且在作为与长度方向正交的方向的较短方向上排列而配置。在平面视图中，导电性板具有沿着长度方向对置而延伸的直线区域、和将长度方向上的直线区域的末端部以弯折线或圆弧状连结的曲线区域。在平面视图中，源极电极17及漏极电极18的某一方的高电压布线以与导电性板的直线区域交叉的方式在较短方向上延伸。源极电极17及漏极电极18的另一方的低电压布线以与导电性板的至少1个直线区域交叉的方式在较短方向上延伸。导电性板与邻接的栅极电极13或邻接的其他导电性板的在较短方向上的间隔比第2绝缘体区域的膜厚窄。
由此，导电性板只要至少有1层就可以，例如即使导电性板的数量是1层，也能够得到与第1至第5实施方式的具有2层的导电性板的结构相近的效果。
这里，也可以是，在支承基板1与半导体层3之间形成有埋入绝缘膜2。
这里，也可以是，在平面视图中，源极区域9及漏极区域8的某一方的高电压侧区域被源极区域及漏极区域的另一方的低电压侧区域完全包围，高电压侧区域被导电性板完全包围。
另外，在第1实施方式至第6实施方式中，作为第1绝缘体区域的STI区域11、作为第2绝缘体区域的第2绝缘膜16以及作为第3绝缘体区域的第3绝缘膜20均不限定于单一的绝缘膜，也可以层叠有多个绝缘膜。
此外，在第1实施方式至第5实施方式中，源极布线21和漏极布线22形成在相同绝缘膜的直接上方，此外，在第6实施方式中，源极电极17和漏极电极18形成在相同绝缘膜的直接上方，但并不限定于此，也可以形成在不同的绝缘膜上。
产业上的可利用性
本发明能够实现高耐压MOS晶体管的耐压提高和稳定化，尤其对于在车载器件那样的目标耐压100V以上的器件中搭载的高耐压MOS晶体管是有用的。
标号说明
1 支承基板
2 埋入绝缘膜
3 半导体层
4 体区域
5 漂移区域
6 埋入区域
7 漏极区域
8 漏极区域
9 源极区域
10 体接触区域
11 STI区域
12 栅极绝缘膜
13 栅极电极
14 第1浮置场板
15 侧壁间隔件
16 第2绝缘膜
17 源极电极
18 漏极电极
19 第2浮置场板
20 第3绝缘膜
21 源极布线
22 漏极布线
23 第1栅极布线
24 第2栅极布线
25 接触件
26 导通孔

Claims (11)

1.一种半导体装置，其特征在于，
具备：
半导体层，形成在支承基板的一主面侧的上部；
第1导电型的体区域，形成在上述半导体层的上部；
第2导电型的漏极区域，从上述体区域离开而形成在上述半导体层的上部；
第2导电型的源极区域，形成在上述体区域的表面；
第2导电型的漂移区域，形成在上述半导体层内的上述漏极区域与上述体区域之间；
第1绝缘体区域，以与上述漂移区域上重叠的方式形成在上述半导体层的表面中的上述体区域与上述漏极区域之间；
栅极绝缘膜，从上述半导体层的表面中的上述体区域上的一部分形成到上述第1绝缘体区域的端部；
栅极电极，跨上述栅极绝缘膜上和上述第1绝缘体区域上而形成；
至少1个第1导电性板，在上述第1绝缘体区域上形成在上述栅极电极与上述漏极区域之间，是电气性浮置状态；
第2绝缘体区域，形成在上述第1绝缘体区域上、上述栅极电极上和上述第1导电性板上；
至少1个第2导电性板，在上述第2绝缘体区域上至少形成在没有形成上述栅极电极及第1导电性板的上方，是电气性浮置状态；
第3绝缘体区域，形成在上述第2绝缘体区域上、上述栅极电极上和上述第2导电性板上；
源极布线，形成在上述第3绝缘体区域上，与上述源极区域电连接；以及
漏极布线，形成在上述第3绝缘体区域上，与上述漏极区域电连接；
在平面视图中，上述源极区域和上述漏极区域沿着作为对置长度最长的方向的长度方向延伸，并且在作为与上述长度方向正交的方向的较短方向上排列而配置；
在平面视图中，上述第1导电性板和上述第2导电性板具有沿着上述长度方向对置而延伸的直线区域、和将上述长度方向上的直线区域的末端部以弯折线或圆弧状连结的曲线区域；
在平面视图中，上述源极布线及上述漏极布线的某一方的高电压布线以与上述第1导电性板及上述第2导电性板的直线区域交叉的方式沿较短方向延伸；
上述源极布线及上述漏极布线的另一方的低电压布线以与上述第1导电性板及上述第2导电性板的至少1个直线区域交叉的方式沿较短方向延伸。
2.如权利要求1所述的半导体装置，其特征在于，
在上述支承基板与上述半导体层之间形成有埋入绝缘膜。
3.如权利要求1所述的半导体装置，其特征在于，
在平面视图中，上述源极区域及上述漏极区域的某一方的高电压侧区域被上述源极区域及上述漏极区域的另一方的低电压侧区域完全包围；
上述高电压侧区域被上述第1导电性板及上述第2导电性板完全包围。
4.如权利要求1所述的半导体装置，其特征在于，
在平面视图中，上述低电压布线与上述第1导电性板的直线区域的全部及上述第2导电性板的直线区域的全部交叉。
5.如权利要求1所述的半导体装置，其特征在于，
在平面视图中，上述第1导电性板及上述第2导电性板的上述直线区域与上述低电压布线相重叠的长度方向的宽度，朝向上述漏极区域及上述源极区域的某一方的高电压侧区域而缩小或扩大。
6.如权利要求1所述的半导体装置，其特征在于，
在平面视图中，与上述第1导电性板的直线区域及上述第2导电性板的直线区域交叉的上述源极布线及上述漏极布线在上述长度方向上排列而延伸，上述源极布线和上述漏极布线的上述长度方向上的间隔比上述源极布线及上述漏极布线的上述长度方向的宽度窄。
7.如权利要求6所述的半导体装置，其特征在于，
在平面视图中，与上述第1导电性板的直线区域及上述第2导电性板的直线区域交叉的上述源极布线和上述漏极布线在上述长度方向上分别交替地配置有多个。
8.如权利要求1所述的半导体装置，其特征在于，
在平面视图中，上述第1导电性板及上述第2导电性板的直线区域与上述高电压布线的重叠部分的长度方向的总尺寸、和与上述低电压布线的重叠部分的长度方向的总尺寸之比是1/3以上且3以下的范围。
9.一种半导体装置，其特征在于，
具备：
半导体层，形成在支承基板的一主面侧的上部；
第1导电型的体区域，形成在上述半导体层的上部；
第2导电型的漏极区域，从上述体区域离开而形成在上述半导体层的上部；
第2导电型的源极区域，形成在上述体区域的表面；
第2导电型的漂移区域，形成在上述半导体层内的上述漏极区域与上述体区域之间；
第1绝缘体区域，以与上述漂移区域上重叠的方式形成在上述半导体层的表面中的上述体区域与上述漏极区域之间；
栅极绝缘膜，从上述半导体层的表面中的上述体区域上的一部分形成到上述第1绝缘体区域的端部；
栅极电极，跨上述栅极绝缘膜上和上述第1绝缘体区域上而形成；
至少1个导电性板，在上述第1绝缘体区域上形成在上述栅极电极与上述漏极区域之间，是电气性浮置状态；
第2绝缘体区域，形成在上述第1绝缘体区域上、上述栅极电极上和上述导电性板上；
源极布线，形成在上述第2绝缘体区域上，与上述源极区域电连接；以及
漏极布线，形成在上述第2绝缘体区域上，与上述漏极区域电连接；
在平面视图中，上述源极区域和上述漏极区域沿着作为对置长度最长的方向的长度方向延伸，并且在作为与上述长度方向正交的方向的较短方向上排列而配置；
在平面视图中，上述导电性板具有沿着上述长度方向对置而延伸的直线区域、和将上述长度方向上的直线区域的末端部以弯折线或圆弧状连结的曲线区域；
在平面视图中，上述源极布线及上述漏极布线的某一方的高电压布线以与上述导电性板的直线区域交叉的方式沿较短方向延伸；
上述源极布线及上述漏极布线的另一方的低电压布线以与上述导电性板的至少1个直线区域交叉的方式沿较短方向延伸；
上述导电性板与邻接的上述栅极电极或邻接的其他导电性板的较短方向上的间隔比上述第2绝缘体区域的膜厚窄。
10.如权利要求9所述的半导体装置，其特征在于，
在上述支承基板与上述半导体层之间形成有埋入绝缘膜。
11.如权利要求9或10所述的半导体装置，其特征在于，
在平面视图中，上述源极区域及上述漏极区域的某一方的高电压侧区域被上述源极区域及上述漏极区域的另一方的低电压侧区域完全包围；
上述高电压侧区域被上述导电性板完全包围。
CN201880011097.2A 2018-04-16 2018-11-02 半导体装置 Active CN110612598B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018078235 2018-04-16
JP2018-078235 2018-04-16
PCT/JP2018/040887 WO2019202760A1 (ja) 2018-04-16 2018-11-02 半導体装置

Publications (2)

Publication Number Publication Date
CN110612598A CN110612598A (zh) 2019-12-24
CN110612598B true CN110612598B (zh) 2023-02-14

Family

ID=68239424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880011097.2A Active CN110612598B (zh) 2018-04-16 2018-11-02 半导体装置

Country Status (4)

Country Link
US (1) US10847610B2 (zh)
JP (1) JP7129408B2 (zh)
CN (1) CN110612598B (zh)
WO (1) WO2019202760A1 (zh)

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605860B2 (ja) * 1989-03-22 1997-04-30 富士電機株式会社 高耐圧素子を含む半導体装置
JPH0783048B2 (ja) 1989-11-22 1995-09-06 三菱電機株式会社 半導体装置における電界集中防止構造およびその形成方法
US5204545A (en) 1989-11-22 1993-04-20 Mitsubishi Denki Kabushiki Kaisha Structure for preventing field concentration in semiconductor device and method of forming the same
JP2556175B2 (ja) 1990-06-12 1996-11-20 三菱電機株式会社 半導体装置における電界集中防止構造
JP2739004B2 (ja) 1992-01-16 1998-04-08 三菱電機株式会社 半導体装置
JPH08330579A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Works Ltd 横型半導体装置
JP3495498B2 (ja) * 1996-03-15 2004-02-09 松下電工株式会社 半導体装置
JP3796998B2 (ja) 1999-02-19 2006-07-12 松下電器産業株式会社 高耐圧半導体装置
JP4797225B2 (ja) * 1999-05-27 2011-10-19 富士電機株式会社 半導体装置
EP1111683A3 (en) 1999-12-17 2005-02-02 Matsushita Electric Industrial Co., Ltd. High-voltage semiconductor device
JP3425131B2 (ja) 1999-12-17 2003-07-07 松下電器産業株式会社 高耐圧半導体装置
JP4023062B2 (ja) 2000-03-03 2007-12-19 松下電器産業株式会社 半導体装置
JP3654872B2 (ja) 2001-06-04 2005-06-02 松下電器産業株式会社 高耐圧半導体装置
KR100535062B1 (ko) 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
JP3659195B2 (ja) * 2001-06-18 2005-06-15 サンケン電気株式会社 半導体装置及びその製造方法
US7125777B2 (en) * 2004-07-15 2006-10-24 Fairchild Semiconductor Corporation Asymmetric hetero-doped high-voltage MOSFET (AH2MOS)
JP2006237474A (ja) * 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd 半導体デバイス
JP4973238B2 (ja) * 2007-02-28 2012-07-11 三菱電機株式会社 半導体装置
JP5487852B2 (ja) * 2008-09-30 2014-05-14 サンケン電気株式会社 半導体装置
JP2010258355A (ja) * 2009-04-28 2010-11-11 Sharp Corp 半導体装置及びその製造方法
JP2011049424A (ja) * 2009-08-28 2011-03-10 Sony Corp 半導体デバイス
DE102011076610A1 (de) * 2010-06-04 2011-12-08 Denso Corporation Stromsensor, inverterschaltung und diese aufweisende halbleitervorrichtung
US8304830B2 (en) * 2010-06-10 2012-11-06 Macronix International Co., Ltd. LDPMOS structure for enhancing breakdown voltage and specific on resistance in biCMOS-DMOS process
JP5718103B2 (ja) * 2011-03-07 2015-05-13 株式会社 日立パワーデバイス 半導体装置
US20130277741A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Singapore Pte Ltd Ldmos device with field effect structure to control breakdown voltage, and methods of making such a device
JP5936513B2 (ja) * 2012-10-12 2016-06-22 三菱電機株式会社 横型高耐圧トランジスタの製造方法
JP6030923B2 (ja) * 2012-11-09 2016-11-24 シャープ株式会社 半導体装置、及びその製造方法
JP6244177B2 (ja) * 2013-11-12 2017-12-06 日立オートモティブシステムズ株式会社 半導体装置
JP6229646B2 (ja) * 2013-12-20 2017-11-15 株式会社デンソー 半導体装置
US9460926B2 (en) * 2014-06-30 2016-10-04 Alpha And Omega Semiconductor Incorporated Forming JFET and LDMOS transistor in monolithic power integrated circuit using deep diffusion regions
JP6388509B2 (ja) * 2014-08-19 2018-09-12 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US9761668B2 (en) * 2015-05-08 2017-09-12 Rohm Co., Ltd. Semiconductor device
JP6718733B2 (ja) * 2015-05-08 2020-07-08 ローム株式会社 半導体装置
US9461046B1 (en) * 2015-12-18 2016-10-04 Texas Instruments Incorporated LDMOS device with graded body doping

Also Published As

Publication number Publication date
JP7129408B2 (ja) 2022-09-01
JPWO2019202760A1 (ja) 2021-03-11
CN110612598A (zh) 2019-12-24
WO2019202760A1 (ja) 2019-10-24
US10847610B2 (en) 2020-11-24
US20190355809A1 (en) 2019-11-21

Similar Documents

Publication Publication Date Title
TWI520336B (zh) 高壓裝置及其製造方法
KR101864889B1 (ko) 수평형 디모스 트랜지스터 및 그 제조방법
US20060220099A1 (en) Semiconductor device
JP6244177B2 (ja) 半導体装置
US7973359B2 (en) Semiconductor device with a charge carrier compensation structure and process
JPH09283716A (ja) 半導体装置
JP2010050147A (ja) 半導体装置
WO2019159351A1 (ja) 炭化珪素半導体装置
KR20110035938A (ko) 게이트 커패시턴스가 감소된 고전압 트랜지스터 구조
CN104934419A (zh) 半导体器件
US10056374B2 (en) Switching device
CN115117170A (zh) 半导体装置
TWI691075B (zh) 具有改良的導通電阻値和改良的崩潰電壓的高電壓積體電路
JP4574601B2 (ja) 半導体装置
CN110718585A (zh) Ldmos器件及其制造方法
TWI631707B (zh) 半導體裝置
US9035386B2 (en) Semiconductor structure and method for manufacturing the same
CN110838486A (zh) 功率晶体管元件
JP5519461B2 (ja) 横型半導体装置
US9825168B2 (en) Semiconductor device capable of high-voltage operation
CN110612598B (zh) 半导体装置
US9209169B1 (en) Semiconductor device
US7939885B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP5312889B2 (ja) 半導体装置
TW201351641A (zh) 高壓金氧半導體電晶體元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200603

Address after: Kyoto Japan

Applicant after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Applicant before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

TA01 Transfer of patent application right
CB02 Change of applicant information

Address after: Kyoto Japan

Applicant after: Nuvoton Technology Corporation Japan

Address before: Kyoto Japan

Applicant before: Panasonic semiconductor solutions Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant