[go: up one dir, main page]

JP6244177B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6244177B2
JP6244177B2 JP2013233622A JP2013233622A JP6244177B2 JP 6244177 B2 JP6244177 B2 JP 6244177B2 JP 2013233622 A JP2013233622 A JP 2013233622A JP 2013233622 A JP2013233622 A JP 2013233622A JP 6244177 B2 JP6244177 B2 JP 6244177B2
Authority
JP
Japan
Prior art keywords
region
type
drain
trench isolation
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013233622A
Other languages
English (en)
Other versions
JP2015095531A (ja
Inventor
和田　真一郎
真一郎 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2013233622A priority Critical patent/JP6244177B2/ja
Priority to CN201480061640.1A priority patent/CN105723518B/zh
Priority to US15/034,286 priority patent/US10211337B2/en
Priority to EP14862551.0A priority patent/EP3076435B1/en
Priority to PCT/JP2014/078012 priority patent/WO2015072295A1/ja
Publication of JP2015095531A publication Critical patent/JP2015095531A/ja
Application granted granted Critical
Publication of JP6244177B2 publication Critical patent/JP6244177B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/659—Lateral DMOS [LDMOS] FETs having voltage-sensing or current-sensing structures, e.g. emulator sections or overcurrent sensing cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/155—Shapes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/159—Shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/151—LDMOS having built-in components
    • H10D84/153—LDMOS having built-in components the built-in component being PN junction diodes
    • H10D84/154—LDMOS having built-in components the built-in component being PN junction diodes in antiparallel diode configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

本発明は、半導体装置に関し、半導体基板上に形成される横型半導体デバイスに関するものである。
高耐圧の横型トランジスタにおいて、トランジスタのオン耐圧を向上するために、平面形状のデバイス端部において従来よりレイアウト上の工夫がされてきている。ここでは２つの例を挙げて、図７および図８の平面レイアウト図に基づいて、以下に説明する。
第１の従来例は、図７に示すように、横型ＮＭＯＳトランジスタにおいて、Ｎ+ドレイン領域５、Ｎ型ドレインドリフト領域４をＰ型ボディ領域１で包囲している。また、Ｐ型ボディ領域１の端部に重なってゲート電極３が形成されている。さらに、半円状の平面形状をしたＰ型ボディ領域１の端部において、ゲート電極３とＮ+ソース領域２とが隣接していない箇所を有している。この構造では、デバイスの端部ではソース領域２が無いのでドレイン領域５の端部での電流密度を低減することができ、端部でドレイン電流密度が増大しカーク効果によってオン耐圧が低下する課題を解決できる。
また、第２の従来例は、図８に示すように、横型ＮＭＯＳトランジスタにおいて、Ｎ+ソース領域２、Ｐ型ボディ領域１をＮ＋ドレイン領域５およびＮ型ドレインドリフト領域４で包囲している。また、Ｐ型ボディ領域１の端部に重なってゲート電極３が形成されている。さらに、半円状の平面形状をしたＰ型ボディ領域１の端において、ゲート電極３とＮ+ソース領域２とが隣接していない箇所を有している。この構造は、従来例１と比べてＮ+ドレイン領域をＮ+ソース領域に対して外周に設けてあるため、ドレインドリフト領域の曲率半径が大きくなり、より端部でのドレイン電流密度を低減することができる。このため、第１の従来例に比べてさらにオン耐圧の向上が期待できる。
特許３４７３４６０号公報 特開２００７―９６１４３号公報
しかし、従来例のトランジスタでは、オン耐圧を向上することができるものの、以下の課題を有する。
第１はトランジスタ端部におけるオン抵抗あるいはドレイン電流特性が、中央部におけるオン抵抗あるいはドレイン電流特性と異なることである。従来例の構造では、いずれの場合も端部にはＮ+ソース領域２が無いものの、Ｎ+ドレイン領域５、Ｎ型ドレイン領域４は端部にも形成されている。このため、端部においては、Ｎ型ドレインドリフト領域とＮ+ドレイン領域の拡散抵抗で決まるドレイン抵抗は中央部のドレイン抵抗に比べて小さくなる。この結果、オン抵抗 Ronの逆数あるいはドレイン電流Idsはゲート幅Wgに対して線形とならず、オフセットΔWgをもつことになり、以下の式で表される。
このため、ゲート幅Wgの小さいトランジスタでは、オフセットΔWgの占める割合が大きくなる。このため例えばトランジスタを電流検出(センス)回路に用いる場合、このオフセットがあるために、センス比はトランジスタのゲート幅Wgの比からずれてしまう。また、オフセットの影響により、オン抵抗が大きく、ドレイン電流の小さいトランジスタはできず、センス比の大きな電流検出回路を構成することが困難となる。
第２は端部におけるオン抵抗の温度変化による変化量が、中央部における変化量と異なることである。高耐圧横型ＭＯＳトランジスタのオン抵抗は、主にチャネル抵抗RCH、ドレインドリフト抵抗RDRIFTの和で与えられ、以下の式で与えられる。
ここでチャネル抵抗RCH、ドレインドリフト抵抗RDRIFTはいずれも温度Tj依存性を持つものの、その温度係数は互いに異なる。先に述べたようにデバイス端部ではドレインドリフト抵抗RDRIFTが中央部に比べて小さくなるため、ゲート幅Wgによって、オン抵抗におけるドレインドリフト抵抗の占める割合が変わってくる。この結果、オン抵抗の温度依存性はトランジスタのゲート幅Wgによって異なってくるという問題が生じる。
一方、このトランジスタを電流検出（センス）回路に用いる場合、センス比はセンス回路と主（メイン）回路との電流量比、すなわちオン抵抗の逆数比で与えられ以下の式で与えられる。
これより、ゲート幅が異なるトランジスタをセンス回路とメイン回路に用いた場合、互いのトランジスタのオン抵抗、あるいはドレイン電流の温度係数が異なるために、センス比が温度によって変化するという問題が生じる。
本発明は、上記２つの課題を改善できる高耐圧の横型ＭＯＳトランジスタの構造の横型半導体デバイスを提供するものである。
本発明の目的は、高耐圧の横型デバイスにおいて、デバイス端部でのオン抵抗特性あるいはドレイン電流特性をデバイス中央部と等しくすることにある。これによってデバイスの電流特性をデバイスの幅に対して線形にすることができ、先に述べた課題を改善することができる。
本発明の横型ＭＯＳトランジスタは、半導体基板層に形成される第１導電型のボディ領域と、前記ボディ領域に対して隣接又は離間して完全に包含する第２導電型のドレインドリフト領域と、前記ドレインドリフト領域に接する第２導電型のドレイン領域と、前記ボディ領域内に形成される第２導電型のソース領域と、前記ソース領域端から前記ドレインドリフト領域上を覆う絶縁膜と、前記絶縁膜を介して前記ソース領域端上から前記ドレインドリフト領域上までを覆うゲート電極と、前記ボディ領域とドレインドリフト領域の端部に隣接する絶縁膜で構成されたトレンチ分離が備えられていて、前記トレンチ分離に隣接する第１導電型のアノード領域と、前記トレンチ分離に隣接する第２導電型のカソード領域と、前記アノード領域端から前記カソード領域上を覆う絶縁膜と、前記絶縁膜を介して前記アノード領域上から前記カソード領域上までを覆うダイオードフィールドプレート電極とで構成されるダイオードを具備している。また、前記ダイオードのアノード領域及びカソード領域の不純物プロファイルは前記ボディ領域及びドレイン領域とそれぞれ同一な不純物プロファイルを持つと共に、前記アノード領域を接続する拡散領域と前記カソード領域を接続する拡散領域との距離が、前記ソース領域と前記ドレイン領域との距離と、少なくとも前記トレンチに接する部分は互いに等しくなっている。また、前記アノード領域は前記ボディ領域と配線層を介して電気的に同電位に接続され、前記カソード領域は前記ドレイン領域と配線層を介して電気的に接続され、前記ゲート電極は前記ダイオードフィールドプレート電極と電気的に接続されている。
また、本発明のもう１つの横型ＭＯＳトランジスタは、半導体基板上に形成される横型半導体デバイスであって、前記半導体基板層に形成される第１導電型のボディ領域と、
前記ボディ領域に対して隣接又は離間して完全に包含する第２導電型のドレインドリフト領域と、前記ドレインドリフト領域に接する第２導電型のドレイン領域と、前記ボディ領域内に形成される第２導電型のソース領域と、前記ソース領域端から前記ドレインドリフト領域上を覆う絶縁膜と、前記絶縁膜を介して前記ソース領域端上から前記ドレインドリフト領域上までを覆うゲート電極と、前記、ボディ領域とドレインドリフト領域の端部に隣接する絶縁膜で構成されたトレンチ分離が備えられていて、前記トレンチ分離に隣接する第１導電型の第２のボディ領域と、前記トレンチ分離に隣接する第２導電型の第２のドレインドリフト領域と、前記ドレインドリフト領域に接する第２導電型の第２のドレイン領域と、前記ボディ領域内に形成される第２導電型の第２のソース領域と、前記第２のソース領域端から前記第２のドレインドリフト領域上を覆う第２の絶縁膜と、前記第２の絶縁膜を介して前記第２の第ソース領域上から前記第２のドレインドリフト領域上までを覆う第２のゲート電極とで構成されるダミーＭＯＳトランジスタを具備している。また、前記ダミーＭＯＳトランジスタの第２のボディ領域、第２のドレインドリフト領域はそれぞれＭＯＳトランジスタのボディ領域、ドレインドリフト領域と同一の不純物プロファイルを持つ共に、前記ダミーＭＯＳトランジスタの第２のソース領域、第２のドレイン領域との距離はＭＯＳトランジスタのソース領域、ドレイン領域との距離と少なくともトレンチ分離に接する部分は等しくなっている。また、前記ダミーＭＯＳトランジスタのソース電極、ドレイン電極はＭＯＳトランジスタのソース電極、ドレイン電極と配線層を介して電気的に接続されていると共に、前記ダミーＭＯＳトランジスタのゲート電極は、ソース電極と電気的に接続されている。
本発明によれば、高耐圧横型半導体デバイスにおいて、デバイス端部のボディ領域、ドレインドリフト領域の端部にトレンチ分離を設けると共に、トレンチ分離に隣接してダイオードを形成する。さらにトレンチ分離に隣接するダイオードとＭＯＳトランジスタの不純物プロファイルおよび寸法等の構造を同一とすると共に、端子間を電気的に接続している。このため、デバイスの各端子に電圧を印加した場合の半導体領域の電界ポテンシャルはトレンチ分離を挟んで互いに等しくできる。言いかえるとトレンチ分離にかかる電圧は０にできる。これによって、デバイス端部における電界ポテンシャルはトレンチ分離からの影響を受けることがなくなり、オフ耐圧が低下することが無い。また、従来構造には分離ができなかった端部のドレインドリフト領域を無くすことができるので、端部におけるドレイン電流特性を中央部と等しくできる。この結果として、トランジスタのオン抵抗、あるいはドレイン電流のゲート幅に対する線形性を改善することができる。
また、端部におけるドレイン電流特性を中央部と等しくできるため、ゲート幅によらずオン抵抗の温度特性を一定にすることができる。この結果、主（メイン）回路と異なるトランジスタのゲート幅を持つ、電流検出（センス）回路において、センス比の温度変化を無くすことができる。
また、デバイス端部のドレイン電流密度を中心部と同一にすることができるため、端部においてドレイン電流密度が中心部に比べて大きくなりオン耐圧が低下する従来の問題に対しても有効である。
本発明の実施の形態１にかかる高耐圧ＮＭＯＳトランジスタの要部を示す平面図である。 （a）図１Ａ−Ａ’で示す領域における縦断面図である。（b）図１Ｂ−Ｂ’で示す領域における縦断面図である。（c）図１Ｃ−Ｃ’で示す領域における縦断面図である。 本発明の実施の形態２にかかる高耐圧ＮＭＯＳトランジスタの要部を示す平面図である。 本発明の実施の形態３にかかる高耐圧ＮＭＯＳトランジスタの要部を示す平面図である。 本発明の実施の形態４にかかる高耐圧ＮＭＯＳトランジスタの要部を示す平面図である。 （a）図５Ａ−Ａ’で示す領域における縦断面図である。（b）図５Ｂ−Ｂ’で示す領域における縦断面図である。（c）図５Ｃ−Ｃ’で示す領域における縦断面図である。 第１の従来の高耐圧ＮＭＯＳトランジスタの要部を示す平面図である。 第２の従来の高耐圧ＮＭＯＳトランジスタの要部を示す平面図である。
以下、本発明の実施の形態について図に基づいて説明する。なお、本実施例ではＳＯＩ（Silicon On Insulator）基板の上に半導体デバイスが形成されているがＳｉ基板上に形成されていてもよい。また、本実施例ではＮＭＯＳトランジスタの場合を説明しているが、ＰＭＯＳトランジスタであってもよい。
（実施の形態１）
本発明の第１の実施形態を図１〜図２に基づいて説明する。
図１は、第１の実施形態を説明するための平面図、図２（a）、（b）、（c）は、図１のA−A’線、B−B’線、C−C’線のそれぞれの断面図を示している。
図１、２に示すように、埋めこみ酸化膜１６と半導体層１７からなるＳＯＩ基板上に、Ｐ型ボディ領域１と、Ｐ型ボディ領域１に対して隣接するＮ型ドレインドリフト領域４と、Ｎ型ドレインドリフト領域４に接するＮ＋ドレイン領域５とＰ型ボディ領域内に形成されるソース領域２と、ソース領域２端からドレインドリフト領域４上を覆う絶縁膜１３と、絶縁膜１３を介してソース領域２端上からドレインドリフト領域４上までを覆うゲート電極３とで構成されるＭＯＳトランジスタ領域１１と、Ｐ型ボディ領域１とドレインドリフト領域４の端部に隣接する絶縁膜で構成されたトレンチ分離１０ｂが備えられていて、トレンチ分離１０ｂに隣接するＰ型アノード領域６と、トレンチ分離１０ｂに隣接するＮ型カソード領域８と、Ｐ型アノード領域６端からＮ型カソード領域８上を覆う絶縁膜１３と、絶縁膜１３を介してＰ型アノード領域６上からＮ型カソード領域８上までを覆うダイオードフィールドプレート電極７とで構成されるダイオード領域１２を有している。図２(ｂ)に示すＭＯＳトランジスタ領域の断面構造と図２(ｃ)に示すダイオード領域の断面構造は少なくともトレンチ分離１０ｂに接する部分において、Ｎ型ソース領域２、Ｐ＋ボディ・コンタクト拡散領域１５、Ｐ＋アノード・コンタクト拡散領域１５を除いて同一となっている。また、図には記載されていないが、Ｎ＋ドレイン領域５とＮ＋カソード・コンタクト拡散領域９は配線層を介して電気的に接続され、Ｐ＋ボディ・コンタクト拡散領域１５とＰ＋アノード・コンタクト拡散領域１４は配線層を介して電気的に接続され、ゲート電極３はダイオードフールドプレート電極７と配線層を介して電気的に接続されている。これにより、ＭＯＳトランジスタ１１に電圧を加えた時のＰ型ボディ領域１、Ｎ型ドレインドリフト領域４の電界ポテンシャルをダイオード１２のＰ型アノード領域６、Ｎ型カソード領域８の電界ポテンシャルと少なくともトレンチ分離１０ｂに近接する部分を同一にでき、トレンチ分離１０ｂに加わる電界強度は０となる。これによりトレンチ分離１０ｂに近接するＭＯＳトランジスタ１１端部の電界ポテンシャルはトレンチ分離からの影響を受けることがなく、ＭＯＳトランジスタ１１端部以外の電界ポテンシャルと同一となる。この結果、トランジスタ端部のドレイン電流特性は端部以外のドレイン電流特性と等しくなる。また、ＭＯＳトランジスタ１１端部でオン耐圧、オフ耐圧が低下することが無くなる。
（実施の形態２）
本発明の第２の実施形態を図３に基づいて説明する。図１の構成と異なる点は、図１はＭＯＳトランジスタ１１のゲート電極３がダイオード１２のドレインフィールドプレート電極７は配線層を介して接続されているのに対し、図３ではゲート電極３がドレインフィールドプレート電極と直接接続されている点である。これにより、第１の実施形態で述べた事と同様な効果が得られる。
（実施の形態３）
本発明の第３の実施形態を図４に基づいて説明する。図３の構成と異なる点は、ＭＯＳトランジスタ１１のＮ＋ドレイン領域５とＮ型ドレインドリフト領域４の周りにゲート電極３、Ｎ型ソース領域２があり、それに対応して、ダイオード１２のＮ型カソード領域８の周りにＰ＋アノード・コンタクト拡散領域がある点である。これにより、第１の実施形態で述べたように、トランジスタに電圧を加えた時のトレンチ分離１０ｂに加わる電界強度は０となり、同様な効果が得られる。
（実施の形態４）
本発明の第４の実施形態を図５〜図６に基づいて説明する。図１の構成と異なる点はトレンチ分離１０ｂに隣接してダイオード１２の代わりにダミーＭＯＳトランジスタ１８がある点である。ＭＯＳトランジスタ１１の断面構造（図６(b)はダミーＭＯＳトランジスタ１８の断面構造(図６(c))は少なくともトレンチ分離１０ｂに近接する部分は同じとなっている。また、図には記載されていないが、Ｎ＋ドレイン領域５とダミーＭＯＳトランジスタ１８のＮ＋ドレイン領域２２は配線層を介して電気的に接続され、Ｐ＋ボディ・コンタクト拡散領域１５とダミーＭＯＳトランジスタ１８のＰ＋ボディ・コンタクト拡散領域２４、ダミーＭＯＳトランジスタ１８のゲート電極２０は配線層を介して電気的に接続されている。これにより、ＭＯＳトランジスタ１１に電圧を加えた時のＰ型ボディ領域１、Ｎ型ドレインドリフト領域４の電界ポテンシャルをダミーＭＯＳトランジスタの電界ポテンシャルと少なくともトレンチ分離１０ｂに近接する部分を同一にでき、トレンチ分離１０ｂに加わる電界強度は０となる。これにより、第１の実施形態で述べた効果が得られる。
１ Ｐ型ボディ領域、２ Ｎ型ソース領域、３ ゲート電極、４ Ｎ型ドレインドリフト領域、５ Ｎ型ドレイン領域、６ Ｐ型アノード領域、７ ダイオードフィールドプレート領域、８ Ｎ型カソード領域、９ Ｎ＋カソード・コンタクト拡散領域、１０a 外周基板と絶縁するトレンチ分離、１０ｂ ＭＯＳトランジスタとダイオードを隔てるトレンチ分離、１１ ＭＯＳトランジスタ領域、１２ ダイオード領域、１３ 絶縁膜、１４ Ｐ＋アノード・コンタクト拡散領域、１５ Ｐ＋ボディ・コンタクト拡散領域、１６ 埋めこみ酸化膜、１７ 半導体層、１８ ダミーＭＯＳトランジスタ領域、１９ ダミーＭＯＳトランジスタのＰ型ボディ領域、２０ ダミーＭＯＳトランジスタのゲート電極、２１ ダミーＭＯＳトランジスタのＮ型ドレイン領域、２２ ダミーＭＯＳトランジスタのＮ＋ドレイン領域、２３ダミーＭＯＳトランジスタのゲート酸化膜、２４ ダミーＭＯＳトランジスタのＰ+ボディ・コンタクト拡散領域、２５ ダミーＭＯＳトランジスタのＮ＋ソース領域、２６ Ｐ＋拡散領域

Claims (1)

  1. 半導体基板上に形成される横型半導体デバイスであって、
    前記半導体基板層に形成される第１のＰ型ボディ領域と、
    前記第１のＰ型ボディ領域に対して隣接又は離間して完全に包含する第１のＮ型ドレインドリフト領域と、
    前記第１のＮ型ドレインドリフト領域に接する第１のＮ型ドレイン領域と、
    前記第１のＰ型ボディ領域内に形成される第１のＮ型のソース領域と、
    前記第１のＰ型ボディ領域と前記第１のＮ型ドレインドリフト領域の端部に隣接する絶縁膜で構成されたトレンチ分離部を備えたＭＯＳトランジスタ領域と、
    前記トレンチ分離部に隣接する第２のＰ型ボディ領域と、
    前記トレンチ分離部に隣接する第２のＮ型ドレインドリフト領域と、
    前記第２のＮ型ドレインドリフト領域に接する第２のＮ型ドレイン領域と、
    前記第２のＰ型ボディ領域内に形成される第２のＮ型ソース領域と、
    前記第２のＮ型ソース領域端上から前記第２のＮ型ドレインドリフト領域上までを覆うゲート電極とを備えたダミーＭＯＳトランジスタ領域と、を有し、
    前記第２のＰ型ボディ領域、前記第２のＮ型ドレインドリフト領域はそれぞれ、前記第１のＰ型ボディ領域、前記第１のＮ型ドレインドリフト領域と同一の不純物プロファイルを持ち、
    前記トレンチ分離部に接する部分の前記第２のＮ型ソース領域と前記第２のＮ型ドレイン領域との距離は、前記トレンチ分離部に接する部分の前記第１のＮ型ソース領域と前記第１のＮ型ドレイン領域との距離と等しくなっており、
    前記第２のＮ型ソース領域、前記第２のＮ型ドレイン領域はそれぞれ、前記第１のＮ型ソース領域、前記第１のＮ型ドレイン領域と配線層を介して電気的に接続されており、さらに前記ゲート電極は前記第２のＮ型ソース領域と接続され、
    当該横型半導体デバイスは、電流検出回路に搭載されることを特徴とする横型半導体デバイス。
JP2013233622A 2013-11-12 2013-11-12 半導体装置 Active JP6244177B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013233622A JP6244177B2 (ja) 2013-11-12 2013-11-12 半導体装置
CN201480061640.1A CN105723518B (zh) 2013-11-12 2014-10-22 半导体器件
US15/034,286 US10211337B2 (en) 2013-11-12 2014-10-22 Semiconductor device
EP14862551.0A EP3076435B1 (en) 2013-11-12 2014-10-22 Semiconductor device
PCT/JP2014/078012 WO2015072295A1 (ja) 2013-11-12 2014-10-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013233622A JP6244177B2 (ja) 2013-11-12 2013-11-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2015095531A JP2015095531A (ja) 2015-05-18
JP6244177B2 true JP6244177B2 (ja) 2017-12-06

Family

ID=53057237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013233622A Active JP6244177B2 (ja) 2013-11-12 2013-11-12 半導体装置

Country Status (5)

Country Link
US (1) US10211337B2 (ja)
EP (1) EP3076435B1 (ja)
JP (1) JP6244177B2 (ja)
CN (1) CN105723518B (ja)
WO (1) WO2015072295A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6568735B2 (ja) * 2015-07-17 2019-08-28 日立オートモティブシステムズ株式会社 スイッチ素子及び負荷駆動装置
US10546816B2 (en) * 2015-12-10 2020-01-28 Nexperia B.V. Semiconductor substrate with electrically isolating dielectric partition
ITUA20161531A1 (it) * 2016-03-10 2017-09-10 St Microelectronics Srl Diodo con ridotto tempo di recupero per applicazioni soggette al fenomeno del ricircolo della corrente e/o a rapide variazioni di tensione
WO2018110141A1 (ja) * 2016-12-14 2018-06-21 日立オートモティブシステムズ株式会社 負荷駆動装置
WO2019012813A1 (ja) * 2017-07-14 2019-01-17 パナソニックＩｐマネジメント株式会社 半導体装置
JP7129408B2 (ja) * 2018-04-16 2022-09-01 ヌヴォトンテクノロジージャパン株式会社 半導体装置
JP7000240B2 (ja) * 2018-04-18 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置
JP7569144B2 (ja) * 2018-12-19 2024-10-17 エイブリック株式会社 半導体装置
JP7239699B2 (ja) * 2019-02-28 2023-03-14 長江存儲科技有限責任公司 降伏電圧を高めた高電圧半導体装置およびその製造方法
EP4174922A1 (en) * 2021-10-29 2023-05-03 Infineon Technologies Austria AG High-voltage semiconductor device
EP4220697A1 (en) * 2022-01-27 2023-08-02 Infineon Technologies Austria AG Semiconductor device with trench isolation structures in a transition region and method of manufacturing

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154812A (ja) * 1996-09-30 1998-06-09 Toshiba Corp 高耐圧半導体装置
JP3237555B2 (ja) 1997-01-09 2001-12-10 富士電機株式会社 半導体装置
JP3473460B2 (ja) 1998-11-20 2003-12-02 富士電機株式会社 横型半導体装置
JP2003007843A (ja) 2001-06-20 2003-01-10 Toshiba Corp 半導体装置
US7719054B2 (en) * 2006-05-31 2010-05-18 Advanced Analogic Technologies, Inc. High-voltage lateral DMOS device
JP4342498B2 (ja) 2005-09-30 2009-10-14 パナソニック株式会社 横型半導体デバイス
US7670908B2 (en) * 2007-01-22 2010-03-02 Alpha & Omega Semiconductor, Ltd. Configuration of high-voltage semiconductor power device to achieve three dimensional charge coupling
JP2008235856A (ja) 2007-02-22 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置
JP5162186B2 (ja) 2007-08-27 2013-03-13 トヨタ自動車株式会社 半導体装置の製造方法
JP5407398B2 (ja) * 2009-02-12 2014-02-05 富士電機株式会社 半導体装置
JP2011061051A (ja) 2009-09-11 2011-03-24 Toyota Motor Corp 半導体装置
US20110260245A1 (en) * 2010-04-23 2011-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cost Effective Global Isolation and Power Dissipation For Power Integrated Circuit Device
DE102011076610A1 (de) * 2010-06-04 2011-12-08 Denso Corporation Stromsensor, inverterschaltung und diese aufweisende halbleitervorrichtung
JP5488256B2 (ja) * 2010-06-25 2014-05-14 三菱電機株式会社 電力用半導体装置
JP2012028451A (ja) * 2010-07-21 2012-02-09 Hitachi Ltd 半導体集積回路装置
TWI449159B (zh) * 2011-04-18 2014-08-11 Episil Technologies Inc 功率橫向雙擴散金氧半導體元件
JP5672500B2 (ja) * 2011-10-18 2015-02-18 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP2015095531A (ja) 2015-05-18
EP3076435B1 (en) 2019-08-28
CN105723518A (zh) 2016-06-29
CN105723518B (zh) 2018-10-02
EP3076435A1 (en) 2016-10-05
WO2015072295A1 (ja) 2015-05-21
US10211337B2 (en) 2019-02-19
EP3076435A4 (en) 2017-06-07
US20160276477A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
JP6244177B2 (ja) 半導体装置
KR102026543B1 (ko) 전자 회로
US20130207192A1 (en) Power Integrated Circuit with Incorporated Sense FET
CN104934419A (zh) 半导体器件
US12125906B2 (en) Semiconductor device with lateral transistor
CN110120414B (zh) 晶体管结构
CN110718585A (zh) Ldmos器件及其制造方法
JP6183075B2 (ja) 半導体装置
CN111009570B (zh) 晶体管结构
US9825168B2 (en) Semiconductor device capable of high-voltage operation
JP7153559B2 (ja) 半導体装置
WO2017090183A1 (ja) 半導体装置
JP7352360B2 (ja) 半導体装置
CN110391296A (zh) 功率半导体元件
CN102569358B (zh) 半导体装置
KR20120004954A (ko) 반도체 장치
JP6533266B2 (ja) 半導体装置
TWI577020B (zh) 高壓金氧半導體電晶體元件
TWI546961B (zh) 高壓金氧半導體電晶體元件
JP7129408B2 (ja) 半導体装置
CN103579298B (zh) 高压半导体元件的场元件
CN104425568B (zh) 半导体结构与具有该半导体结构的半导体组件
KR20160014837A (ko) 게이트 패드 영역에 액티브셀 배치 구조를 가지는 전력 반도체 장치
KR20190093879A (ko) 수평형 이중 확산 모스 트랜지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160914

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171113

R150 Certificate of patent or registration of utility model

Ref document number: 6244177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250