[go: up one dir, main page]

CN110571213B - 静电放电防护元件 - Google Patents

静电放电防护元件 Download PDF

Info

Publication number
CN110571213B
CN110571213B CN201810995248.4A CN201810995248A CN110571213B CN 110571213 B CN110571213 B CN 110571213B CN 201810995248 A CN201810995248 A CN 201810995248A CN 110571213 B CN110571213 B CN 110571213B
Authority
CN
China
Prior art keywords
doped region
working area
conductivity type
sub
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810995248.4A
Other languages
English (en)
Other versions
CN110571213A (zh
Inventor
陈许明骏
陈志豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuanxin Semiconductor Co ltd
Original Assignee
Yuanxin Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuanxin Semiconductor Co ltd filed Critical Yuanxin Semiconductor Co ltd
Publication of CN110571213A publication Critical patent/CN110571213A/zh
Application granted granted Critical
Publication of CN110571213B publication Critical patent/CN110571213B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种静电放电防护元件，其包括第一工作区与第二工作区。第一工作区用以构成一个面对面连接的二极管串。第一工作区具有多个第一子工作区。各第一子工作区包括位于衬底中的具有第一导电型的第一掺杂区、位于衬底中且环绕第一掺杂区的具有第二导电型的第二掺杂区以及位于第二掺杂区下方的具有第二导电型的第三掺杂区。第二工作区用以构成至少一个二极管。第二工作区具有至少一第二子工作区。第二子工作区包括位于衬底中的具有第二导电型的第四掺杂区，且第四掺杂区与第一掺杂区电性连接。

Description

静电放电防护元件
技术领域
本发明涉及一种半导体装置，尤其涉及一种具有静电放电防护功能的静电放电防护元件。
背景技术
对于应用在高速传输接口的电路元件，静电放电(ESD)是造成电路元件被损坏的最主要因素，为了避免遭受静电放电(ESD)的损坏，静电放电防护元件必须置于电路的输入与输出接点，以避免电路元件被损坏。然而随着电子应用发展，传输接口需要越来越快的传输数据速度。任何的阻抗不匹配或不连续都将会增加系统的噪音和抖动。因此，输入与输出接点的静电放电防护元件除了静电放电防护能力要好之外，为了确保高速信号的质量及信号完整性，寄生静电放电防护元件电容也必须非常低，才能有效保护电路元件。
传统的暂态电压抑制器(Transient Voltage Suppressor，TVS)系利用两个背对背相连二极管架构(接面电容串接)，来产生较小的寄生电容。由于TVS的静电放电防护能力是由其中的逆向二极管接面面积所决定，因此若其逆向二极管接面面积太小，TVS就会无法承受大功率的冲击。另一方面，若增大TVS中的逆向二极管接面面积，虽然将具有较高的防护能力，但是却会导致寄生电容增加，进而影响被保护元件本身性能的退化。这是在高速传输接口的电路元件所无法接受的。
发明内容
有鉴于此，本发明提供一种静电放电防护元件，可利用现有的工艺，制作出具有低电容与高静电放电防护能力的静电放电防护元件。
本发明提供一种静电放电防护元件，包括第一模块。第一模块包括第一工作区、第二工作区与具有第一导电型的第一隔离结构。第一工作区用以构成一个面对面连接的二极管串，且第一工作区具有多个第一子工作区。各第一子工作区包括：具有第一导电型的第一掺杂区、具有第二导电型的第二掺杂区、具有第二导电型的第三掺杂区。具有第一导电型的第一掺杂区配置于具有第一导电型的衬底中。具有第二导电型的第二掺杂区配置于衬底中且环绕第一掺杂区。具有第二导电型的第三掺杂区配置于衬底中且位于第二掺杂区下方。第二工作区用以构成至少一个二极管，且第二工作区具有至少一第二子工作区，且至少一第二子工作区包括具有第二导电型的第四掺杂区。具有第二导电型的第四掺杂区配置于衬底中，其中第四掺杂区与第一掺杂区电性连接。具有第一导电型的第一隔离结构配置于衬底中且位于多个第一子工作区之间。
在本发明的一实施例中，静电放电防护元件还包括具有第一导电型的多个第二隔离结构，多个第二隔离结构配置于第一工作区与第二工作区之间与之外。
在本发明的一实施例中，第三掺杂区的掺杂浓度高于第二掺杂区的掺杂浓度。
在本发明的一实施例中，第一掺杂区和第四掺杂区电性连接到电源正极，且衬底电性连接到电源负极。
在本发明的一实施例中，静电放电防护元件还包括第二模块。第二模块包括第三工作区、第四工作区与具有第一导电型的第三隔离结构。第三工作区用以构成一个面对面连接的二极管串，且第三工作区具有多个第三子工作区。各第三子工作区包括具有第一导电型的第五掺杂区、具有第二导电型的第六掺杂区与具有第二导电型的第七掺杂区。具有第一导电型的第五掺杂区配置于衬底中。具有第二导电型的第六掺杂区配置于衬底中且环绕第五掺杂区。具有第二导电型的第七掺杂区配置于衬底中且位于第六掺杂区下方。第四工作区用以构成至少一个二极管，且第四工作区具有至少一个第四子工作区。至少一第四子工作区包括具有第二导电型的第八掺杂区，配置于衬底中，其中第八掺杂区与第五掺杂区电性连接。具有第一导电型的第三隔离结构，配置于衬底中且位于多个第三子工作区之间。
在本发明的一实施例中，静电放电防护元件还包括具有第一导电型的多个第四隔离结构，多个第四隔离结构配置于第三工作区与第四工作区之间与之外。
在本发明的一实施例中，第二工作区及第四工作区位于第一工作区与第三工作区之间。
在本发明的一实施例中，至少一个第二子工作区包括多个第二子工作区，且具有第一导电型的第五隔离结构配置于多个第二子工作区之间。
本发明提供一种静电放电防护元件，包括第一工作区、第二工作区、第三工作区与第四工作区。第一工作区用以构成一个面对面连接的二极管串，且二极管串的PN接面面积为A1。第二工作区用以构成至少一个二极管，且二极管的PN接面面积为A2。第三工作区用以构成一个面对面连接的二极管串，且二极管串的PN接面面积为A3。第四工作区用以构成至少一个二极管，且二极管的PN接面面积为A4。其中A1/A4的比值大于等于1/2，且A3/A2的比值大于等于1/2。
在本发明的一实施例中，A1/A4的比值介于1/2至1/10之间，且A3/A2的比值介于1/2至1/10之间。
基于上述，本发明提出一种具低电容特性的双向暂态电压抑制器。并且，通过分割工作区以降低PN接面面积、调整各工作区面积比以及设置元件隔离保护结构等技术，来降低双向暂态电压抑制器的寄生电容并提升其静电放电防护能力。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A为依据本发明一实施例所示出的一种静电放电防护元件的剖面示意图。
图1B为依据本发明一实施例所示出的一种静电放电防护元件的等效电路示意图。
图2A为依据本发明另一实施例所示出的一种静电放电防护元件的剖面示意图。
图2B为依据本发明另一实施例所示出的一种静电放电防护元件的等效电路示意图。
图3为依据本发明又一实施例所示出的一种静电放电防护元件的剖面示意图。
图4为依据本发明再一实施例所示出的一种静电放电防护元件的剖面示意图。
具体实施方式
在以下的实施例中，是以第一导电型为P型，第二导电型为N型为例来说明的，但不用以限定本发明。在另一实施例中，第一导电型可为N型，第二导电型可为P型。
图1A为依据本发明一实施例所示出的一种静电放电防护元件的剖面示意图。图1B为依据本发明一实施例所示出的一种静电放电防护元件的等效电路示意图。
请参照图1A，静电放电防护元件10包括第一模块110。第一模块110包括第一工作区131、第二工作区132与具有第一导电型的第一隔离结构161。请参照图1B，在等效电路中静电放电防护元件10包括一个面对面连接的二极管串(diode string)191和至少一个二极管192。
请同时参照图1A与图1B，第一工作区131用以构成一个面对面连接的二极管串191。第一工作区131具有多个第一子工作区141。各第一子工作区141包括具有第一导电型的第一掺杂区151、具有第二导电型的第二掺杂区152与具有第二导电型的第三掺杂区153。第一掺杂区151为P型重掺杂，其配置于具有第一导电型的衬底100中。第二掺杂区152为N型掺杂(例如N或N-)，其配置于衬底100中且环绕第一掺杂区151。在一实施例中，第二掺杂区152为N型主体层(N body layer，简称N body)。第三掺杂区153配置于衬底100中且位于第二掺杂区152下方。在一实施例中，第三掺杂区153为N型埋层(N Buried Layer，NBL)。
第二工作区132用以构成至少一个二极管192。第二工作区132具有至少一第二子工作区142。各第二子工作区142包括具有第二导电型的第四掺杂区154。第四掺杂区154为N型重掺杂，其配置于衬底100中。
第四掺杂区154与第一掺杂区151电性连接。在一实施例中，第一掺杂区151和第四掺杂区154电性连接到电源正极，且衬底100电性连接到电源负极。
第一隔离结构161配置于衬底100中且位于多个第一子工作区141之间。在一实施例中，第一隔离结构161可以是隔离绝缘槽(P Barrier Layer，PBL)。在另一实施例中，第一隔离结构161也可以由区域氧化隔离(Local Oxidation of Silicon，LOCOS)技术或者浅槽隔离(Shallow Trench Isolation，STI)技术实现。
通过第一隔离结构161可以将第一工作区131分隔为N个第一子工作区141，以降低静电放电防护元件10的寄生电容，其中N可以是大于等于2的整数。详细而言，静电放电防护元件10的第一工作区的第一隔离结构161具有宽度(介于0.5～5μm)，因此第一掺杂层151的宽度必须变小。使得第一掺杂层151与第二掺杂层152的PN接面面积变小，而二极管串191的接面电容也会变小。上述分隔可以是使第一工作区131宽度均分的分隔，也可以是宽度不均分的分隔。
同时参照图1A与图1B，面对面连接的二极管串191包括面对面连接的顺偏二极管与齐纳二极管。二极管串191中的顺偏二极管由P型第一掺杂区151以及N型第二掺杂区152所构成的PN结构。二极管串191中的齐纳二极管由N型第三掺杂区153以及P型衬底100所构成的NP结构。
第三掺杂区153的掺杂浓度高于第二掺杂区152的掺杂浓度。若静电放电防护元件10不具第三掺杂区153，由于第一子工作区141中的第二掺杂区152为轻掺杂，导致第二掺杂区152与衬底100之间PN接面的崩溃电压很高。相较之下，本发明的静电放电防护元件10具第三掺杂区153，由于第三掺杂区153具有较重的N掺杂，可用来调整齐纳二极管的崩溃电压。
继续参照图1A与图1B，至少一个二极管192由N型第四掺杂区154以及P型衬底100所组成。
静电放电防护元件10更包括具有第一导电型的多个第二隔离结构162。多个第二隔离结构162配置于第一工作区131与第二工作区132之间与之外，用以隔离第一工作区131与第二工作区132，以及隔离静电放电防护元件10与其他布局区域。第二隔离结构162与第一隔离结构161的结构与形成方法类似。
在一实施例中，在正常使用时，工作电流由静电放电防护元件10的负极通过第二工作区，经由二极管192往正极顺向导通。当静电放电电流由第一模块110的正极输入而于第二模块120的负极接地时，静电放电电流从正极往下流经第一掺杂区151、第二掺杂区152以及第三掺杂区153，并使齐纳二极管崩溃而导通至负极。基于上述，静电放电防护元件10为具低电容的单通道单向TVS。
图2A为依据本发明另一实施例所示出的一种静电放电防护元件的剖面示意图。图2B为依据本发明另一实施例所示出的一种静电放电防护元件的等效电路示意图。
请参照图2A，静电放电防护元件20具有第一模块110与第二模块120，第一模块110除电极连接与工作电流不同外(于后说明)，其结构与功效已详述于上，于此不再赘述。第二模块120包括第三工作区133、第四工作区134与具有第一导电型的第三隔离结构163。在一实施例中，第二工作区132及第四工作区134位于第一工作区131与第三工作区133之间。请参照图2B，在等效电路中静电放电防护元件20包括两个面对面连接的二极管串(diodestring)191、193、至少一个二极管192以及至少一个二极管194。二极管串191以及二极管192已详述于上，于此不再赘述。二极管串193以及二极管194将说明如下。
第三工作区133用以构成一个面对面连接的二极管串193。第三工作区133具有多个第三子工作区143。第三子工作区143包括具有第一导电型的第五掺杂区155、具有第二导电型的第六掺杂区156与具有第二导电型的第七掺杂区157。第五掺杂区155为P型重掺杂，其配置于衬底100中。第六掺杂区156为N型掺杂(例如N或N-)，其配置于衬底100中且环绕第五掺杂区155。第七掺杂区157配置于衬底100中且位于第六掺杂区156下方。
第四工作区134用以构成至少一个二极管194。第四工作区具有至少一第四子工作区144。至少一第四子工作区144包括具有第二导电型的第八掺杂区158。第八掺杂区158为N型重掺杂，其配置于衬底100中。
此外，第八掺杂区158与第五掺杂区155电性连接。在一实施例中，第一掺杂区151和第四掺杂区154电性连接到电源正极，且第五掺杂区155和第八掺杂区158电性连接到电源负极。由于静电放电防护元件20具对称结构，电源极性也可以正负相反。在另一实施例中，第一掺杂区151和第四掺杂区154电性连接到电源负极，且第五掺杂区155和所第八掺杂区158电性连接到电源正极。以下讨论以第一掺杂区151和第四掺杂区154电性连接到电源正极，且第五掺杂区155和第八掺杂区158电性连接到电源负极来进行说明。
第三隔离结构163配置于衬底中100且位于多个第三子工作区143之间。第三隔离结构163与第一隔离结构161的结构与形成方法类似。
请同时参照图2A与2B，面对面连接的二极管串193包括面对面连接的顺偏二极管与齐纳二极管。二极管串191中的顺偏二极管由P型第五掺杂区155以及N型第六掺杂区156所构成的PN结构。二极管串191中的齐纳二极管由N型第七掺杂区157以及P型衬底100所构成的NP结构。第七掺杂区157的掺杂浓度高于第六掺杂区156的掺杂浓度。
继续参照图2A与2B，至少一个二极管194由N型第八掺杂区158以及P型衬底100所组成。
静电放电防护元件20更包括具有第一导电型的多个第四隔离结构164。多个第二隔离结构164配置于第三工作区133与第四工作区134之间与之外，用以隔离第三工作区131与第四工作区134。第四隔离结构164还可以隔离第一模块110与第二模块120，以及隔离静电放电防护元件20与其他布局区域。第四隔离结构164与第二隔离结构162的结构与形成方法类似。
在静电放电防护元件20中，通过第一隔离结构161和第三隔离结构163可以分别将第一模块110的第一工作区131和第二模块120的第三工作区133分隔为N个第一子工作区141和N个第三子工作区143，以降低静电放电防护元件20的寄生电容。
在一实施例中，当静电放电脉冲由第一模块110的正极输入而于第二模块120的负极接地时，静电放电电流将从第一模块110的正极往下流经第一工作区131的第一掺杂区151、第二掺杂区152以及第三掺杂区153，通过衬底100，流至第三工作区133中的第七掺杂区157、第六掺杂区156以及第五掺杂区155，最后导通至第二模块120的负极接地。相反的，当静电放电脉冲由第二模块120的正极输入而于第一模块120的负极接地时，静电放电电流将从第二模块120的正极往下流经第三工作区133的第五掺杂区155、第六掺杂区156以及第七掺杂区157，通过衬底100，流至第一工作区131中的第三掺杂区153、第二掺杂区152以及第一掺杂区151，最后导通至第一模块110的负极接地。基于上述，静电放电防护元件20为具低电容的单通道双向TVS。
在一实施例中，静电放电防护元件20还可以调整工作区的面积比来提高静电放电防护能力。请参照图2A，第一工作区131中，第一掺杂区151以及第二掺杂区152之间的接面面积为A1。第二工作区132中，第四掺杂区154以及衬底100之间的接面面积为A2。第三工作区133中，第五掺杂区155与第六掺杂区156之间的接面面积为A3。第四工作区134中，第八掺杂区158与衬底100之间的接面面积为A4。在一实施例中，设定为A1/A4的比值小于等于1/2，且A3/A2的比值小于等于1/2。在一实施例中，设定A1/A4的比值介于1/2至1/10之间，且A3/A2的比值介于1/2至1/10之间。例如，设定A1/A4或A3/A2的比值为1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9或1/10，其包括任意两个前述数值之间的任何范围。
图3为依据本发明又一实施例所示出的一种静电放电防护元件的剖面示意图。同时参照图3与图2，静电放电防护元件30、20中，第一工作区131和第三工作区133的结构相同，但第二工作区132与第四工作区134的结构不同。更具体地说，图3的静电放电防护元件30中，分别分割第二工作区132与第四工作区134以再进一步缩小寄生电容。
请参照图3，第二工作区132包括多个第二子工作区142，且具有第一导电型的第五隔离结构165配置于多个第二子工作区142之间。第二子工作区142包括具有第二导电型的第十二掺杂区171。此外，第四工作区134包括多个第四子工作区144，且具有第一导电型的第六隔离结构166配置于多个第四子工作区134之间。第四子工作区144包括具有第二导电型的第十三掺杂区172。
在一实施例中，第二工作区132由二极管192所构成，在配置第五隔离结构165以前，其PN接面电容是比较大的。当将适当宽度(介于0.5～5μm)的第五隔离结构165配置于第二工作区132时，能分别将第二工作区132的二极管分割成二部分。事实上可分割的部分为大于2的整数，可以是均分或不均分。并且，由于第五隔离结构165本身占有宽度，可以将位于第二工作区132的二极管192接面面积变小，以达到降低寄生电容的目的。同理，第四工作区134亦通过分割工作区以降低寄生电容。
图4为依据本发明再一实施例所示出的一种静电放电防护元件的剖面示意图。图4的静电放电防护元件40和图3的静电放电防护元件30类似，其差别在于静电放电防护元件40更包括第一保护结构181与第二保护结构182。第一保护结构181与第二保护结构182彼此电性连接。
第一保护结构181配置在第一模块110与第二模块120之间。第一保护结构181包括具有第二导电型的第九掺杂区159与具有第一导电型的第十掺杂区160。具有第二导电型的第九掺杂区159配置于衬底中。具有第一导电型的第十掺杂区160配置于衬底100中且环绕第九掺杂区159。
第二保护结构182配置在第一模块110与第二模块120的外侧。第二保护结构182包括具有第二导电型的第十一掺杂区170，第二导电型的第十一掺杂区170配置于衬底100中。
第一保护结构181与第二保护结构182用以减少第一模块110与第二模块120间的相互干扰，以及避免第一模块110与第二模块120之间的漏电。
综上所述，本发明提出一种具低电容特性的双向暂态电压抑制器。并且，通过分割工作区以降低PN接面面积、调整各工作区面积比以及设置元件隔离保护结构等技术，来降低双向暂态电压抑制器的寄生电容并提升其静电放电防护能力。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (9)

1.一种静电放电防护元件，其特征在于，包括：
第一模块，包括：
第一工作区，用以构成一个面对面连接的二极管串，且所述第一工作区具有多个第一子工作区，且各第一子工作区包括：
具有第一导电型的第一掺杂区，配置于具有所述第一导电型的衬底中；
具有第二导电型的第二掺杂区，配置于所述衬底中且环绕所述第一掺杂区；以及
具有所述第二导电型的第三掺杂区，配置于所述衬底中且位于所述第二掺杂区下方；以及
具有所述第一导电型的第一隔离结构，配置于所述衬底中且位于所述多个第一子工作区之间；以及
第二工作区，用以构成至少一个二极管，且所述第二工作区具有至少一第二子工作区，且所述至少一第二子工作区包括：
具有所述第二导电型的第四掺杂区，配置于所述衬底中，其中所述第四掺杂区与所述第一掺杂区电性连接；
第二模块，包括：
第三工作区，用以构成一个面对面连接的二极管串，且所述第三工作区具有多个第三子工作区，且各第三子工作区包括：
具有第一导电型的第五掺杂区，配置于所述衬底中；
具有第二导电型的第六掺杂区，配置于所述衬底中且环绕所述第五掺杂区；以及
具有所述第二导电型的第七掺杂区，配置于所述衬底中且位于所述第六掺杂区下方；以及
具有所述第一导电型的第三隔离结构，配置于所述衬底中且位于所述多个第三子工作区之间；以及
第四工作区，用以构成至少一个二极管，且所述第四工作区具有至少一第四子工作区，且所述至少一第四子工作区包括：
具有所述第二导电型的第八掺杂区，配置于所述衬底中，其中所述第八掺杂区与所述第五掺杂区电性连接。
2.根据权利要求1所述的静电放电防护元件，其特征在于，还包括：
具有所述第一导电型的多个第二隔离结构，配置于所述第一工作区与所述第二工作区之间与之外。
3.根据权利要求1所述的静电放电防护元件，其特征在于，所述第三掺杂区的掺杂浓度高于所述第二掺杂区的掺杂浓度。
4.根据权利要求1所述的静电放电防护元件，其特征在于，所述第一掺杂区和所述第四掺杂区电性连接到电源正极，且所述衬底电性连接到电源负极。
5.根据权利要求1所述的静电放电防护元件，其特征在于，还包括：
具有所述第一导电型的多个第四隔离结构，配置于所述第三工作区与所述第四工作区之间与之外。
6.根据权利要求1所述的静电放电防护元件，其特征在于，所述第二工作区及所述第四工作区位于所述第一工作区与所述第三工作区之间。
7.根据权利要求1所述的静电放电防护元件，其特征在于，所述至少一第二子工作区包括多个第二子工作区，且具有所述第一导电型的第五隔离结构配置于所述多个第二子工作区之间。
8.一种静电放电防护元件，其特征在于，包括：
第一工作区，用以构成一个面对面连接的二极管串，且所述二极管串的PN接面面积为A1；
第二工作区，用以构成一个二极管，且所述二极管的PN接面面积为A2；
第三工作区，用以构成一个面对面连接的二极管串，且所述二极管串的PN接面面积为A3；以及
第四工作区，用以构成一个二极管，且所述二极管的PN接面面积为A4，其中A1/A4的比值小于等于1/2，且A3/A2的比值小于等于1/2。
9.根据权利要求8所述的静电放电防护元件，其特征在于，A1/A4的比值介于1/2至1/10之间，且A3/A2的比值介于1/2至1/10之间。
CN201810995248.4A 2018-06-05 2018-08-29 静电放电防护元件 Active CN110571213B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107119394A TWI745595B (zh) 2018-06-05 2018-06-05 靜電放電防護元件
TW107119394 2018-06-05

Publications (2)

Publication Number Publication Date
CN110571213A CN110571213A (zh) 2019-12-13
CN110571213B true CN110571213B (zh) 2024-12-03

Family

ID=68695279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810995248.4A Active CN110571213B (zh) 2018-06-05 2018-08-29 静电放电防护元件

Country Status (3)

Country Link
US (1) US10720420B2 (zh)
CN (1) CN110571213B (zh)
TW (1) TWI745595B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11349017B2 (en) * 2020-06-23 2022-05-31 Amazing Microelectronic Corp. Bidirectional electrostatic discharge (ESD) protection device
US12107084B2 (en) 2021-07-06 2024-10-01 Amazing Microelectronic Corp. Multi-channel transient voltage suppression device
US12125843B2 (en) * 2021-07-16 2024-10-22 Changxin Memory Technologies, Inc. Electrostatic discharge protection device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3716252B2 (ja) * 2002-12-26 2005-11-16 ローム株式会社 発光装置及び照明装置
US9202938B2 (en) 2006-11-30 2015-12-01 Alpha And Omega Semiconductor Incorporated Latch-up free vertical TVS diode array structure using trench isolation
US8089095B2 (en) * 2008-10-15 2012-01-03 Semiconductor Components Industries, Llc Two terminal multi-channel ESD device and method therefor
US8431999B2 (en) 2011-03-25 2013-04-30 Amazing Microelectronic Corp. Low capacitance transient voltage suppressor
TWI456736B (zh) 2011-11-25 2014-10-11 Amazing Microelectronic Corp 避免漏電流之暫態電壓抑制器
JP5816127B2 (ja) * 2012-04-27 2015-11-18 株式会社東芝 半導体発光装置およびその製造方法
JPWO2014132938A1 (ja) * 2013-02-28 2017-02-02 株式会社村田製作所 半導体装置およびｅｓｄ保護デバイス
TWI563627B (en) * 2014-06-13 2016-12-21 Richtek Technology Corp Transient voltage suppression device and manufacturing method thereof
TWI658563B (zh) * 2014-12-19 2019-05-01 力智電子股份有限公司 暫態電壓抑制器、其靜電防護元件及其陣列
CN204348721U (zh) 2014-12-30 2015-05-20 北京燕东微电子有限公司 一种多通道低电容瞬态电压抑制器件
TWI584382B (zh) 2016-02-01 2017-05-21 力祥半導體股份有限公司 暫態電壓抑制器之二極體元件及其製造方法
CN106558543B (zh) * 2016-08-11 2023-09-01 南京矽力微电子技术有限公司 静电释放保护器件的半导体结构以及制造方法

Also Published As

Publication number Publication date
US10720420B2 (en) 2020-07-21
CN110571213A (zh) 2019-12-13
US20190371786A1 (en) 2019-12-05
TW202005043A (zh) 2020-01-16
TWI745595B (zh) 2021-11-11

Similar Documents

Publication Publication Date Title
KR100976410B1 (ko) 정전기 방전 장치
US8981483B2 (en) ESD protection structure and ESD protection circuit
TWI580001B (zh) 靜電放電保護電路、結構及其製造方法
US8637899B2 (en) Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
KR100431066B1 (ko) 정전 방전 보호 기능을 가진 반도체 장치
JP2010016177A (ja) 静電気放電保護素子
CN110571213B (zh) 静电放电防护元件
TWI765956B (zh) 半導體裝置
JP3888912B2 (ja) 半導体集積回路装置
TW202010086A (zh) 暫態電壓抑制裝置
TWI511262B (zh) 無閂鎖靜電放電保護
TWI756539B (zh) 具有二極體及矽控整流器的半導體元件
CN104681542A (zh) 半导体静电放电保护装置
CN108346652B (zh) 一种静电放电防护器件
CN101587889A (zh) 静电放电保护电路的晶体管布局
TWI744187B (zh) 半導體電路及其製造方法
TWI768451B (zh) 半導體結構以及靜電放電保護電路
TWI716994B (zh) 低觸發電壓靜電放電防護元件
TW201405761A (zh) 免於閂鎖之靜電放電保護
KR100331857B1 (ko) 정전기 보호회로
TWI791325B (zh) 靜電放電保護裝置及其操作方法
JP2007019413A (ja) 保護回路用半導体装置
US20240222357A1 (en) Device for electrostatic discharge protection using silicon controlled rectifier
US11837600B2 (en) Electrostatic discharge protection apparatus and its operating method
US20220320074A1 (en) Electrostatic discharge protection circuit and semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210209

Address after: 3 / F, 5 / F, 197 Tai Po First Street, Tai Po Li, Zhunan Town, Miaoli County, Taiwan, China

Applicant after: Yuanxin Semiconductor Co.,Ltd.

Address before: 1 / F, 9 / F, No. 5, Taiyuan 1st Street, Zhubei City, Hsinchu County

Applicant before: uPI Semiconductor Corp.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant