CN1103061C

CN1103061C - 有源矩阵式液晶显示器

Info

Publication number: CN1103061C
Application number: CN 95197936
Authority: CN
Inventors: 松永邦之; 津村诚; 大和田淳一; 铃木雅彦; 上田史朗
Original assignee: Hitachi Ltd
Current assignee: Panasonic Liquid Crystal Display Co Ltd; Japan Display Inc
Priority date: 1995-08-07
Filing date: 1995-08-07
Publication date: 2003-03-12
Anticipated expiration: 2015-08-07
Also published as: CN1194039A

Abstract

本发明的目的是提供一种液晶显示器件，从制作其中制有薄膜晶体管或开关元件的衬底侧上的布线的步骤直到完成模块安装的步骤，都采取了抗静电措施，而且适合于改善生产率并降低生产成本。为了达到此目的，根据本发明提供了一种带有有源矩阵液晶显示元件的液晶显示器件，其中多个栅线和多个通过绝缘与栅线交叉的漏线，在通过液晶层重叠的二个透明绝缘衬底中的第一个的正对着液晶层的表面上彼此并列，并在上述栅线与上述漏线的每个交叉点的附近安置了一个开关元件；其特征是用来连接上述栅线或上述漏线的电阻器元件安置在密封内部并在有效象素区外面排列成一行或多行，或者在有效象素区中第一栅线或最后栅线外面排列成多行的额外的栅线和额外的象素，且上述额外的栅线在其端部彼此短路。

Description

有源矩阵式液晶显示器

本发明涉及到有源矩阵液晶显示器，更确切地说是涉及到适合于抗静电的有源矩阵衬底的结构。

在有源矩阵液晶器件的液晶显示元件(即液晶显示模块)中，例如在二个隔着液晶层彼此相对的透明的绝缘玻璃衬底的一个衬底的正对着液晶层的表面上，制作有一组沿Y方向并列的栅线和一组沿Y方向延伸且与栅线隔离的沿X方向并列的漏线。

这些栅线和漏线各自将它们包围的区域确定为象素区，其中分别制作诸如薄膜晶体管(TFT)的开关元件以及透明的象素电极。

当扫描信号被馈至栅线时，薄膜晶体管被接通，从而将来自漏线的视频信号通过它馈至象素电极。

不仅各漏线组，而且各栅线组都延伸到透明绝缘衬底的周边，从而组成外部终端，这些终端连接有视频驱动电路和栅扫描驱动电路，即多个外部安排在透明绝缘衬底周边的驱动IC(半导体集成电路的)。换言之，在衬底周边安置了多个装有单个驱动IC的带状载体封装件(TCP)。

然而，由于透明绝缘衬底在其周边装配有带有驱动IC的TCP，故电路增大了透明绝缘衬底的栅线与漏线相交区所构成的显示器的外形与透明绝缘衬底的外框的外形之间的区域的面积(广泛地称为图框)。这种面积的增大与降低液晶显示模块的外形尺寸的要求是抵触的。

为了解决这一问题，即提高液晶显示元件的密度并从而尽量减小其外形尺寸，已提出了一种结构，其中不采用TCP，而是将视频驱动IC和栅扫描驱动IC直接安装在透明绝缘衬底上。此种安装方法称为倒装片法或玻璃上装片(COG)法。

本发明不仅可用于采用TCP的安装方法，而且也可用于倒装片安装。

但现有技术的液晶显示元件的上述结构不能满意地对抗模块完成之前在制造工序中产生的静电(介电击穿)。具体地说，在用等离子CVD制作薄膜之后的各步骤中，以及在使用对准薄膜之后的摩擦步骤中，由于擦布与衬底表面接触而产生静电。因此，作为一种不良的状态，薄膜晶体管(TFT)或开关元件极弱的抗静电特性变得很差，导致屏幕上的不均匀显示。而且漏线可能断开，或者可能损坏栅线与漏线之间的绝缘层，引起短路。而且，在衬底切割步骤中，切割操作本身会产生静电，若这一操作需要与金刚刀机械接触，则引起相似的缺陷。在使用密封元件的步骤中、在将二个相对的衬底连到一起的步骤中或在封入液晶的步骤即在密封步骤中，静电将产生并侵入衬底的带有薄膜晶体管的一侧，引起相似的缺陷。在带有二个相互粘合的相对着的衬底的液晶显示板做成之后安装模块各部件的步骤中，在热键合TCP部件时，在粘合橡皮垫或以倒装片方式安装驱动半导体芯片时，也产生静电。这样产生的静电从衬底周边的端部侵入衬底带有液晶显示单元的薄膜晶体管的一侧，从而引起相似的缺陷。

在例如日本专利公开NO.85586/1988、106788/1988以及220289/1988中公开了解决这些问题的方法。

日本专利公开NO.85586/1988所公开的方法的特征是成组的栅组和成组的漏线在其端部通过阻抗元件连接于短路线，而侵入的静电被短路线和阻抗元件的作用分散。

日本专利公开NO.106788/1988所公开的方法的特征是成组的栅线或成组的漏线每隔一个相邻的线交替地配置有二极管和短路线，且在切割、表面处理或加入其它部件之后将二极管和短路线腐蚀掉。

日本专利公开NO.220289/1988所公开的方法的特征是成组的栅线和成组的漏线在其端部通过二端有源元件连接于一个参考电位线，而侵入的静电被二端有源元件和参考电位线的作用分散。

但这些现有技术的缺点是除了栅线和漏线的布线之外，还必须提供阻抗元件和短路线或二端有源元件和参考电位线，而且涉及到额外需要腐蚀掉二极管和短路线的步骤这样一个问题。

因此，本发明的目的是提供一种液晶显示器，其中从在安装薄膜晶体管或开关元件的衬底一侧制作布线的步骤到完成模块安装的步骤中，采用了抗静电措施，而且适于改善生产率和降低生产成本。

结合倒装片液晶显示器，本申请人已提出了一个模块安装工艺的更早的专利申请(日本专利申请NO.256426/1994)。

为了达到上述目的，根据本发明提供了一种液晶显示器，它带有一个有源矩阵液晶显示元件，其中多个栅线和多个通过绝缘膜与栅线相交的漏线，在二个通过液晶层而重叠的透明绝缘衬底的第一个的正对着液晶层的表面上彼此并列，且在上述栅线和上述漏线之间的每个交点附近安置一个开关元件，此液晶显示器的特征是用来连接栅线或漏线的各电阻器元件被置于密封内部且在有效象素区外部被安置成一行或更多行线。

此液晶显示器的进一步特征是除上述密封内的电阻器元件外，用来连接上述栅线或上述漏线的电阻器还被安装在密封外部。

此液晶显示器的进一步特征是组成处在密封内部和漏线之间的电阻器的二个导电电极之间的距离基本上等于组成有效象素区的薄膜晶体管沟道部分的最小尺寸。

作为变通，液晶显示器的特征是上述电阻器被制作成包括一个具有光电导的半导体薄膜。

作为变通，液晶显示器的特征是在有效象素区中第一栅线或最后栅线外部，额外的栅线和额外的象素被安置成多行，且额外的栅线在其端部彼此短路。

作为变通，提供了一种液晶显示器，它带有倒装片型的有源矩阵液晶显示元件。此液晶显示器的特征是用来连接一个衬底上的漏线的电阻器元件在密封内，沿X方向延伸到有效象素区外部，且安排成一个行或更多行，而且电阻器是在密封外且也安排在安装于同一衬底表面上的驱动IC输出侧上的栅线布线之间以及漏线之间。

而且，此液晶显示器的进一步特征是，在有效象素区第一栅线或最后栅线外部，额外栅线和额外象素被安排成多行，且额外栅线在其端部彼此短路。

图1顶视图示出了根据本发明的液晶显示器用来抗静电的电阻器、额外栅线和额外象素；

图2顶视图示出了根据本发明的另一实施例的液晶显示器用来抗静电的电阻器、额外栅线和额外象素；

图3A是沿图1和2的EE线的剖面，图3B特性图示出了电压对图3A所示端部非晶半导体薄膜AS的电阻的依赖关系；

图4示出了根据本发明的液晶显示器在切割之后在衬底SUB1的有源矩阵侧上的整个模块电路结构，说明了矩阵有效象素、抗静电图形ED0、ED1、ED2和ED3、额外栅线G-1、G0至Gend+1、额外漏线D0至Dend+1以及外围部分处驱动IC安装区之间的关系；

图5是沿CT1线切割之前的表面处理过程中衬底SUB1在有源矩阵侧上的整体顶视平面图；

图6顶视平面图示出了驱动IC安装在根据本发明的液晶显示器衬底SUB1上的状态。

图7是根据本发明的液晶显示器的衬底SUB1的驱动IC安装区周围以及同一衬底的切割线CT1附近的主要部位的顶视平面图；

图8是图7主要部位(漏输入侧角部)的放大细节图；

图9是图7主要部位(漏输出侧角部)的放大细节图；

图10是沿图9和图16中B-B线的剖面；

图11A顶视平面图示出了漏侧输出布线的一个例子，而图11B是沿图11A中F-F线的剖面；

图12是衬底SUB1的栅扫描驱动IC安装区主要部位的顶视平面图；

图13是栅扫描驱动IC安装区端部的放大细节顶视平面图；

图14顶视平面图示出了栅侧上一个输出布线的一个例子；

图15是输入布线Tg-栅扫描驱动IC的放大顶视平面图；

图16透视图示出了将可弯多层柔性衬底FPC弯曲并封装到液晶显示器中去的一种方法；

图17是沿图6中A-A线的剖面；

图18是图5中区域G的放大细节顶视平面图；

图19顶视平面图示出了图1和2中象素区P1和P2的一个例子；

图20流程图示出了制备衬底SUB1侧的步骤A-C，并示出象素区和栅端区的剖面；

图21流程图示出了制备衬底SUB1侧的步骤D-E，并示出象素区和栅端区的剖面；

图22流程图示了制备衬底SUB1侧的步骤F和G，并示出象素区和栅端区的剖面；

图23方框图示出了一个液晶显示屏以及安置在屏周围的电路；

图24示出了从显示控制器到栅的显示数据流和时钟信号流以及一个漏驱动器；

图25示出了液晶显示模块中加于公共电极的公共电压、加于漏电极的漏电压以及加于栅电极的栅电压的电平和波形；

图26A和26B是液晶显示模块主要部位的剖面；

图27是其中装有液晶显示模块的一种笔记本个人计算机或文字处理器的透视图。

以下参照附图，结合其实施例来详细描述本发明。《靠近驱动IC安装区的平面和剖面结构》

图6顶视平面图示出了例如在玻璃制成的透明绝缘衬底SUB1上安装驱动IC的状态。图17中示出了沿A-A线的剖面。如虚线所示，在透明绝缘衬底SUB1上放置另一透明绝缘衬底SUB2，且用密封图形SL(见图6)将包含有效显示区(或有效屏区)的液体LC封入。通过导电珠或银胶将透明绝缘衬底SUB1上的电极COM与透明绝缘衬底SUB2侧上的公共电极图形电连接。布线DTM(或GTM)将输出信号从驱动IC传送到有效显示区AR中的布线。输入布线Td将输入信号传送到驱动IC。至于各向异性导电膜ACF，加入了一个为安装于线中的多个驱动IC区所公用的细长膜ACF2和一个公用于输入布线图形区的细长膜ACF1到驱动IC区中。如图17所示，制作了钝化膜(保护膜)PSV1和PSV以尽可能宽地覆盖布线区，用以防止电解质腐蚀，而暴露区用各向异性导电膜ACF1覆盖。

驱动IC的侧面和周围充以硅树脂SIL(见图17)，从而形成多重保护。《液晶显示元件及其周围的电路》

图23方框图示出了采用薄膜晶体管TFT作为开关元件的有源矩阵TFT液晶显示模块的TFT液晶显示元件以及安置在TFT液晶显示模块周围的电路。在此实施例中，制作在液晶显示元件一侧的漏驱动器IC1-ICM以及栅驱动器IC1-ICN，如图17所示，利用制作在液晶显示元件一个透明绝缘衬底SUB1上的漏侧引出线DTM和栅侧引出线GTM以及各向异性导电膜或利用紫外硬化树脂SIL，而以玻璃上芯片(COG)形成封装。此实施例被用于符合XGA规格的具有800×3×600有效点的液晶显示元件。结果，在液晶显示元件的透明绝缘衬底上沿长边和短边分别COG封装了10个(M＝10)具有240个输出的漏驱动器IC和COG封装了6个(N＝6)具有101个输出的栅驱动器IC。考虑到象素的数目，总共600个栅驱动器输出足够了。但为了在有效象素区上方和下方形成额外的栅线，如下面将要描述的，此结构被做成在最上的区域中有101个输出，在中间区有100×4个输出，而在最下的区域中有101个输出。此外，可利用同一栅驱动器IC来选择性地采用100和101输出。

漏驱动单元103被置于液晶显示元件的上侧；栅驱动单元104被置于横侧；而控制单元101和电源102被置于另一横侧。通过电连接装置JN1和JN3将这些控制单元101和电源102、漏驱动单元103和栅驱动单元104互连。

在此实施例中，屏幕尺寸为10.4英寸并带有800×3×600个点的TFT液晶显示模块被设计成XGA屏。结果，每个红(R)、绿(G)和蓝(B)色点的尺寸为264μm(栅线间距)×88μm(漏线间距)，而一个象素是红(R)、绿(G)、蓝(B)三个色点的组合，为264μm²。因此，对于800×3的漏线引出布线DTM，引线间距不大于100μm，亦即不大于目前可得到的带状载体封装体(TCP)的连接极限。在COG封装中，目前可以使用的驱动IC芯片隆起区BUMP的间距的最小值约为70μm，而与下方布线交叉区面积的最小值约为40μm²，虽然这取决于用作各向异性导电膜的材料等等。因此，在本实施例中，漏驱动器IC在液晶屏一个长边上排列成线，漏线被引至下侧，并确定漏线布线DTM的间距为88μm。结果，驱动IC芯片的隆起区BUMP间距(见图17)可设计成约为70μm，而与下方布线的交叉区可设计成约为40μm²，以致驱动IC芯片可高度可靠地与下方布线连接。栅线间距大至264μm，因此将栅引线GTM从短边引出。但为了得到高清晰度，栅引线GTM也可以像漏线那样从相对的二个短边引出。但对于漏线或栅线被交替引出的结构，很容易将引线布线DTM或GTM与驱动IC的输出侧BUMP连接，但必须在液晶屏PNL二个相对的长边的外围处安置外围电路衬底。这一需要会引起外形尺寸比一侧引线更大的问题。

当显示彩色的数目增加时，显示数据的数据线的数目也增加，使数据处理器的外形加大。因此，在本实施例中，借助于采用多层柔性衬底而解决了现有技术的问题。

如图6粗略地所示，本实施例所采用的驱动IC的形状极为细长，以便尽量减小模块的外部形状。例如在栅驱动IC中，长边尺寸约为11～17mm，而短边尺寸约为1.0～1.5mm。在漏驱动IC中，长边尺寸约为11～20mm，而短边尺寸约为1.0～2.0mm。而且，在本实施例中，有效显示区AR和驱动IC的输出侧隆起BUMP之间的栅输出布线图形GTM沿驱动IC的长边和短边的三个方向延伸。漏输出布线图形GTM沿驱动IC长边的一个方向延伸。

例如，在本实施例中，栅侧驱动IC中101个输出中的21个从二个短边布线，而其余的80个从一个长边布线。漏侧驱动IC被设计成细长形，只沿长边方向有输出布线，以致240个输出从一个长边布线。

图25示出了加于公共电极的公共电压、加于漏电极的漏电压以及加于栅电极的栅电压的电平和波形。此处，漏波形是显示黑色时的波形。

例如，栅开通电平波形(直流)和栅关断波形在-0～-14V之间变化，且在10V时栅被开通。漏波形(当显示黑色时)和公共电压Vcom的波形的电平在0～3V之间变化。例如，为了改变各水平周期(1H)的黑色电平时的漏波形，在逻辑处理器中执行1位的逻辑转换并输入到漏驱动器。栅的关断电平波形以基本上相同于Vcom波形的幅度和相位工作。

图24示出了本实施例的TFT液晶显示模块中，显示数据和时钟信号向栅驱动器104和漏驱动器103的流动。

当从主计算机接收到控制信号(包括时钟、显示时刻信号以及同步信号)时，显示控制器101不仅产生时钟D1(CL1)、移位时钟D2(CL2)和显示数据作为至漏驱动器103的控制信号，而且产生帧起始指示信号FLM、时钟G(CL3)和显示数据作为至栅驱动器104的控制信号。

而且，输入漏驱动器103的前级进位输出作为下一级漏驱动器103的进位输入。《制造透明绝缘衬底SUB1的方法》

下面参照图20～22来描述前述液晶显示器第一透明绝缘衬底SUB1的制造方法。在这些图中，中间的字是缩写的步骤名称，左边和右边的部分表示步骤流向，说明象素区、栅端及其周围。除步骤B和D外，步骤A～G对应于照相处理，且各步骤分段示出了照相处理之后清除光抗蚀剂的各个阶段。此处，所述的照相处理用来表示从用光抗蚀剂通过掩模选择性曝光到显影的一系列步骤，并略去其重复性描述。下面将分别描述这些步骤。步骤A：图20

用浸入方法在7059(商标名，美国纽约Corning公司生产的7059号麻粒玻璃片)玻璃制成的每一透明绝缘衬底SUB1的二侧制作一个氧化硅膜SIO并在500℃下焙烧。此处，制作SIO膜是为了使透明绝缘衬底SUB1的表面变得光滑，若衬底SUB1的表面光滑，则可略去这一点。用溅射方法制作厚度为2800的由Al-Ta、Al-Ti-Ta或Al-Pd制成的第一导电膜g1。这一照相之后，用磷酸、硝酸和冰醋酸混合液选择性地腐蚀第一导电膜g1。步骤B：图20

直接绘出抗蚀剂之后(形成上述阳极氧化图形之后)，立即将衬底SUB1浸入阳极氧化液中，阳极氧化液的制法是用氨水将3％酒石酸的酸度调节成pH值为6.25±0.05并用乙二醇以1∶9的比率稀释调好的液体，以便将形成电流密度调节到0.5mA/cm²(恒流形成)。然后执行阳极氧化(阳极形成)，直至形成电压达到足以获得Cl₂O₃膜的预定厚度的125V。然后故意使衬底保持在这种状态数十分钟(恒压形成)。这对获得均匀的Cl₂O₃是很重要的。结果，在扫描信号线(栅线)GL上方及其侧面上就以自对准的方式将导电膜g1氧化而形成厚度为1800的阳极氧化膜AOF，用作薄膜晶体管TFF的一部分栅绝缘膜。步骤C：图20

用溅射方法形成了厚度为1400的由ITO膜构成的导电膜d1。在照相处理之后，用盐酸和硝酸混合液作为腐蚀液选择性地腐蚀导电膜d1以形成栅端GTM和漏端DTM的最上层以及透明象素电极ITO1。步骤D：图21

将氨气、硅烷气和氮气引入等离子CVD设备以制作厚度为2000的氮化硅膜，而将硅烷气和氢气引入等离子CVD设备以制作厚度为2000的i型非晶硅膜。之后将氢气和磷化氢气引入等离子CVD设备以制作厚度为300的N⁺型非晶硅膜d0。这些制膜步骤是借助于改变同一CVD设备的反应室而连续地执行的。步骤E：图21

这一照相处理之后，用SF₆和BC1作为干法腐蚀气体来腐蚀N⁺型非晶硅膜d0和i型非晶硅膜AS。随后，用SF₆来腐蚀氮化硅膜G1。N⁺型非晶硅膜d0、i型非晶硅膜AS和氮化硅膜G1被SF₆气相继腐蚀是十分自然的。

于是，本实施例的制造过程的特征是用主要由SF₆组成的气体来相继地腐蚀三层CVD膜。更具体地说，使用SF₆的腐蚀速率的顺序是对N⁺非晶硅膜d0最高，对i型非晶硅膜AS次之，对氮化硅膜G1最低。当N⁺型非晶硅膜d0的腐蚀终止且i型非晶硅膜AS的腐蚀开始时，重叠的N⁺型非晶硅膜d0被侧腐蚀，而i型非晶硅膜AS以约70°被削尖。当i型非晶硅膜AS的腐蚀终止且氮化硅膜G1的腐蚀开始时，重叠的N⁺型非晶硅膜d0和i型非晶硅膜AS以这种顺序被侧腐蚀，且i型非晶膜AS以约50°被削尖，而氮化硅膜G1以20°被削尖。这些削尖的形状即使当其上形成源电极SD1时，仍急剧地降低开路电路的几率。N⁺型非晶硅膜d0具有约90°的尖角，但厚度小至300，以致这一步骤中的断连几率明显地低。结果，N⁺型非晶硅膜d0、i型非晶硅膜AS以及氮化硅膜G1的平面图形不严格地相同，而是通常具有削尖的剖面，以致它们依此顺序而具有较大的图形。步骤F：图22

用溅射方法制作了厚度为600的由Cr构成的第二导电膜d2，并用溅射方法还制作了厚度约为4000的由Al-Pd、Al-Si或Al-Ti-Ta构成的第三导电膜d3。在照相处理之后，用相似于步骤A的液体腐蚀第三导电膜d3，并用硝酸铵铈溶液腐蚀第二导电膜d2以形成视频信号线DL、源电极SD1和漏电极SD2。

此处在本实施例中，如在步骤E中所述，N⁺型非晶硅膜d0、i型非晶硅膜AS和氮化硅膜G1通常被削尖，以致在具有高电阻容差的视频信号线DL的液晶显示器中，它们只能由第二导电膜制成。

然后，借助于将SF6和CB1引入干法腐蚀设备中以腐蚀N⁺型非晶硅膜d0而选择性地清除源和漏之间的N⁺型半导体层d0。步骤G：图22

将氨气、硅烷气和氮气引入等离子CVD设备以制作厚度为0.6μm的氮化硅膜。在照相处理之后，用SF₆作为干法腐蚀气体来制作钝化膜PSV1。此钝化层不仅可以是CVD方法制作的SiN膜，而且可以是有机材料制成的膜。《液晶显示屏的一个象素及其周围》

图19示出了用图20～22所示工艺制造的液晶显示屏的一个象素及其周围。

每个象素被置于二个相邻扫描线(栅线或水平信号线)GL和二个相邻视频信号线(数据线、漏线或垂直信号线)DL之间的一个交叉区域(由4个信号线所包围的区域)中。每个象素包括一个薄膜晶体管TFT、一个透明的象素电极ITO1和一个维持电容元件(一个额外的电容元件)Cadd。扫描信号线GL在与视频信号线DL的交点附近被分叉。这是由于若短路于视频信号线DL，这二个支线中的一个被切割，以便另一(未切割的)线可用于正常工作，防止线缺陷。《采用防静电措施的透明绝缘衬底SUB1的整体结构》

图5是整个透明绝缘衬底SUB1在表面处理过程中沿切割线CT1被切割之前的顶视平面图。图4是整个电路图，其中沿切割线CT1切割的透明绝缘衬底SUB1被做成模块。

如图5所示，在切割之前，在栅线组和漏线组的外围制作了抗静电的短路线SHg、SHd和SHa，并通过电容ESD而被容性耦合。其它的短路线SHc制作在驱动IC下方的安装部位中。这些短路线在防止静电火花引起的端点击穿方面是有效的，此结构将在稍后加以详细描述。短路线SHg、SHd和SHa被置于切割线CT1之外，并在切割衬底之后被清除，以致它们不起抗静电作用。而且，在驱动IC安装在衬底SUB1上之前，用激光束还切割短路线SHc。在切割衬底之后，这些短路线不足以作为抗静电措施。特别是在热键合TCP部件时或在完成了具有二个彼此相连的相对的衬底的液晶显示盒之后的模块部件封装步骤中粘合橡皮垫时，或在倒装片封装步骤的安装驱动半导体IC芯片时，会产生静电而且从衬底的端点区侵入到液晶显示盒的薄膜晶体管侧上，从而引起缺陷。

因此，根据本发明，借助于在密封内外以及在栅端GTM或漏端DTM之间制作电阻器，借助于向起始级或最终级栅的外部提供额外栅线和额外象素以使额外栅极的端部短路，从而防止了缺陷。

图4示出了根据本发明一个实施例的倒装片型有源矩阵衬底SUB1的电路结构。

电阻器元件ED3制作在密封SL区域内，沿X方向在漏端DTM之间延伸，而电阻器元件ED0、ED1和ED2制作在栅端GTM或漏端DTM之间的密封SL区之外，用来抗静电。

而且，除了组成有效象素区的栅线组G1～Gend外，在起始级栅线外面和最终级栅线外面还分别制作了额外的栅线G1和G0以及额外的栅线Gend+1。这些额外栅线与制作有效象素区中的栅线同时制作。而且，从栅扫描驱动IC1-ICN向额外栅线G0、栅线组G1-Gend以及额外栅线Gend+1加了输出波形，这些输出波形随后在每个水平周期中被移位以开通或关断薄膜晶体管。还通过额外栅线G0和短路线SHY将上述的栅输出波形加至额外的栅线G-1，用以抗静电。

额外漏线D0和Dent+1分别制作在起始级漏线D1和最终级漏线Dend外面。这些额外的漏线与制作有效象素区中的漏线同时制作。从漏驱动器IC1-ICM将信号波形加至漏线组D1-Dend。而且，额外的漏线D0-Dend+1沿Y方向延伸并从公共电压馈送端Vcom与布线区连接。如图16所示，在虚拟端DMY区域，在随后的步骤中连接了一个柔性衬底FPC并馈以公共电压波形。此公共电压进一步加至漏驱动器IC之间的制作在密封SL中的多个公共电压馈送端Vcom，并与各端相连，如图4和图6所示。而且，在栅扫描驱动IC侧，制作了一个在额外栅线Gend+1外面的公共电压馈送端Vcom。即使在漏驱动IC安置在一侧的结构中，借助于在多个区域即透明衬底SUB1的三个角处以及在漏驱动器IC之间的区域中制作公共电压馈送端Vcom，也可以将不带畸变的均匀的公共电压波形加至公共电极的整个表面。《用密封区内栅端GTM或漏端DTM之间的电阻器元件ED3来抗静电》

图1示出了本发明的一个实施例，是有效象素区AR的第一栅线G1及其附近的顶视平面图。电阻器元件ED3在漏端DTM的测试端TEST和额外栅线G1之间沿X方向延伸。

图2示出了本发明的另一实施例，是一个顶视平面图，示出了在漏端DTM之间沿X方向延伸的二行电阻器ED3。

于是，电阻器元件ED3的行数不特别严格。但当模块完成时希望帧宽度尽量小时，图1的单行结构是有利的。

图3A是沿图1和图2中E-E线的剖面。

如图1、图2和图3A所示，在漏端DTM之间(在栅端GTM之间)连接有电阻器元件ED3，它包含绝缘膜G1、非晶半导体膜AS、半导体膜d0以及导电膜d2和d3。此电阻器元件被钝化膜PSV1覆盖。此处，电阻器元件ED3的绝缘膜G1与制作绝缘膜G1同时地制作在与薄膜晶体管TFT部分栅绝缘膜的绝缘膜G1相同的层内(见图22(G)的左部)。同样，半导体膜AS与制作i型非晶硅膜同时制作在与用来形成薄膜晶体管TFT的沟道的i型非晶硅膜相同的层中；半导体膜d0与制作N⁺型非晶硅膜d0同时制作在与N⁺型非晶硅膜d0相同的层中；而导电膜d2和d3与制作d2和d3膜同时制作在与用来形成源电极SD1和漏电极SD2的导电膜d2和d3相同的层中。

由于电阻器元件ED3制作在密封件中，它不暴露于大气，故导电膜d0、d2和d3的间隙L1可设计成很小。

在本实施例中，间隙L1选定为约12μm，而薄膜晶体管TFT的最小沟道尺寸LT约为8μm，下面将说明其理由。

图3B示出了一例特性图，表明了在图3A所示的端点之间的一个电阻器元件ED3中，非晶半导体膜AS的电阻对电压的依赖关系。

在本实验中，电阻器元件ED3的宽度W1设定为恒定值即26.5μm，而将间隙L1改变为12.5μm和32.0μm。外加电压设为施加时间为200ms或更短的静电脉冲，并借助于施加0-200V的电压(步进为10V)，在光屏蔽状态下来测量电阻器元件ED3的电阻。

对于高达200V的脉冲，从图中发现电阻器元件ED3不击穿。电阻器元件ED3的介电击穿电压必须约为100V或更高，才能在测试特性时和稳定薄膜晶体管的特性时从端点施加约50-100V的电压。介电击穿电压是施加静电的时间的函数。尽管没有指出，但已发现在施加200V的直流电压时，当间隙L1为12.5μm时，开始出现端电阻上升的情况，部分非晶半导体膜AS开始被静电损坏。

在电阻器元件ED3中，导电膜d0、d2和d3制作在平坦的半导体膜AS上方，以致比在薄膜晶体管区可制作更为精确的图形。间隙L1可设计成小于最小沟道尺寸，并可做到直至约4μm。结果，可充分降低电阻器元件ED3的击穿开始电压，以致在由静电加于薄膜晶体管的电压电平改变到薄膜晶体管的阈值电压之前，静电能量可被电阻器元件ED3部位充分地吸收。

而且，由于电阻器元件ED3的电阻随外加电压升高而非线性地下降，故ED3变得没有击穿倾向。虽然没有指出，但已发现在施加直流电压时比之施加脉冲时，电阻降低到大约1％。而施加150V电压时，若间隔L1为12.5μm，则加脉冲时的电阻约为8×109Ω，而在加直流电压时的电阻约不5×107Ω；而若L1为32μm，则加脉冲时的电阻约为6×1011Ω，而加直流电压时的电阻约为5×1010Ω。这样，当静电电压升高且施加时间变长时，电阻器上的负载就降低。

从上述结果，本实施例中的间隙L1基本上等于沟道长度LT(约为12μm)，但可在约4～40μm的范围内任意设定，使之与假设静电电压为100～300V或更高的具有最坏影响的静电特性相配合。

而且，在本实施例中，宽度W1设定为约15μm。借助于增大宽度W1，可降低端电阻以有利地增大沟道长度L1，从而有效防止静电的侵入。但由于漏端短路几率也升高，故宽度W1最好是一个象素长度P1或更小。

在从切割衬底SUB1到安装驱动IC至模块完成的过程中，利用电阻器元件ED3，可迅速分散已从切割线CT1附近端点侵入的静电，抑制其影响，而不损坏薄膜晶体管。当提供了电阻器元件ED3的多个平行线时，可减轻电阻器上的负载，从而进一步抑制静电影响。

而且，电阻器元件ED3包含具有光电导的半导体膜AS，以致若有需要时，可从衬底SUB1的背面用光束来辐照它，以便在为了防止静电击穿而希望进一步降低电阻时将电阻降低。在安装驱动IC之后或在完成液晶显示元件之后，当在测试时希望取消电阻的降低时，可以取消电阻的降低以恢复液晶元件的正常工作。《借助于安置多个额外栅线以在其端处短路栅线而抗静电》

图1示出了本发明的一个实施例，其中的额外线G0和G-1用切割线CT1中的短路线SHY短路，正对着其上安装有栅扫描驱动IC的侧面(在密封侧上)。如图19所示，象素P1沿第一栅线G1与额外线G0之间的X方向延伸，虽然未示出，图19(其中略去了靠近切割线2-2的部分，因而Y方向的距离缩短了)所示象素中的一个象素P2沿额外线G0与G1之间的X方向延伸。借助于例如设定象素P2沿Y方向的距离为大约100μm而电阻器元件ED3沿Y方向的距离为大约100μm，可制作面积为象素P1沿Y方向的距离为64μm或更小的用来抗静电的紧凑元件。而且，利用图19所示的其它衬底SUM2上的黑色矩阵BM，可使上述额外线之间的象素P2完全屏蔽于光，只允许看到有效象素区AR。

图2示出了本发明另一实施例，其中除了有效象素区AR的初始级栅线G1元外，还安置了沿X方向延伸的三个额外线G0、G-1和G-2。象素P2制作在这些额外线之间。

这样，额外线的数目不特别严格。但当完成模块时希望尽量减小帧宽度时，图1的额外线G0和G-1的结构是有利的。

借助于这样制作额外栅，在从切割衬底SUB1经安装驱动IC至模块完成的过程中，可在有效象素区AR周围的额外薄膜晶体管区域中迅速分散已从切割线CT1附近端点侵入的静电，从而抑制其对有效象素区AR内部的影响。当提供了额外栅的多个平行线时，可增大其周围额外薄膜晶体管的区域，从而进一步抑制静电影响。

而且，额外栅线G-1和G-2通过短路线SHY被短路，并通过额外栅线G0和短路线SHY被馈以来自栅扫描驱动IC的用来将薄膜晶体管开通或关断的输出波形。于是，额外栅线的电压可固定，并可抑制静电的影响。短路线SHY可制作在额外漏线D0外面。但为了使额外栅线G0上脉冲波形的畸变基本上等于栅线G1上的畸变，在本实施例中是在正对着其上安装有栅扫描驱动IC的一侧的切割线CT1内执行短路。

而且，在本实施例中，额外漏线D0和Dend+1分别制作在起始级漏线D1外面和最终级漏线Dend外面。这样，在加到有效象素区AR周围的薄膜晶体管区域中，可迅速分散静电，抑制了静电在有效象素区AR中的影响。《利用密封区外面栅端GTM之间或漏端DTM之间的电阻器元件ED0、ED1和ED2来抗静电》

图10是沿图9和图18中B-B线的剖面。

如图4、图5、图13和图9所示，在驱动IC输出侧上的布线区中的漏端DTM之间或栅端GTM之间，连接有电阻器元件ED0、ED1和ED2，它们各包含绝缘膜G1、非晶半导体膜AS、半导体膜d0和导电膜d2和d3。这些电阻器元件由钝化膜PSV1覆盖。电阻器元件的绝缘膜G1与制作绝缘膜G1同时地制作在与薄膜晶体管TFT部分栅绝缘膜的绝缘膜G1相同的层中。半导体膜AS与制作i型非晶硅膜同时地制作在与用来形成薄膜晶体管沟道的i型非晶硅膜相同的层中；半导体膜d0与制作N⁺型非晶硅膜d0同时地制作在与N⁺型非晶硅膜d0相同的层中；而导电膜d2和d3与制作导电膜d2和d3同时地制作在用来形成源电极SD1和漏电极SD2的导电膜d2和d3相同的层中。此处在图10中，考虑到由于大气的影响会使介电击穿电压降低，导电膜d2与d3之间的半导体膜AS的长度被定为约20μm或更大，具体地说是大约30-100μm。

结果，对于各个驱动IC，与栅线GL(漏线DL)连接的栅端GTM(或漏端DTM)被电阻器元件连接。这使得有可能使电阻器的负载小于作为开关元件的薄膜晶体管的栅与漏之间的电阻。其结果是可迅速地分散已侵入的静电而不击穿薄膜晶体管，在从制作衬底SUB1上布线到安装驱动IC的过程中抑制了其影响。

而且，电阻器元件ED包含具有光电导的半导体膜AS，并且制作在驱动IC附近。因此，如有需要，当希望进一步降低电阻以防止静电击穿时，可用光束辐照它以降低电阻。在安装驱动IC之后或完成液晶显示元件之后的测试过程中，当希望取消电阻的降低时，因为电阻器因安装驱动IC而覆盖有硅树脂SIL之类从而不被光束辐照，故可以取消电阻的降低以恢复液晶元件的正常元件。《利用短路线SHg、SHd和Sha来抗静电》

图7是透明绝缘衬底SUB1的驱动IC安装区周围以及同一衬底切割线CT1附近主要部位的顶视平面图，图5是沿切割线CT1切割之前的表面处理过程中整个透明绝缘衬底SUB1的顶视平面图。

图5中的一个构成液晶显示器的下透明绝缘衬底SUB1的面积大于图17所示的上透明绝缘衬底SUB2的面积，且在稍后的切割步骤中沿虚线所示的切割线CT1被切割，并废弃其外部。

在透明绝缘衬底SUB1表面上其表面周边之外的中央部位，首先制作有一组沿X方向延伸且沿Y方向平行的栅线GL和一组沿Y方向延伸且沿X方向平行的漏线DL。

虽然没有示出，但这些栅线组和漏线组是通过内层绝缘膜而彼此隔离的。

而且，显示区由栅线组和漏线组交叉的区域构成，而象素是二个相邻栅线GL和二个相邻漏线DL所围绕的区域。

更具体地说，在每个象素区，制作有一个薄膜晶体管(TFT)作为开关元件和一个由透明电极构成的象素电极。当扫描信号被馈至栅线GL时，薄膜晶体管被接通以将视频信号通过它从漏线DL馈至象素电极。

端点只从栅线组中各个栅线GL和漏线组中各个漏线DL的一侧引出，显示区处在中间。更具体地说，如图5所示，栅线GL的一端(在图的上侧)与栅扫描驱动IC连接，而另一端(在图的下侧)用栅短路线SHg在虚线所示的切割线CT1上方的延伸部处被短路。结果，在各栅线GL处产生的静电通过制作在透明绝缘衬底SUB1表面上并在随后步骤中沿切割线CT1切割且废弃的栅短路线SHg而分散。

漏线DL的一端(在图的右侧)与漏扫描驱动IC连接，而另一端(在图的左侧)用漏短路线SHd在切割线CT1上方的延伸部处交替地短路，且用IC安装区(见图7)附近的漏短路线SHc交替地短路。结果，在各漏线DL处产生的静电通过制作在透明绝缘衬底SUB1表面上并在后续步骤中沿切割线CT1切割且废弃的漏短路线SHd而分散。

而且，这样制作的的栅短路线SHg和SHa以及二个漏短路线SHd通过透明绝缘衬底SUB1表面上的电容器ESD被容性耦合，并在后续步骤中被切割并废弃。结果，借助于使探试探针与二个漏短路线SHd相接触，就可容易地检查漏线是否短路。

此电容器防止了制作在各象素区中的薄膜晶体管遭到静电击穿。因此，电容器ESD的电容被设定为低于薄膜晶体管电容值。

图5所示的参考号A0表示一个用来馈送电流以便在栅线GL表面上形成阳极膜的阳极化布线。在阳极化布线A0的二端，即在透明绝缘衬底SUB1上方，制作了二个阳极化焊点PAD。在此情况下，这些阳极化焊点PAD是当借助于例如用铝构成的栅线GL的表面阳极化而制作氧化铝绝缘膜时，用来馈送电流的电极。

而且，检查这样构成的透明绝缘衬底SUB1是否有栅线断连。测试端(焊点)TEST制作在安装栅扫描驱动IC的区域附近的显示区侧的端部，亦即在不与栅短路线SHg相连接的栅线GL的端部。结果，借助于使一根测试探针与栅线GL与之公共短路的栅短路线SHg相接触，并借助于使另一测试探针相继与各栅线GL的测试端TEST相接触，可检查栅线GL是否断连。而且，在阳极氧化时，借助于用分配器将抗蚀剂涂于栅短路线SHg(A0)防止了阳极化膜的形成，使之随后用探针接触方法可测试栅线的断连。在测试之前清除此抗蚀剂膜。

还检查了漏线DL是否断连。具体地说，与图5左侧所示漏短路线SHd短路的漏线DL在IC安装侧上(右侧上)端部处配备有测试端TEST。通过右侧上漏短路线SHc而与漏短路线SHd短路的漏线DL在正对着IC安装侧的端部(左侧上)处配备有测试端TEST。结果，借助于使一个测试探针与漏线DL与之公共短路的漏短路线SHd相接触，并借助于使其它测试探针相继与各漏线DL的测试端TEST相接触，可检查漏线DL是否断连。《用驱动IC下方的短路线SHc来抗静电》

如图7所示，漏驱动IC的输入和输出二者都从IC芯片的一侧引出。如参照图5已描述的那样，漏线DL沿左右交错方向交替地安置，使一个延伸在切割线CT1上方并与沿Y方向延伸的漏短路线SHd连接并被短路，而另一个通过短路线SHc和输入布线Td(到漏线驱动IC)延伸在切割线CT1上方并与漏短路线SHd连接且被短路，如图7所示。换言之，对每个驱动IC漏线DL间隔地与短路线SHc连接并被短路。短路线SHc与漏线驱动IC的二个输入布线Td连接，并通过二个输入布线Td短路于漏短路线SHd。这样，在漏线DL和输入布线Td中产生的静电就通过短路线SHc和漏短路线SHd而被分散。除非取消掉短路，否则完成的液晶显示器不工作，因而在处于切割线CT1(沿着该线切割透明绝缘衬底SUB1并废弃其外部部分)的外面的透明绝缘衬底表面上制作漏短路线SHd。借助于沿切割线CT1切割衬底SUB1，可实现直接与漏短路线SHd连接的漏线DL的短路取消。另一方面，由于存在短路线SHc，故借助于沿切割线CT1切割衬底SUB1无法取消漏线DL通过短路线SHc和输入布线Td而与漏短路线Shd的连接。稍后将描述短路取消。

在图5中，安装栅线驱动IC的安装区(图5中虚线所示且标有参考号IC者)提供在切割线CT1以内其中制作有栅线GL的区域中以及在图5上侧所示的上切割线CT1附近。切割线CT1上方各栅线GL沿延伸方向正对着安装区的延伸部分通过沿Y方向延伸的栅短路线SHg(也起阳极化布线A0的作用)而被连接。除非取消短路否则完成的液晶显示器不工作，因而在沿其切割透明绝缘衬底SUB1以废弃外部的切割线CT1外面的透明绝缘衬底SUB1表面上制作栅短路线SHg和SHa。与前述的漏线DL侧不一样，在本实施例中，短路线SHc不为栅线GL侧上的每个IC提供。这是因为栅线驱动IC只安置在一侧，以致栅线GL可通过相对侧(其中未提供栅线驱动IC)上的栅短路线而彼此短路。但当栅线驱动IC安置在二侧，或当不提供栅短路线SHg时，栅线GL必须通过短路线SHc而与栅短路线SHg连接。

如图7和8所示，在驱动IC安装到衬底SUB1上之前，用激光束或用光刻蚀方法将短路线SHc和交替的漏端DTM以及输入布线Td沿一个切割线C1切去。如图7所示，这一切割的结果是，钝化膜PAS1(即钝化膜PSV1)不制作在带有切割线C1的区域中(IC安装区)。在本实施例中，借助于沿切割线C1的一次切割，可容易地取消短路。

在沿切割线C1部位的布线DTM由即使在激光束切割中也较少沾污(从而其沾污可被抑制)的透明导电膜ITO组成。而且，可用光刻蚀方法实行切割。

图7示出了漏驱动IC侧，但带有这种短路线SHc的结构可自然地应用于输出和输入从IC芯片一侧引出、甚至在栅扫描驱动IC侧上引出的情况。《用分隔栅端Tg与栅短路线SHa的方法来抗静电》

图13是栅扫描驱动IC安装区端部的放大细节顶视平面图。在图13中，参考号Tg表示制作在衬底SUB1上并引至安装于衬底SUB1上的栅扫描驱动IC的输入布线；符号IP表示位于输入布线Tg的IC侧端部且连接于IC输入凸起的输入端(焊点)；符号OP表示连接于IC输出凸起的输出端；符号OL1和OL2表示从输出端OP引至栅线的输出布线；符号TEST表示插入在输出端OP与栅线GL之间的栅线断连测试端；符号dt表示短路线SHa与输出布线Tg之间的最小距离；而符号d2表示输入端IP与输出端OP之间的最小距离。

从图5可见，在驱动IC直接安装于其上的倒装片透明绝缘衬底SUB1中，栅扫描IC的输入布线Tg和输入端(图13中参考号IP所示)必须置于安装IC的一侧。

而且，在来自输出端OP的输出布线OL的中间部位，必须制作断连测试端TEST用以测试输出布线OL与短路线SHg 之间各栅线的断连。因此，在现有技术结构中，输入端IP和输出端OP必须电学上开路，以便各输入布线Tg与短路线SHa连接并与其周围的阳极化布线A0短路以抗静电。

但如图13所示，在现有技术中(但不是这种结构)，当输入端IP与栅短路线SHa连接时，已发现在安装有驱动IC的区域中各栅线GL的输出端OP与连接于栅短路线SHa的IC输入布线Tg的输入端IP之间的空间(d2所示)中，出现静电火花。

在现有技术结构中可以认为当静电通过例如钝化膜PSV1侵入有效屏区时，作为栅线负载的电抗会引起静电造成的电位差并集中地加至电学上开路的输入端IP与输出端OP之间。

结果，例如由ITO(铟锡氧化物)组成的输入端IP或输出端OP被损坏，导致无法安装驱动IC。

借助于使带有输入端IP的输入布线Tg与栅短路线SHa断连，亦即借助于使输入布线Tg与栅短路线SHa电隔离(电学浮置)，因而可增大输出端OP与栅短路线SHa之间的距离以降低场强，从而防止端部被产生的静电火花损坏。

借助于使栅短路线SHa与栅扫描驱动IC输入布线Tg的端部之间的最小距离dt小于输入端IP与输出端OP之间的最小距离d2，更具体地说，即使有静电火花，也只产生于距离为dt的部位，从而防止了在距离为d2的部位产生。《橡皮垫GC》

图26A和26B是液晶显示模块主要部位的剖面。

在显示屏PNL的衬底SUB1的框架周围上的柔性衬底FPC与下罩MCA之间，夹有一个橡皮垫GC1。结果，加一压力以固定柔性衬底，从而改善衬底SUB1与布线图形之间的连接可靠性。而且，防止了驱动IC和衬底SUB1与下罩MCA接触和遭到机械损伤。

橡皮垫GC2夹在显示屏PNL的衬底SUB2与导光板GLB上的反射片LS之间。利用橡皮垫GC2的弹性，将金属屏蔽罩SHD压入器件，与屏蔽罩SHD侧面做成一体的固定凸块被与屏蔽罩SHD侧面做成一体的固定钩抓住，且将与屏蔽罩SHD侧面做成一体的固定爪弯曲并插入与下罩MCA侧面做成一体的固定凹槽中。结果，固定元件用作止动器，屏蔽罩SHD和下罩MCA被固定，并将模块紧实地保持为一个整体而不需要其它的固定元件。于是，可简化装配，降低制造成本。而且，可获得高的机械强度以及高的抗震抗冲击性，改善了器件的可靠性。在橡皮垫GC1或GC2一侧涂以粘合剂，使橡皮垫GC1或GC2粘结于柔性衬底FPC和衬底SUB1和SUB2的预定部位。《安装橡皮垫GC1时的抗静电》

图18是图5中区域G的放大细节顶视平面图。

如参照图26B已描述的那样，安装了橡皮垫GC1作为沿四个边呈薄而细长形状而不影响液晶元件下表面显示的弹性间隔。换言之，在液晶显示元件一个板端部的透明绝缘衬底SUB1的下表面与用来安置/保持导光板GLB、荧光灯LP(见图26A)等的下模块罩MCA之间，夹有橡皮垫GC1，用来保持诸如液晶显示器、下罩MAC和金属屏蔽罩SHD之类的各个元件。

如图5所示，在只有漏线DL一侧与驱动IC连接的所谓单侧引出型的倒装片液晶显示器中，漏线DL的端部、不与驱动IC连接的侧面，在衬底SUB1的切割线CT1上方连接于制作在切割线CT1外面的漏短路线SHd。因此，即使在衬底SUB1沿切割线CT1切割之后，视频信号线DL仍存在于衬底SUB1的端部。通常，在不带封装驱动IC的侧上的视频信号线DL的端部，透明导电膜d1暴露于外面，致使橡皮垫GC1如图26B所示与那些端部相接触。当橡皮垫GC1在安装及产品完成之后因为修理而更换时，由于安装或重新定位时橡皮垫GC的电荷或衬底SUB1的电位状态而产生静电。此静电可能侵入液晶显示器而引起缺陷以致液晶显示器的薄膜晶体管的阈值电压发生偏离。

结果，在图26B所示液晶显示器端部的单板部位处的透明绝缘衬底SUB1表面上的视频信号线DL的透明导电膜d1上，即在橡皮垫GC1与之接触的衬底SUB1的端部处，如图18所示制作有钝化膜PSV1。此钝化膜PSV1与制作形成于等离子CVD设备中的而且例如厚度约为0.6μm的氧化硅或氮化硅的钝化膜同时地制作。结果，橡皮垫GC与视频信号线DL的透明导电膜d1保持直接接触并由钝化膜PSV1建立起一个隔离电阻。因此，在安装橡皮垫GC时可防止静电产生及进入视频信号线DL，从而防止介电击穿。在用切割刀沿切割线CT1进行切割的过程中，在制作于沿切割线CT1部分中的钝化膜PSV1中很易出现裂纹。即使钝化膜PSV1破裂，它也是分隔于制作在显示区的钝化膜PSV1而形成，以致此裂纹不发展到显示区的绝缘膜。如图18所示，钝化膜PSV1延伸于切割线CT1外面的漏短路线SHd下方。在衬底切割之后，钝化膜PSV1出现在远至衬底SUB1端部处，致使它能够防止介电击穿并改善视频信号线DL透明导电膜d1的抗电解质腐蚀性能。为了改善介电击穿和抗电解质腐蚀性能，由于钝化膜PSV1切割后位于衬底SUB的端部，与切割线CT1制作在一起的钝化膜PSV1的位置根据切割刀切片误差约为300μm来确定。在本实施例中，钝化膜PSV1不制作在衬底SUB1端区的一个表面上，而是沿着具有比图形更大尺寸的视频信号线DL的透明导电膜d1的图形。结果，有可能在切割衬底SUB1时降低切割线CT1部位中钝化膜PSV1内裂纹的发生与发展的比率。结果可改善抗电解质腐蚀性能。但可考虑这样一种结构，使它不仅在切割部位覆盖端部的一个表面，而且图形不局限于一个实施例。如图5所示，正对着钝化膜PSV1的视频信号线DL的端部与驱动IC连接。图18的参考号EPX表示用来提高衬底SUB1与SUB2的粘合强度的环氧树脂区(如图17所示)。从切割线CT1至上衬底SUB2的距离约为1mm。《用来检测驱动IC芯片不对准的不透明膜图形》

图8是图7主要部位(漏输入侧角部)的放大细节图，图9是图7主要部位(漏输出侧角部)的放大细节图。

图7～9的参考号BAR表示用来检测安装的驱动IC的不对准的图形。在与驱动IC凸部BUMP连接的布线d1附近以及在BUMP附近的衬底SUB1上，提供有包含一个用来检测驱动IC不对准的不透明膜的圆形BAR。如图8和9所示，此不对准检测图形BAR的组成部分是：《透明绝缘衬底SUB1的制备方法》所描述的由ITO膜制成的导电膜d1；由Cr制成的第二导电膜d2；由Al-Pd、Al-Si、Al-Ta、Al-Ti-Ta之类制成的第三导电膜d3；以及钝化膜PSV1。简言之，图形BAR包括不透明膜d2和d3。此图形BAR的间距与布线以及凸部BUMP的间距是相等的。制作在透明绝缘衬底SUB1上并与安装在衬底SUB1上的凸部连接且由金(Au)制成的驱动IC的布线，在现有技术中由单层透明导电膜d1制成。因此，在安装驱动IC之后，从透明绝缘衬底正对着安装有驱动IC的一侧难以检测驱动IC相对于布线d1的安装不对准。但在本发明的结构中，由于提供了带有不透明膜的图形BAR而使得有可能在驱动IC安装之后容易地用肉眼或用显微镜从正对着安装有驱动IC的透明绝缘衬底SUB1的一侧确认驱动IC相对于布线d1的安装不对准。结果就有可能改善制造成品率和产量。图形BAR的最上部钝化膜PSV1用来防止导电膜d2和d3的电解质腐蚀。

除导电膜d2和d3外，不对准检测图形BAR可包括至少一个不透明膜并可采用诸如i型非晶硅膜AS之类的彩色膜。多种类型驱动IC芯片的对抗措施

在图7所示透明绝缘衬底SUB1中，预先考虑了使多个不同类型的驱动IC能被安装，并将与驱动IC输入和输出凸部连接的输入和输出端以及其布线制作并安置在衬底SUB1上。图7的参考号IC1和IC2表示其中安装有沿X方向具有不同宽度的二种驱动IC的位置。提供了连接着驱动IC输入凸部的输入端IP以及其布线，包括可适应不同种类芯片的虚拟输入端及其布线。具体地说，依赖于芯片的种类，要输入预定信号或电源的凸部的安排是不同的，而且输入端和布线要预先提供成可适应多种类型芯片的凸部安排。而且，在预定长度上彼此平行地提供了连接着驱动IC的凸部的输出布线OL，使沿布线延伸方向(沿图7的X方向)具有不同长度的多种类型驱动IC能够安装。通常只有一种驱动IC能够安装在一种透明绝缘衬底SUB1上。当由于无法购到或其它原因而必须改变驱动IC的种类时，用来安装芯片的透明绝缘衬底的布线布置就必须改变或重新设计，引起制造成本升高的问题。相反，在图7所示的衬底SUB1中，与芯片凸部连接的布线制作且安置在衬底SUB1上方，以致可安装不同种类的芯片。透明绝缘衬底SUB1可公用于多种芯片，以致当芯片改变时也无需改变它。这可以降低制造成本。《驱动IC与衬底SUB1之间的对准记号》

如图7所示，在驱动IC覆盖衬底SUB1的区域，亦即在虚线包围并用参考号IC1和IC2指示的区域中，于透明绝缘衬底SUB1上方制作了驱动IC的对准记号ALD。如图8所示，在驱动IC正对着衬底SUB1的面上，制作有虚拟凸部BUMP，它用作与对准记号ALD配对的对准记号。此凸部BUMP做成小于对准记号ALD，且其形状使对准记号ALD在驱动IC安装在衬底SUB1上时包围凸部BUMP。如图8可见，此对准记号ALD由下列部分构成：由ITO膜制成的导电膜d1；由Cr制成的第二导电膜d2；由Al-Pd、Al-Si、Al-Ta、Al-Ti-Ta之类制成的第三导电膜d3；以及钝化膜PSV1(如《透明绝缘衬底SUB1的制造方法》中那样)。第二导电膜d2和第三导电膜d3由于是不透明的故可容易地认别。而且，最上面的钝化膜PSV1防止导电膜d2和d3被电化学腐蚀。结果，驱动IC可以按高度精确的位置与衬底SUB1上的布线图形电连接。

参考号ALC表示制作在柔性衬底FPC覆盖衬底SUB1的区域中的透明绝缘衬底SUB1上方的对准记号以实现与柔性衬底FPC对准。而且在正对着衬底SUB1的柔性衬底FPC的面上，制作有与对准记号ALC配对的对准记号(未示出)。未示出的记号做成大于对准记号ALC并呈正方形以在柔性衬底FPC安装在衬底SUB1上时包围对准记号ALC。对准记号ALC制成正方形，用来覆盖在用作栅布线材料的不透明铝上作为透明象素电极材料的透明ITO膜。

此处将描述在透明绝缘衬底SUB1上安装驱动IC和柔性衬底FPC的制造步骤流程。

首先，将各向异性导电膜ACF2(见图13)加入到排列成行的多个驱动IC的部位。例如，制作成单一细长形状的各向异性导电膜ACF2被公共地加入到排列在各边上的驱动IC。

然后，用真空负压将驱动IC保持在键合头的受压面上，且用摄象机按预定的相对位置关系调整待要置于对准记号ALC上的二个凸部BUMP(或凸出的电极)的位置。例如，此定位过程使一侧的凸部BUMP的中心正好到达图象平面的中心。

然后，用摄象机将透明绝缘衬底SUB1上二个对准记号ALD的位置调节到预定相对位置关系。例如，此定位过程使对准记号ALD的中心正好进入图象平面的中心。

结果就确定了二个凸部BUMP与二个对准记号ALD之间的相对位置。

然后，根据预存的对准记号ALD和凸部BUMP的相对位置坐标，移动X-Y平台以便在摄象面FACE上移动对准记号ALD和凸部BUMP，从而执行位置探测。通常由于X-Y平台的机械移动精度远优于键合精度，故在这一步骤不执行位置修正。

然后暂时固定各个驱动IC。

在此暂时固定状态中，则重新确认凸部BUMP与对准记号ALD之间的对准。若此时探测到不对准，则稍许移动X-Y平台以修正位置(因为驱动IC仍暂时被固定)。

然后降低键合头以便将多个驱动IC(通常是一个阵列的驱动IC)热键合到透明绝缘衬底SUB1，从而通过各向异性导电膜ACF2电连接驱动IC的凸部BUMP和布线图形DTM(GTM)和Td(Tg)。

然后，提起键合头HEAD，将带有驱动IC的液晶显示屏从键合步骤转移到测试步骤一次。

然后在这检测步骤中，用未示出的测试焊点来测试凸部的连接状态和驱动IC的激活状态。当发现有什么缺陷时，则执行修理。

然后将各向异性导电膜ACF1(见图13)加入到驱动IC的输入布线图形部位。例如，制成细长形的各向异性导电膜被公共加入到排列在各边上的驱动IC。

然后借助于使制作在柔性衬底FPC二端中的孔置于固定针上的方法，精略地固定液晶屏PNL和柔性衬底FPC。而且，为了改善对准精度，在摄象面上使制作在柔性衬底FPC上的对准记号(未示出)和对准记号ALC对准来修正位置。

然后再次确认暂时固定后的位置。

最后，进一步降低键合头以便将柔性衬底FPC热键合到透明绝缘衬底SUB1，通过各向异性导电膜ACF1将柔性衬底FPC与透明绝缘衬底SUB1的布线图形Td(Tg)电连接。《TFT衬底制造和柔性衬底安装流程》

此处将描述衬底(以下缩写成TFT衬底)SUB1在其一侧制作薄膜晶体管的制造流程。

首先，参照图20～22如《制造透明绝缘衬底SUB1的方法》中已描述的那样来制造TFT衬底SUB1(直至形成了钝化膜)。

然后在钝化膜上印制对准膜(由图22(G)的PSV1表示)，再磨光。

然后，在透明绝缘衬底SUB1或SUB2的衬底表面的周边上印制密封元封，并在一个衬底面上散布多个小圆球的间隔垫用以确定二个衬底之间隙。之后，将二个衬底SUB1和SUB2连到一起并借助于将它们通过密封元件一个叠在另一个上而进行装配。之后，切割衬底SUB1的周边。

然后，通过设有密封元件的液晶密封入口，用液晶填充被密封元件封闭的区域中二个衬底SUB1和SUB2之间的空间，再用树脂之类的密封材料封闭密封入口。

然后，用测试探针来执行发光测试，若栅线和漏线有断连或短路造成的缺陷，则进行修理。

将各向异性导电膜(图17中由ACF2表示)加入由发光测试判定是可接受的无缺陷处。

然后通过各向异性导电膜，将驱动IC暂时固定于透明绝缘衬底SUB1，并用热键合法(见图6和图17)安装于其上。

然后用安装的驱动IC，利用测试探针进行发光测试，并用好的驱动IC更换有缺陷的驱动IC。

将各向异性导电膜(图17中由ACF1表示)加入被发光测试判定为无缺陷的驱动IC。

然后通过各向异性膜将柔性衬底(图17中由FPC表示)安装在透明绝缘衬底SUB1上。《驱动IC的输入布线》

图15是栅扫描驱动IC输入布线Tg的放大顶视平面图。

驱动IC输入布线Tg从其下层开始包含：在与制作栅电极和栅线的同一步骤中制作的且由诸如Al-Ta、Al-Ti-Ta或Al-Pd之类的低阻金属制成的第一导电膜g1；在与制作显示区透明象素电极的同一步骤中制作的且由ITO(铟锡氧化物)膜制成的导电膜d1；在与制作薄膜晶体管源/漏电极同一步骤中制作的且由诸如Cr的低阻金属制成的第二导电膜d2；以及由诸如Al-Pd、Al-Si、Al-Ta或Al-Ti-Ta的低阻金属制成的第三导电膜d3。在输入布线Tg上制作了SiN之类构成的钝化膜PSV1以便防止电解质腐蚀。

在图15中，安装驱动IC的位置由虚线IC表示。符号BP表示键合驱动IC凸部BUMP(示于图17)的凸部连接点。连接和安装用来馈送信号和来自驱动IC外部的电源电压的柔性衬底(图17中由符号FPC表示)的位置用虚线FPC示出。

如图15所示，在与柔性衬底输出端连接的输入布线Tg的部位，第二导电膜d2和第三导电膜d3制作成所谓的“梯子形”。钝化膜PSV1也制作成沿梯形第二和第三导电膜d2和d3的较大的梯形。在表面暴露出的梯形钝化膜PSV1的梯子之间，具体地说，有暴露的透明导电膜d1，其暴露部分给出一个用作测试端(焊点)的较宽的区域。而且，柔性衬底的整个暴露的透明导电膜d1和输出端被直接连接。如从图15可见，构成输入布线Tg的各个导电膜的尺寸被确定成下面的第一导电膜g1的尺寸最小，亦即制作在最内侧，上面的第二和第三导电膜d2和d3尺寸次之(除梯形之间的空间外)，而透明导电膜d1尺寸最大，即制作在最外侧。图15的凸部连接点BP由带有暴露表面的单层透明导电膜构成。

第一导电膜g1和第二导电膜d2通过穿通孔TH1、TH2和TH3连接。

而且，在图15中，参考号P表示端(输入布线Tg)间距(约为0.8～1.3mm)，而符号G表示端间隙(间距)(约为0.6～1.1mm)。

用来连接柔性衬底与驱动IC的输入布线Tg构成包括由低阻金属制成的第一导电膜g1和第二与第三导电膜d2与d3，且夹有透明导电膜d1的与低阻金属有高接触电阻的第一导电膜g1和第二导电膜d2通过穿通孔TH1～TH3被连接，以致可降低输入布线Tg的电阻以降低柔性衬底与驱动IC之间的电阻。

第二导电膜d2和第三导电膜d3制成梯子状，而高度稳定和抗沾污、抗氧化与抗电化学腐蚀的透明导电膜d1暴露在梯形之间的空间，以致柔性衬底的输出端在带有大的暴露区的透明导电膜d1部位被连接。结果，可降低柔性衬底与端的接触电阻以实现低电阻，从而即使柔性衬底纵向或横向不对准也能稳定电阻。

用钝化膜PSV1覆盖提供低电阻并易被电化学腐蚀的梯形第二和第三导电膜d2和d3，用以防止电解质腐蚀，而高度稳定且抗沾污、抗氧化与抗电化学腐蚀的透明导电膜d1在与端部连接的柔性衬底部位被暴露。这使得有可能改善用来连接柔性衬底与驱动IC的输入布线Tg的抗电解质腐蚀的性能。结果，可改善产品的可靠性。

在与柔性衬底输出端连接的输入布线Tg的部位，第二和第三导电膜d2和d3被局部清除以使它们呈梯形，而透明导电膜d1被暴露在梯形空间之间。因此，如《制造流程》中所述，在安装驱动IC之后与安装柔性衬底之前，测试探针能够加于透明导电膜d1的暴露部位以执行发光测试，从而判定驱动IC可用还是有缺陷。

漏侧上的输入布线(在图6和图5中用符号Td表示)与图15所示输入布线Tg那样构造。但如上所述，输入布线Td与漏短路线SHd连接。

图15中的梯形可改变成梳形。在梯形中，由第二和第三导电膜d2和d3构成的梯子的二个支柱用作一端，而占据大面积的第二和第三导电膜d2和d3邻接于输入布线Td。在梳状情况下，梳子的一个支柱用作一端，以致梳形具有抗电解质腐蚀性能高的优点。而且，形状应当不局限于梯形或梳形，而是只要透明导电膜d1除其一部分之外被第二和第三导电膜d2和d3覆盖，就可获得上述效果。而且，这种梯形或梳形结构可用于某些端。第一导电膜g1和第二与第三导电膜d2与d3的上述材料仅仅是例子，且第二和第三导电膜d2和d3可以只由一层构成。此外，可略去第一导电膜g1。

图16透视图示出了在液晶显示器中弯曲与安装可折叠多层柔性衬底FPC的方法。

柔性衬底FPC是一种可弯曲的多层结构，它通过各向异性导电膜(图7中由符号ACF1表示)与液晶显示器的下透明绝缘衬底的端区电学上和机械上连接，并借助于沿箭头方向弯曲而安装。《沿栅扫描驱动IC的三个方向引出输出布线GTM》

如图12所示，用来连接栅扫描驱动IC输出凸部BUMP与有效显示区AR栅线GL的输出布线GTM从驱动IC的三个边引出(一个长边，二个短边)(以下称为三向引出)。输出布线GTM通过排列在IC附近的测试焊点TEST和通过直的和斜的布线连接于有效显示区AR的栅线GL。具体地说，由于有效显示区AR栅线GL的间隙大于栅扫描驱动IC输出凸部BUMP的间隙，故输出布线BTM通过偏向有效显示区AR的斜布线而连接在输出凸部BUMP与有效显示区AR之间。

测试焊点TEST公用作为栅开路与发光测试的栅开路测试焊点和发光测试焊点。对于断连测试，在制作栅线GL之后，借助于使一个测试探针与使各栅线GL被公共短路的栅短路线SHg(见图5)一侧相接触，并借助于使其它的测试探针相继与栅线GL各测试焊点TEST相接触，来检查包括输出布线GTM在内的栅线GL是否断连。对于发光测试，借助于使测试探针与整个测试焊点TEST相接触以便周密封于衬底之间的液晶在液晶盒状态中发光，来检查包括输出布线在内的栅线GL和漏线DL的断连或短路之类的缺陷。

在图12所示的结构中，公用于测试栅断连和测试从栅扫描驱动IC二个短边引出的输出布线GTM的发光的测试焊点TEST被移向正对着有效显示区AR的一边即图12的左边。更具体地说，输出布线GTM从IC的二个短边垂直于短边地引出并与平行于短边排列的测试焊点TEST连接，而斜布线从测试焊点TEST偏向有效显示区AR。结果，可取大的斜布线角θ以减小斜布线区的尺寸。作为变通，可采用大的输出布线GTM之间的间隙LL1。而且，借助于使断连测试焊点与发光测试焊点共用，可加长斜布线，减小了斜布线区的尺寸或增大输出布线GTM之间的间隙。在减小液晶显示器和液晶显示模块的外形尺寸以及增大有效显示区方面，这是有效的。而且，由于输出布线GTM的间隙可增大，故可改善抗电解质腐蚀性能。《漏侧输出布线》

图11A顶视平面图示出了漏侧一个输出布线的例子。

图11B是沿图11A中F-F线的剖面。在有效显示区AR漏线DL与输出布线之间的连接部位，N⁺型非晶硅膜d0、i型非晶硅膜AS和氮化硅膜G1插入在透明导电膜d1和d2之间，且连接部位的截面是削尖的形状。防止了在直接连接情况下透明导电膜d1台阶所造成的输出布线d2和d3的断连。

然后只利用可靠性相对稳定的透明导电膜d1对密封区的外侧进行布线。

在本实施例中，输出布线相关于驱动IC凸部BUMP沿驱动IC的三个方向延伸。

借助于用钝化膜PSV1覆盖，改善了采用上述透明导电膜ITO的布线的抗电解质腐蚀性能。

在本实施例中，测试焊点TEST制作在正对着有效显示区AR的位置中及密封区SL内，而钝化膜PSV1打了孔。结果，透明导电膜d1是最高层，以致于即使探针与测试焊点TEST相接触，也不产生金属碎片，防止了布线之间短路或与测试焊点TEST断连之类的缺陷。《栅侧输出布线》

图14顶视平面图示出了栅侧上输出布线的一个例子。

栅波形前沿的畸变量导致写入时间减小。因此，在栅侧不仅必须降低布线电阻的变化，而且要降低输出布线电阻本身。

在本实施例中，含铝的栅布线层g1尽可能长地延伸到密封SL外面以降低电阻。而且，在驱动IC的周围，含铝的栅布线层g1制作在透明导电膜d1下方以通过穿通孔TH连接漏布线层d2和d3及栅布线层g1，从而降低电阻。

阳极化部位在阳极化A0的右侧，而含铝的诸如Al-Ta或Al-Ta-Ti的栅布线层g1在左侧。结果，这一区域中的布线被减薄到约10～15μm，降低了晶须的形成几率。

而且在本实施例中，测试焊点TEST在含铝的栅布线层g1处被透明导电膜d1覆盖，以致于即使探针与测试焊点TEST相接触，也不产生金属碎片，从而防止了布线之间的短路与测试焊点TEST的断连。《安装有液晶显示模块MDL的信息器件》

图27是其中安装了液晶显示模块MDL的一种笔记本个人计算机或文字处理器的透视图。

借助于采用液晶屏PNL上驱动IC的COG安装以及作为周边部位中漏和栅驱动器周边电路的多层柔性衬底的弯曲安装，比之现有技术，可极大减小外形尺寸。在本实施例中，安装在一侧的漏驱动周边电路可安装在信息器件铰链上方显示区的上侧，从而实现紧凑安装。

来自信息器件的信号首先从通常位于左侧界面衬底PCB中心处的连接器流出到信号在其中被转换成显示数据的显示控制集成电路元件(TCON)，而显示数据被垂直分离并馈入漏驱动器外围电路。借助于这样使用倒装片系统和多层柔性衬底，可消除对信息器件宽度轮廓的限制而提供小尺寸低功耗信息器件。

参照实施例已具体地描述了本发明，但本发明并不局限于上述各实施例，并自然可按各种方式进行修改而不偏离其要义。

本发明可用于前述的液晶，并可在液晶制造工业中实施。

Claims

1.一种带有有源矩阵液晶显示元件的液晶显示器件，其中多个栅线和多个通过绝缘膜与栅线交叉的漏线，在通过液晶层连接在一起的二个透明绝缘衬底中的第一个的正对着液晶层的表面上彼此并列，并在上述栅线与上述漏线之间的各个交点附近安置了一个开关元件，

其特征是用来连接上述栅线或上述漏线的电阻器元件被置于密封内部并在有效象素区外面安置成一行或更多行。

2.权利要求1所述的液晶显示器件，其特征是除了上述密封内部的电阻器元件外，还在密封外面安置了用来连接上述栅线或上述漏线的电阻器元件。

3.权利要求1所述的液晶显示器件，其特征是组成处在上述密封内部以及漏线之间的电阻器元件的二个导体电极之间的距离大致等于组成有效象素区的薄膜晶体管的沟道部分的最小尺寸。

4.权利要求1所述的液晶显示器件，其特征是上述电阻器元件制成包含一个具有光电导的半导体膜。

5.一种带有有源矩阵液晶显示元件的液晶显示器件，其中多个栅线和多个通过绝缘膜与栅线交叉的漏线，在通过液晶层而重叠的二个透明绝缘衬底中的第一个的正对着液晶层的表面上彼此并列，且在上述栅线与上述漏线之间每个交点附近安置了一个开关元件，

其特征是在有效象素区中第一栅线或最后栅线外面安置了多行额外的栅线和额外的象素，且上述额外的栅线在其端部彼此短路。

6.一种带有倒装片型有源矩阵液晶显示元件的液晶显示器件，其特征是用来连接一个衬底上的漏线的电阻器元件在密封内部，沿X方向延伸到有效象素区外面，且排列成一行或更多行，且电阻器元件在密封外面并也安置在安装在同一衬底的表面上的驱动IC输出侧上的栅线的布线之间以及漏线之间。

7.权利要求6所述的液晶显示器件，其特征是在有效象素区中第一栅线或最后栅线外面的安置了多行额外的栅线和额外的象素，且上述额外的栅线在其端部彼此短路。