JP2001091955A

JP2001091955A - 液晶表示装置

Info

Publication number: JP2001091955A
Application number: JP27085099A
Authority: JP
Inventors: Masamitsu Furuya; 政光古家; Noboru Kunimatsu; 登國松
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-09-24
Filing date: 1999-09-24
Publication date: 2001-04-06

Abstract

(57)【要約】【課題】シール材の接着力を向上することができるた
め、シール材剥がれを防止できる。【解決手段】液晶を介して対向配置される一対の透明
基板と、これら一方の透明基板側に対する他方の透明基
板側の固着とともに該液晶を封入するシール材とを備
え、このシール材が接着される透明基板側の面が、少な
くとも該シール材の接着部分の一部において、粗面にな
っている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に関す
る。

【０００２】

【従来の技術】液晶表示装置は、液晶を介して互いに対
向配置される一対の透明基板を外囲器とし、該液晶の広
がり方向に多数の画素からなる表示部が形成されてい
る。

【０００３】そして、一方の透明基板側に対する他方の
透明基板側の固着は、該液晶の封止を兼ね該表示部を囲
んで形成されるシール材によってなされている。

【０００４】

【発明が解決しようとする課題】しかし、このように構
成された液晶表示装置は、それに加えられる衝撃や熱ス
トレスによりシール材が剥がれることがあることが指摘
されるに到った。

【０００５】また、シール材からの汚染物質が液晶に溶
け出し、表示不良が発生することがあることが指摘され
るに到った。

【０００６】このことから、接着力が強く、かつ、液晶
を汚染しないシール材料を用いることが好ましいものと
なる。

【０００７】しかしながら、液晶の汚染防止を優先し
て、液晶を汚染させない材料でシール材を調合した場
合、その接着力を高くすることは困難となってしまうこ
とが判明した。

【０００８】本発明は、このような事情に基づいてなさ
れたもので、その目的は、材料の種類に拘らず剥がれの
少ないシール材を備える液晶表示装置を提供することに
ある。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。

【００１０】すなわち、本発明による液晶表示装置は、
液晶を介して対向配置される一対の透明基板と、これら
一方の透明基板側に対する他方の透明基板側の固着とと
もに該液晶を封入するシール材とを備え、このシール材
が接着される透明基板側の面が、少なくとも該シール材
の接着部分の一部において、粗面になっていることを特
徴とするものである。

【００１１】このように構成した液晶表示装置におい
て、そのシール材の透明基板側の接着力は該シール材と
透明基板側との間に生じる化学的な結合の数と強さで決
定される。

【００１２】この場合、透明基板側には粗面が形成され
ているので、シール材と透明基板側との接触面積が増大
し、化学的結合の数が増大するようになる。

【００１３】したがって、同じ量のシール材を塗布した
場合に、接着力が大きくなり、シール剥がれの発生を低
減させることができる。

【００１４】また、接着力が弱くかつ液晶汚染の少ない
シール材を高い信頼性を確保して使用することが可能と
なるため、表示品質を向上することができる。

【００１５】

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。

【００１６】《アクティブ・マトリックス液晶表示装
置》以下、本発明を適用したアクティブ・マトリックス
方式のカラー液晶表示装置について詳細に説明する。

【００１７】《マトリックス部（画素部）の平面構成》
図１は本発明のアクティブ・マトリックス方式カラー液
晶表示装置の一画素とその周辺を示す平面図である。

【００１８】図１に示すように、各画素は走査信号線
（ゲート信号線または水平信号線）ＧＬと、対向電圧信
号線（対向電極配線）ＣＬと、隣接する２本の映像信号
線（ドレイン信号線または垂直信号線）ＤＬとの交差領
域内（４本の信号線で囲まれた領域内）に配置されてい
る。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃst
g、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号
線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。画素電極ＰＸは薄膜トランジスタＴＦＴと接続さ
れ、対向電極ＣＴは対向電圧信号線ＣＬと一体になって
いる。

【００１９】画素電極ＰＸと対向電極ＣＴは互いに対向
し、各画素電極ＰＸと対向電極ＣＴとの間の電界により
液晶ＬＣの光学的な状態を制御し、表示を制御する。画
素電極ＰＸと対向電極ＣＴは櫛歯状に構成され、それぞ
れ、図の上下方向に長細い電極となっている。

【００２０】《マトリックス部（画素部）の断面構成》
図２は図１の３−３切断線における断面を示す図、図３
は図１の４−４切断線における薄膜トランジスタＴＦＴ
の断面図、図４は図１の５−５切断線における蓄積容量
Ｃstgの断面を示す図である。図２〜図４に示すよう
に、液晶層ＬＣを基準にして下部透明ガラス基板ＳＵＢ
１側には薄膜トランジスタＴＦＴ、蓄積容量Ｃstgおよ
び電極群が形成され、上部透明ガラス基板ＳＵＢ２側に
はカラーフィルタＦＩＬ、遮光用ブラックマトリックス
パターンＢＭが形成されている。

【００２１】また、透明ガラス基板ＳＵＢ１、ＳＵＢ２
のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初
期配向を制御する配向膜ＯＲＩ１、ＯＲＩ２が設けられ
ており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれ
の外側の表面には、偏光軸が直交して配置された（クロ
スニコル配置）偏光板が設けられている。

【００２２】《薄膜トランジスタＴＦＴ》薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。

【００２３】薄膜トランジスタＴＦＴは、図３に示すよ
うに、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真
性、intrinsic、導電型決定不純物がドープされていな
い）非晶質シリコン（Ｓｉ）からなるｉ型半導体層Ａ
Ｓ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有
す。なお、ソース、ドレインは本来その間のバイアス極
性によって決まるもので、この液晶表示装置の回路では
その極性は動作中反転するので、ソース、ドレインは動
作中入れ替わると理解されたい。しかし、以下の説明で
は、便宜上一方をソース、他方をドレインと固定して表
現する。

【００２４】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬと連続して形成されており、走査信号線ＧＬ
の一部の領域がゲート電極ＧＴとなるように構成されて
いる。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動
領域を超える部分であり、ｉ型半導体層ＡＳを完全に覆
うよう（下方からみて）それより大きめに形成されてい
る。

【００２５】これにより、ゲート電極ＧＴの役割のほか
に、ｉ型半導体層ＡＳに外光やバックライト光が当たら
ないように工夫されている。本例では、ゲート電極ＧＴ
は、単層の導電膜ｇ１で形成されている。導電膜ｇ１と
しては例えばスパッタで形成されたアルミニュウム（Ａ
ｌ）膜が用いられ、その上にはＡｌの陽極酸化膜ＡＯＦ
が設けられている。

【００２６】《走査信号線ＧＬ》走査信号線ＧＬは導電
膜ｇ１で構成されている。この走査信号線ＧＬの導電膜
ｇ１はゲート電極ＧＴの導電膜ｇ１と同一製造工程で形
成され、かつ一体に構成されている。この走査信号線Ｇ
Ｌにより、外部回路からゲート電圧Ｖgをゲート電極Ｇ
Ｔに供給する。また、走査信号線ＧＬ上にもＡｌの陽極
酸化膜ＡＯＦが設けられている。なお、映像信号線ＤＬ
と交差する部分は映像信号線ＤＬとの短絡の確率を小さ
くするため細くし、また、短絡しても、レーザートリミ
ングで切り離すことができるように二股にしている。

【００２７】《対向電極ＣＴ》対向電極ＣＴはゲート電
極ＧＴおよび走査信号線ＧＬと同層の導電膜ｇ１で構成
されている。また、対向電極ＣＴ上にもＡｌの陽極酸化
膜ＡＯＦが設けられている。対向電極ＣＴは、陽極酸化
膜ＡＯＦで完全に覆われていることから、映像信号線と
限りなく近づけても、それらが短絡してしまうことがな
くなる。また、それらを交差させて構成させることもで
きる。対向電極ＣＴには対向電圧Ｖcomが印加されるよ
うに構成されている。本実施例では、対向電圧Ｖcomは
映像信号線ＤＬに印加される最小レベルの駆動電圧Ｖｄ
minと最大レベルの駆動電圧Ｖｄmaxとの中間直流電位か
ら、薄膜トランジスタ素子ＴＦＴをオフ状態にするとき
に発生するフィードスルー電圧△Ｖs分だけ低い電位に
設定されるが、映像信号駆動回路で使用される集積回路
の電源電圧を約半分に低減したい場合は、交流電圧を印
加すれば良い。

【００２８】《対向電圧信号線ＣＬ》対向電圧信号線Ｃ
Ｌは導電膜ｇ１で構成されている。この対向電圧信号線
ＣＬの導電膜ｇ１はゲート電極ＧＴ、走査信号線ＧＬお
よび対向電極ＣＴの導電膜ｇ１と同一製造工程で形成さ
れ、かつ対向電極ＣＴと一体に構成されている。この対
向電圧信号線ＣＬにより、外部回路から対向電圧Ｖcom
を対向電極ＣＴに供給する。また、対向電圧信号線ＣＬ
上にもＡｌの陽極酸化膜ＡＯＦが設けられている。な
お、映像信号線ＤＬと交差する部分は、走査信号線ＧＬ
と同様に映像信号線ＤＬとの短絡の確率を小さくするた
め細くし、また、短絡しても、レーザートリミングで切
り離すことができるように二股にしている。

【００２９】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層
ＡＳに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬ
の上層に形成されている。絶縁膜ＧＩとしては例えばプ
ラズマＣＶＤで形成された窒化シリコン膜が選ばれ、１
２００〜２７００Åの厚さに（本実施例では、２４００
Å程度）形成される。ゲート絶縁膜ＧＩは、マトリック
ス部ＡＲの全体を囲むように形成され、周辺部は外部接
続端子ＤＴＭ、ＧＴＭを露出するよう除去されている。
絶縁膜ＧＩは走査信号線ＧＬおよび対向電圧信号線ＣＬ
と映像信号線ＤＬの電気的絶縁にも寄与している。

【００３０】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、非晶質シリコンで、２００〜２２００Åの厚さに
（本実施例では、２０００Å程度の膜厚）で形成され
る。層ｄ０はオーミックコンタクト用のリン（Ｐ）をド
ープしたＮ(＋)型非晶質シリコン半導体層であり、下側
にｉ型半導体層ＡＳが存在し、上側に導電層ｄ１（ｄ
２）が存在するところのみに残されている。

【００３１】ｉ型半導体層ＡＳは走査信号線ＧＬおよび
対向電圧信号線ＣＬと映像信号線ＤＬとの交差部（クロ
スオーバ部）の両者間にも設けられている。この交差部
のｉ型半導体層ＡＳは交差部における走査信号線ＧＬお
よび対向電圧信号線ＣＬと映像信号線ＤＬとの短絡を低
減する。

【００３２】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ(＋)型半導体層ｄ０に接触する導電膜ｄ１とその
上に形成された導電膜ｄ２とから構成されている。

【００３３】導電膜ｄ１はスパッタで形成したクロム
（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本実
施例では、６００Å程度）で形成される。Ｃｒ膜は膜厚
を厚く形成するとストレスが大きくなるので、２０００
Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
(＋)型半導体層ｄ０との接着性を良好にし、導電膜ｄ２
のＡｌがＮ(＋)型半導体層ｄ０に拡散することを防止す
る（いわゆるバリア層の）目的で使用される。導電膜ｄ
１として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔ
ａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ₂、Ｔｉ
Ｓｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよい。

【００３４】導電膜ｄ２はＡｌのスパッタリングで３０
００〜５０００Åの厚さに（本実施例では、４０００Å
程度）形成される。Ａｌ膜はＣｒ膜に比べてストレスが
小さく、厚い膜厚に形成することが可能で、ソース電極
ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵
抗値を低減したり、ゲート電極ＧＴやｉ型半導体層ＡＳ
に起因する段差乗り越えを確実にする（ステップカバー
レッジを良くする）働きがある。

【００３５】導電膜ｄ１、導電膜ｄ２を同じマスクパタ
ーンでパターニングした後、同じマスクを用いて、ある
いは導電膜ｄ１、導電膜ｄ２をマスクとして、Ｎ(＋)型
半導体層ｄ０が除去される。つまり、ｉ型半導体層ＡＳ
上に残っていたＮ(＋)型半導体層ｄ０は導電膜ｄ１、導
電膜ｄ２以外の部分がセルフアラインで除去される。こ
のとき、Ｎ(＋)型半導体層ｄ０はその厚さ分は全て除去
されるようエッチングされるので、ｉ型半導体層ＡＳも
若干その表面部分がエッチングされるが、その程度はエ
ッチング時間で制御すればよい。

【００３６】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。また、映像信
号線ＤＬはドレイン電極ＳＤ２と一体に形成されてい
る。

【００３７】《画素電極ＰＸ》画素電極ＰＸはソース電
極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜ｄ
２、第３導電膜ｄ３で構成されている。また、画素電極
ＰＸはソース電極ＳＤ１と一体に形成されている。

【００３８】《蓄積容量Ｃstg》画素電極ＰＸは、薄膜
トランジスタＴＦＴと接続される端部と反対側の端部に
おいて、対向電圧信号線ＣＬと重なるように形成されて
いる。この重ね合わせは、図１からも明らかなように、
画素電極ＰＸを一方の電極ＰＬ２とし、対向電圧信号Ｃ
Ｌを他方の電極ＰＬ１とする蓄積容量（静電容量素子）
Ｃstgを構成する。この蓄積容量Ｃstgの誘電体膜は、薄
膜トランジスタＴＦＴのゲート絶縁膜として使用される
絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。

【００３９】図１に示すように平面的には蓄積容量Ｃst
gは対向電圧信号線ＣＬの導電膜ｇ１の幅を広げた部分
に形成されている。この場合、この蓄積容量Ｃstgは、
その絶縁膜ＧＩに対して下側に位置づけられる電極の材
料がＡｌで形成され、かつ、その表面が陽極化成された
ものであることから、Ａｌのいわゆるホイスカ等が原因
する点欠陥（上側に位置づけられる電極との短絡）によ
る弊害を発生しにくくする蓄積容量を得ることができ
る。

【００４０】《蓄積容量Ｃstg》画素電極ＰＸは、薄膜
トランジスタＴＦＴと接続される端部と反対側の端部に
おいて、対向電圧信号線ＣＬと重なるように形成されて
いる。この重ね合わせは、図４からも明らかなように、
画素電極ＰＸを一方の電極ＰＬ２とし、対向電圧信号Ｃ
Ｌを他方の電極ＰＬ１とする蓄積容量（静電容量素子）
Ｃstgを構成する。この蓄積容量Ｃstgの誘電体膜は、薄
膜トランジスタＴＦＴのゲート絶縁膜として使用される
絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。

【００４１】図１に示すように平面的には蓄積容量Ｃst
gは対向電圧信号線ＣＬの導電膜ｇ１の幅を広げた部分
に形成されている。この場合、この蓄積容量Ｃstgは、
その絶縁膜ＧＩに対して下側に位置づけられる電極の材
料がＡｌで形成され、かつ、その表面が陽極化成された
ものであることから、Ａｌのいわゆるホイスカ等が原因
する点欠陥（上側に位置づけられる電極との短絡）によ
る弊害を発生しにくくする蓄積容量を得ることができ
る。

【００４２】《マトリックス周辺の構成》図５は上下の
ガラス基板ＳＵＢ１、ＳＵＢ２を含む表示パネルＰＮＬ
のマトリックス（ＡＲ）周辺の要部平面を示す図であ
る。また、図６は、左側に走査回路が接続されるべき外
部接続端子ＧＴＭ付近の断面を、右側に外部接続端子が
無いところのシール部付近の断面を示す図である。

【００４３】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。

【００４４】図５、図６は後者の例を示すもので、図
５、図６の両図とも上下基板ＳＵＢ１、ＳＵＢ２の切断
後を表しており、ＬＮは両基板の切断前の縁を示す。い
ずれの場合も、完成状態では外部接続端子群Ｔｇ、Ｔｄ
および端子ＣＴＭが存在する（図で上辺と左辺の）部分
はそれらを露出するように上側基板ＳＵＢ２の大きさが
下側基板ＳＵＢ１よりも内側に制限されている。

【００４５】端子群Ｔｇ、Ｔｄはそれぞれ後述する走査
回路接続用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭ
とそれらの引出配線部を集積回路チップＣＨＩが搭載さ
れたテープキャリアパッケージＴＣＰ（図１６、図１
７）の単位に複数本まとめて名付けたものである。各群
のマトリックス部から外部接続端子部に至るまでの引出
配線は、両端に近づくにつれ傾斜している。これは、パ
ッケージＴＣＰの配列ピッチ及び各パッケージＴＣＰに
おける接続端子ピッチに表示パネルＰＮＬの端子ＤＴ
Ｍ、ＧＴＭを合わせるためである。

【００４６】また、対向電極端子ＣＴＭは、対向電極Ｃ
Ｔに対向電圧を外部回路から与えるための端子である。
マトリックス部の対向電極信号線ＣＬは、走査回路用端
子ＧＴＭの反対側（図では右側）に引き出し、各対向電
圧信号線を共通バスラインＣＢで一纏めにして、対向電
極端子ＣＴＭに接続している。

【００４７】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。

【００４８】配向膜ＯＲＩ１、ＯＲＩ２の層は、シール
パターンＳＬの内側に形成される。偏光板ＰＯＬ１、Ｐ
ＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透
明ガラス基板ＳＵＢ２の外側の表面に構成されている。
液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ
１と上部配向膜ＯＲＩ２との間でシールパターンＳＬで
仕切られた領域に封入されている。

【００４９】下部配向膜ＯＲＩ１は下部透明ガラス基板
ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成される。

【００５０】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００５１】図１９は図６のＡ部（シール材ＳＬ塗布
部）を拡大した図である。このシール材ＳＬ塗布部で
は、透明ガラス基板ＳＵＢ１上のシール材塗布部ＳＡＡ
１、及びＳＵＢ２上のシール材塗布部ＳＡＡ２に凹凸Ｕ
ＥＮが形成された粗面となっている。

【００５２】この凹凸ＵＥＮはシール材ＳＬを塗布する
前に研磨剤を含んだ高圧空気を吹き付けることにより形
成されている。研磨剤の吹き付けは、たとえばＳＡＡ
１、ＳＡＡ２以外の部分に研磨剤が当たらないようにマ
スクをして行われる。

【００５３】凹凸ＵＥＮはシール材ＳＬと透明ガラス基
板ＳＵＢ１、ＳＵＢ２との接触面積を広くするために形
成されたものである。

【００５４】図１９では、シール材ＳＬはシール材塗布
部ＳＡＡ１、ＳＡＡ２に形成された凹凸ＵＥＮに入り込
んで接着されている。

【００５５】ここでシール材ＳＬのシール材塗布部ＳＡ
Ａ１、ＳＡＡ２に対する接着力を考察する。接着力は接
着剤と被着体との界面で発生する化学結合の強さとその
数で決まる。化学結合の強さは、接着剤と被着体の種類
で決まり、化学結合の数は接着剤と被着体の接触面積で
決まる。通常は透明ガラス基板ＳＵＢ１、ＳＵＢ２上に
膜（本実施例では、ＳＵＢ１上に保護膜ＰＳＶ、ＳＵＢ
２上にオーバーコート膜ＯＣ）を形成しただけであるの
で、シール材塗布部ＳＡＡ１、ＳＡＡ２の表面はなめら
かでシール材ＳＬとシール材塗布部ＳＡＡ１、ＳＡＡ２
との接触面積は広くなっていない。

【００５６】これに対して本実施例では、凹凸ＵＥＮが
形成されシール材ＳＬが凹凸ＵＥＮに入り込んで接着し
ているため、凹凸ＵＥＮが形成されていない場合と比べ
てシール材ＳＬとシール材塗布部ＳＡＡ１、ＳＡＡ２と
の接触面積が格段に広くなっている。

【００５７】従ってシール材ＳＬとシール材塗布部ＳＡ
Ａ１、ＳＡＡ２との界面で発生する化学結合の数が多く
なるためシール材ＳＬのシール材塗布部ＳＡＡ１、ＳＡ
Ａ２に対する接着力が向上する。

【００５８】シール材ＳＬとシール材塗布部ＳＡＡ１、
ＳＡＡ２の接触面積を広くすることで接着力を向上させ
ることの利点として、（１）シール材剥がれ不良を低減することができる。

【００５９】（２）接着力が弱くかつ液晶汚染の少ない
シール材を使用することが可能となり、表示品質を向上
することができる。

【００６０】《ゲート端子部》図７は表示マトリックス
の走査信号線ＧＬからその外部接続端子ＧＴＭまでの接
続構造を示す図であり、（ａ）は平面であり（ｂ）は
（ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図７下方付近に対応し、斜め配線の部分は便
宜状一直線状で表した。

【００６１】ＡＯはホトレジスト直接描画の境界線、言
い換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後に除去さ
れ、図に示すパターンＡＯは完成品としては残らない
が、ゲート配線ＧＬには断面図に示すように酸化膜ＡＯ
Ｆが選択的に形成されるのでその痕跡が残る。平面図に
おいて、ホトレジストの境界線ＡＯを基準にして左側は
レジストで覆い陽極酸化をしない領域、右側はレジスト
から露出され陽極酸化される領域である。陽極酸化され
たＡＬ層ｇ１は表面にその酸化物Ａｌ₂Ｏ₃膜ＡＯＦが形
成され下方の導電部は体積が減少する。勿論、陽極酸化
はその導電部が残るように適切な時間、電圧などを設定
して行われる。

【００６２】ゲート端子ＧＴＭはＡｌ層ｇ１と、更にそ
の表面を保護し、かつ、ＴＣＰ（Tape Carrier Packeg
e）との接続の信頼性を向上させるための透明導電層ｇ
２とで構成されている。この透明導電膜ｇ２はスパッタ
リングで形成された透明導電膜（Indium-Tin-Oxide Ｉ
ＴＯ：ネサ膜）からなり、１０００〜２０００Åの厚さ
に（本実施例では、１４００Å程度の膜厚）形成され
る。またＡｌ層ｇ１上及びその側面部に形成された導電
層ｄ１及びｄ２は、Ａｌ層と透明導電層ｇ２との接続不
良を補うために、Ａｌ層と透明導電層ｇ２の両方に接続
性の良いＣｒ層ｄ１を接続し、接続抵抗の低減を図るた
めのものであり、導電層ｄ２は導電層ｄ１と同一マスク
形成しているために残っているものである。

【００６３】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図７に示すように上下に複数本並べられ端子群Ｔｇ（図
５）が構成され、ゲート端子の左端は、製造過程では、
基板の切断領域を越えて延長され配線ＳＨｇ（図示せ
ず）によって短絡される。製造過程におけるこのような
短絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲＩ１の
ラビング時等の静電破壊防止に役立つ。

【００６４】《ドレイン端子ＤＴＭ》図８は映像信号線
ＤＬからその外部接続端子ＤＴＭまでの接続を示す図で
あり、（ａ）はその平面を示し、（ｂ）は（ａ）のＢ−
Ｂ切断線における断面を示す。なお、同図は図５右上付
近に対応し、図面の向きは便宜上変えてあるが右端方向
が基板ＳＵＢ１の上端部に該当する。

【００６５】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。外部接続ドレイン端子ＤＴＭは上下方向
に配列され、ドレイン端子ＤＴＭは、図５に示すように
端子群Ｔｄ（添字省略）を構成し基板ＳＵＢ１の切断線
を越えて更に延長され、製造過程中は静電破壊防止のた
めその全てが互いに配線ＳＨｄ（図示せず）によって短
絡される。

【００６６】検査端子ＴＳＴｄは図８に示すように一本
置きの映像信号線ＤＬに形成される。

【００６７】ドレイン接続端子ＤＴＭは透明導電層ｇ２
単層で形成されており、ゲート絶縁膜ＧＩを除去した部
分で映像信号線ＤＬと接続されている。ゲート絶縁膜Ｇ
Ｉの端部上に形成された半導体層ＡＳはゲート絶縁膜Ｇ
Ｉの縁をテーパ状にエッチングするためのものである。
端子ＤＴＭ上では外部回路との接続を行うため保護膜Ｐ
ＳＶ１は勿論のこと取り除かれている。

【００６８】マトリックス部からドレイン端子部ＤＴＭ
までの引出配線は、映像信号線ＤＬと同じレベルの層ｄ
１、ｄ２が保護膜ＰＳＶ１の途中まで構成されており、
保護膜ＰＳＶ１の中で透明導電膜ｇ２と接続されてい
る。これは、電触し易いＡｌ層ｄ２を保護膜ＰＳＶ１や
シールパターンＳＬでできるだけ保護する狙いである。

【００６９】《対向電極端子ＣＴＭ》図９は対向電極信
号線ＣＬからその外部接続端子ＣＴＭまでの接続を示す
図であり、（ａ）はその平面を示し、（ｂ）は（ａ）の
Ｂ−Ｂ切断線における断面を示す。なお、同図は図５左
上付近に対応する。

【００７０】各対向電圧信号線ＣＬは共通バスラインＣ
Ｂで一纏めして対向電極端子ＣＴＭに引き出されてい
る。共通バスラインＣＢは導電層ｇ１の上に導電層ｄ
１、導電層ｄ２を積層した構造となっている。これは、
共通バスラインＣＢの抵抗を低減し、対向電圧が外部回
路から各対向電圧信号線ＣＬに十分に供給されるように
するためである。これにより、対向電極ＣＴが末端の画
素まで充分に伝達され、これら各対向電極ＣＴの映像信
号線ＤＬに供給される映像信号に応じた歪みによるクロ
ストーク（特に画面の左右方向のクロストーク）の発生
を低減できる。本構造では、特に新たに導電層を負荷す
ることなく、共通バスラインの抵抗を下げられるのが特
徴である。共通バスラインＣＢの導電層ｇ１は導電層ｄ
１、導電層ｄ２と電気的に接続されるように、陽極化成
はされていない。また、ゲート絶縁膜ＧＩからも露出し
ている。

【００７１】対向電極端子ＣＴＭは、導電層ｇ１の上に
透明導電層ｇ２が積層された構造になっている。透明導
電層ｇ２により、その表面を保護し、電触等を防ぐため
に耐久性のよい透明導電層ｇ２で、導電層ｇ１を覆って
いる。

【００７２】《表示装置全体等価回路》表示マトリック
ス部の等価回路とその周辺回路の結線図を図１０に示
す。同図は回路図ではあるが、実際の幾何学的配置に対
応して描かれている。ＡＲは複数の画素を二次元状に配
列したマトリックス・アレイである。

【００７３】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１、２、３、…、endは走査タイミングの順序に従って
付加されている。

【００７４】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されており、映像信号線Ｘ（添字省略）は映像
信号駆動回路Ｈに接続されている。

【００７５】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００７６】《駆動方法》図１１に本発明の液晶表示装
置の駆動波形を示す。対向電圧をＶchとＶclの２値の交
流矩型波にし、それに同期させて走査信号Ｖg（i-1）、
Ｖg（i）の非選択電圧を１走査期間ごとに、ＶglhとＶg
llの２値で変化させる。対向電圧の振幅値と非選択電圧
の振幅値は同一にする。映像信号電圧は、液晶層に印加
したい電圧から、対向電圧の振幅の１／２を差し引いた
電圧である。

【００７７】対向電圧は直流でもよいが、交流化するこ
とで映像信号電圧の最大振幅を低減でき、映像信号駆動
回路（信号側ドライバ）に耐圧の低いものを用いること
が可能になる。

【００７８】《蓄積容量Ｃstgの働き》蓄積容量Ｃstg
は、画素に書き込まれた（薄膜トランジスタＴＦＴがオ
フした後の）映像情報を、長く蓄積するために設ける。
本発明で用いている電界を基板面と平行に印加する方式
では、電界を基板面に垂直に印加する方式と異なり、画
素電極と対向電極で構成される容量（いわゆる液晶容
量）がほとんど無いため、蓄積容量Ｃstgが映像情報を
画素に蓄積することができない。したがって、電界を基
板面と平行に印加する方式では、蓄積容量Ｃstgは必須
の構成要素である。

【００７９】また、蓄積容量Ｃstgは、薄膜トランジス
タＴＦＴがスイッチングするとき、画素電極電位Ｖsに
対するゲート電位変化△Ｖgの影響を低減するようにも
働く。この様子を式で表すと、次のようになる。

【００８０】

【数１】 △Ｖs＝{Ｃgs/(Ｃgs+Ｃstg+Ｃpix)}×△
Ｖg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは画素電極ＰＸと対向電極ＣＴとの間に形成される
容量、△Ｖsは△Ｖgによる画素電極電位の変化分いわゆ
るフィードスルー電圧を表わす。この変化分△Ｖsは液
晶ＬＣに加わる直流成分の原因となるが、保持容量Ｃst
gを大きくすればする程、その値を小さくすることがで
きる。液晶ＬＣに印加される直流成分の低減は、液晶Ｌ
Ｃの寿命を向上し、液晶表示画面の切り替え時に前の画
像が残るいわゆる焼き付きを低減することができる。

【００８１】《製造方法》つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１２〜図１４
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図３に示す薄膜トランジス
タＴＦＴ部分、右側は図７に示すゲート端子付近の断面
形状でみた加工の流れを示す。

【００８２】工程Ｂ、工程Ｄを除き工程Ａ〜工程Ｈは各
写真処理に対応して区分けしたもので、各工程のいずれ
の断面図も写真処理後の加工が終わりフォトレジストを
除去した段階を示している。なお、写真処理とは本説明
ではフォトレジストの塗布からマスクを使用した選択露
光を経てそれを現像するまでの一連の作業を示すものと
し、繰返しの説明は避ける。以下区分けした工程に従っ
て、説明する。

【００８３】工程Ａ、図１２ＡＮ６３５ガラス（商品名）からなる下部透明ガラス基
板ＳＵＢ１上に膜厚が３０００ÅのＡｌ−Ｐｄ、Ａｌ−
Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等からなる導電膜
ｇ１をスパッタリングにより設ける。写真処理後、リン
酸と硝酸と氷酢酸との混酸液で導電膜ｇ１を選択的にエ
ッチングする。それによって、ゲート電極ＧＴ、走査信
号線ＧＬ、対向電極ＣＴ、対向電圧信号線ＣＬ、電極Ｐ
Ｌ１、ゲート端子ＧＴＭ、共通バスラインＣＢの第１導
電層、対向電極端子ＣＴＭの第１導電層、ゲート端子Ｇ
ＴＭを接続する陽極酸化バスラインＳＨｇ（図示せず）
および陽極酸化バスラインＳＨｇに接続された陽極酸化
パッド（図示せず）を形成する。

【００８４】工程Ｂ、図１２直接描画による陽極酸化マスクＡＯの形成後、３％酒石
酸をアンモニアによりＰＨ６.２５±０.０５に調整した
溶液をエチレングリコール液で１：９に稀釈した液から
なる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成電流密
度が０.５ｍＡ／ｃｍ²になるように調整する（定電流化
成）。次に所定のＡｌ₂Ｏ₃膜厚が得られるのに必要な化
成電圧１２５Ｖに達するまで陽極酸化を行う。その後こ
の状態で数１０分保持することが望ましい（定電圧化
成）。これは均一なＡｌ₂Ｏ₃膜を得る上で大事なことで
ある。それによって、導電膜ｇ１を陽極酸化され、ゲー
ト電極ＧＴ、走査信号線ＧＬ、対向電極ＣＴ、対向電圧
信号線ＣＬおよび電極ＰＬ１上に膜厚が１８００Åの陽
極酸化膜ＡＯＦが形成される。

【００８５】工程Ｃ、図１２膜厚が１４００ÅのＩＴＯ膜からなる透明導電膜ｇ２を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で透明導電膜ｇ２を選択
的にエッチングすることにより、ゲート端子ＧＴＭの最
上層、ドレイン端子ＤＴＭおよび対向電極端子ＣＴＭの
第２導電層を形成する。

【００８６】工程Ｄ、図１３プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２２００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。

【００８７】工程Ｅ、図１３写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。

【００８８】工程Ｆ、図１３写真処理後、ドライエッチングガスとしてＳＦ₆を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【００８９】工程Ｇ、図１４膜厚が６００ÅのＣｒからなる導電膜ｄ１をスパッタリ
ングにより設け、さらに膜厚が４０００ÅのＡｌ−Ｐ
ｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等から
なる導電膜ｄ２をスパッタリングにより設ける。写真処
理後、導電膜ｄ２を工程Ｂと同様な液でエッチングし、
導電膜ｄ１を工程Ａと同様な液でエッチングし、映像信
号線ＤＬ、ソース電極ＳＤ１、ドレイン電極ＳＤ２、画
素電極ＰＸ、電極ＰＬ２、共通バスラインＣＢの第２導
電層、第３導電層およびドレイン端子ＤＴＭを短絡する
バスラインＳＨｄ（図示せず）を形成する。つぎに、ド
ライエッチング装置にＣＣｌ₄、ＳＦ₆を導入して、Ｎ
(＋)型非晶質Ｓｉ膜をエッチングすることにより、ソー
スとドレイン間のＮ(＋)型半導体層ｄ０を選択的に除去
する。

【００９０】工程Ｈ、図１４プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ₆を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。

【００９１】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図１５は、図５等に示した表示パネルＰＮＬに映像
信号駆動回路Ｈと垂直走査回路Ｖを接続した状態を示す
上面図である。

【００９２】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の５個は垂直走査回路側の駆動ＩＣ
チップ、左の１０個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図１６、図１７で後述する
ように駆動用ＩＣチップＣＨＩがテープ・オートメイテ
ィド・ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデ
ンサ等が実装された駆動回路基板で、映像信号駆動回路
用と走査信号駆動回路用の２つに分割されている。ＦＧ
Ｐはフレームグランドパッドであり、シールドケースＳ
ＨＤに切り込んで設けられたバネ状の破片が半田付けさ
れる。ＦＣは下側の駆動回路基板ＰＣＢ１と左側の駆動
回路基板ＰＣＢ１を電気的に接続するフラットケーブル
である。フラットケーブルＦＣとしては図に示すよう
に、複数のリード線（りん青銅の素材にＳｎ鍍金を施し
たもの）をストライプ状のポリエチレン層とポリビニル
アルコール層とでサンドイッチして支持したものを使用
する。

【００９３】《ＴＣＰの接続構造》図１６は走査信号駆
動回路Ｖや映像信号駆動回路Ｈを構成する、集積回路チ
ップＣＨＩがフレキシブル配線基板に搭載されたテープ
キャリアパッケージＴＣＰの断面構造を示す図であり、
図１７はそれを液晶表示パネルの、本例では走査信号回
路用端子ＧＴＭに接続した状態を示す要部断面図であ
る。

【００９４】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であり、例えばＣｕから成り、それぞれ
の内側の先端部（通称インナーリード）には集積回路Ｃ
ＨＩのボンディングパッドＰＡＤがいわゆるフェースダ
ウンボンディング法により接続される。端子ＴＴＢ、Ｔ
ＴＭの外側の先端部（通称アウターリード）はそれぞれ
半導体集積回路チップＣＨＩの入力及び出力に対応し、
半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路Ｓ
ＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰ
ＮＬに接続される。パッケージＴＣＰは、その先端部が
パネルＰＮＬ側の接続端子ＧＴＭを露出した保護膜ＰＳ
Ｖ１を覆うようにパネルに接続されており、従って、外
部接続端子ＧＴＭ（ＤＴＭ）は保護膜ＰＳＶ１かパッケ
ージＴＣＰの少なくとも一方で覆われるので電触に対し
て強くなる。

【００９５】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【００９６】《駆動回路基板ＰＣＢ２》駆動回路基板Ｐ
ＣＢ２は、ＩＣ、コンデンサ、抵抗等の電子部品が搭載
されている。この駆動回路基板ＰＣＢ２には、１つの電
圧源から複数の分圧した安定化された電圧源を得るため
の電源回路や、ホスト（上位演算処理装置）からのＣＲ
Ｔ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報
に変換する回路を含む回路ＳＵＰが搭載されている。Ｃ
Ｊは外部と接続される図示しないコネクタが接続される
コネクタ接続部である。駆動回路基板ＰＣＢ１と駆動回
路基板ＰＣＢ２とはフラットケーブルＦＣにより電気的
に接続されている。

【００９７】《液晶表示モジュールの全体構成》図１８
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。ＳＨＤは金属板から成る枠状のシールド
ケース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬ
は液晶表示パネル、ＳＰＢは光拡散板、ＬＣＢは導光
体、ＲＭは反射板、ＢＬはバックライト蛍光管、ＬＣＡ
はバックライトケースであり、図に示すような上下の配
置関係で各部材が積み重ねられてモジュールＭＤＬが組
み立てられる。

【００９８】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪とフックによって全体が固定されるよ
うになっている。バックライトケースＬＣＡはバックラ
イト蛍光管ＢＬ、光拡散板ＳＰＢ光拡散板、導光体ＬＣ
Ｂ、反射板ＲＭを収納する形状になっており、導光体Ｌ
ＣＢの側面に配置されたバックライト蛍光管ＢＬの光
を、導光体ＬＣＢ、反射板ＲＭ、光拡散板ＳＰＢにより
表示面で一様なバックライトにし、液晶表示パネルＰＮ
Ｌ側に出射する。バックライト蛍光管ＢＬにはインバー
タ回路基板ＰＣＢ３が接続されており、バックライト蛍
光管ＢＬの電源となっている。

【００９９】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は前記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。本発明は、横電界方式
のアクティブマトリックス方式の液晶表示装置に適用し
た例を示したが、縦電界方式やＣＯＧ（チップオンガラ
ス）方式の液晶表示装置にも、また、単純マトリックス
方式の液晶表示装置にも適用可能なことは言うまでもな
い。

【０１００】

【発明の効果】以上説明したように、本発明による液晶
表示装置によれば、シール材の接着力を向上することが
できるため、シール材剥がれを防止することができ、信
頼性が向上する。

【図面の簡単な説明】

【図１】本発明のアクティブ・マトリックス型カラー液
晶表示装置の液晶表示部の一画素とその周辺を示す要部
平面図である。

【図２】図１の３−３切断線における画素の断面図であ
る。

【図３】図１の４−４切断線における薄膜トランジスタ
素子ＴＦＴの断面図である。

【図４】図１の５−５切断線における蓄積容量Ｃstgの
断面図である。

【図５】表示パネルのマトリックス周辺部の構成を説明
するための平面図である。

【図６】左側に走査信号端子、右側に外部接続端子の無
いパネル縁部分を示す断面図である。

【図７】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近
辺を示す平面と断面の図である。

【図８】ドレイン端子ＤＴＭと映像信号線ＤＬとの接続
部付近を示す平面と断面の図である。

【図９】共通電極端子ＣＴＭ、共通バスラインＣＢおよ
び共通電圧信号線ＣＬの接続部付近を示す平面と断面の
図である。

【図１０】本発明のアクティブ・マトリックス型カラー
液晶表示装置のマトリックス部とその周辺を含む回路図
である。

【図１１】本発明のアクティブ・マトリックス型カラー
液晶表示装置の駆動波形を示す図である。

【図１２】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１３】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１４】基板ＳＵＢ１側の工程Ｇ〜Ｈの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１５】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。

【図１６】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。

【図１７】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの走査信号回路用端子ＧＴＭに接続した状
態を示す要部断面図である。

【図１８】液晶表示モジュールの分解斜視図である。

【図１９】図６のＡ部の拡大図である。

【符号の説明】

ＳＵＢ…透明ガラス基板、ＧＬ…走査信号線、ＤＬ…映
像信号線、ＣＬ…対向電圧信号線、ＰＸ…画素電極、Ｃ
Ｔ…対向電極、ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ
…ｉ型半導体層、ＳＤ…ソース電極またはドレイン電
極、ＰＳＶ…保護膜、ＢＭ…遮光膜、ＬＣ…液晶、ＴＦ
Ｔ…薄膜トランジスタ、ｇ，ｄ…導電膜、Ｃstg…蓄積
容量、ＡＯＦ…陽極酸化膜、ＡＯ…陽極酸化マスク、Ｇ
ＴＭ…ゲート端子、ＤＴＭ…ドレイン端子、ＣＢ…共通
バスライン、ＤＴＭ…共通電極端子、ＳＨＤ…シールド
ケース、ＰＮＬ…液晶表示パネル、ＳＰＢ…光拡散板、
ＬＣＢ…導光体、ＢＬ…バックライト蛍光管、ＬＣＡ…
バックライトケース、ＲＭ…反射板、ＵＥＮ…凹凸、Ｓ
ＡＡ…シール材塗布部（以上添字省略）。

Claims

【特許請求の範囲】

【請求項１】液晶を介して対向配置される一対の透明
基板と、これら一方の透明基板側に対する他方の透明基
板側の固着とともに該液晶を封入するシール材とを備
え、このシール材が接着される透明基板側の面が、少なくと
も該シール材の接着部分の一部において、粗面になって
いることを特徴とする液晶表示装置。
【請求項２】シール材が接着される透明基板の面が、
該シール材の接着部分の全部において、粗面になってい
ることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】粗面は凹凸加工された面として形成され
ていることを特徴とする請求項１に記載の液晶表示装
置。