CN1101457A - 制造金属氧化物半导体场效应晶体管的方法 - Google Patents
制造金属氧化物半导体场效应晶体管的方法 Download PDFInfo
- Publication number
- CN1101457A CN1101457A CN94104276A CN94104276A CN1101457A CN 1101457 A CN1101457 A CN 1101457A CN 94104276 A CN94104276 A CN 94104276A CN 94104276 A CN94104276 A CN 94104276A CN 1101457 A CN1101457 A CN 1101457A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- field oxide
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title abstract description 11
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 10
- 150000004706 metal oxides Chemical class 0.000 title abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 230000003064 anti-oxidating effect Effects 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 238000009413 insulation Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 abstract description 21
- 239000012535 impurity Substances 0.000 abstract description 19
- 238000005530 etching Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 61
- 150000004767 nitrides Chemical class 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
- H10D62/292—Non-planar channels of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0128—Manufacturing their channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0151—Manufacturing their isolation regions
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
在此披露了一种制造其漏极与沟道区分离
(DSC结构)的凹槽栅极金属氧化物半导体场效应晶
体管的方法，以满足在深亚微米技术中提出的器件的
可靠性和性能等所有要求。
按照本发明，同时界定沟道区和场区，使用
LOCOS形成其凹形沟道区与漏区分离的
MOSFET，从而避免了因腐蚀硅基片引起的表面损
伤。将控制阈值电压的杂质注入整个沟道区以防止
与漏区分离的沟道区中载流子迁移率和跨导的减
少。
Description
本发明涉及一种制造金属氧化物半导体场效应晶体管的方法，特别涉及一种制造带凹槽栅结构的金属氧化物半导体场效应晶体管的方法，此方法无需凹槽腐蚀和/或腐蚀工艺而能减少短沟道效应。
多年来金属氧化物场效应晶体管（MOSFET）的制造技术已迅速发展，集成电路结构元件的最少尺寸已减少约10%。预计这种趋势在九十年代会持续下去。为提高器件性能和集成度，MOSFET的尺寸（栅长度Lg或沟道长度）已经从Lg＜1μm的亚微米范围减少到Lg＜0.35μm的深亚微米范围。然而，由于MOSFET的尺寸减少到亚微米的范围，要想随着电场的降低而能与短沟道效应、热载流子效应和器件的全特性很好地配合是困难的。
按照模拟律，已使器件工作速度提高，但却出现器件可靠性问题。对所设置电压大小的限制不是因短沟道效应，例如简单的穿通电压引起，而是因沟道内电场增加使能量载流子（energy carrier）增加（或者温度增加，E＝3/2KT）从而使器件可靠性降低造成。
从八十年代后期开始，对MOSFET的研究已集中在器件受比例换算的限制和比例换算受器件可靠性的限制。而且已研究了一种结构，这种结构由于提高器件的可靠性而可以减轻比例换算的限制。按照KITE REVIEW，Vol.19 No.5 PP402～413，该器件在栅极电压Vg＝0V时由于短沟道效应而不能完全断路。
在这样的技术背景下，有这样一种结构，为了克服短沟道效应的限制，它的沟道区不形成在与源/漏区平面相同的平面上。在IEEE Trans.Electron Devices，Vol.30，No.6，1983中的“MOSFET Wilh Drain Separated form Channel Implanted Region（DSC）”一文中EIJI TAKEDA等人披露了这种结构。
图3A～图3G示出制造带DSC（漏区与沟道分离）的MOSFET的步骤。
首先，在第一电导类型的硅基片1上形成底氧化层2和氮化层3。此氮化层被刻出图形以界定有源区，离子注入第一导电类型的杂质以界定沟道终止区的杂质区。
随后完成硅的局部氧化（LOCOS）工艺，以形成场氧化层10，然后除去氮化层3。通过将高剂量的第二导电类型杂质离子注入以形成源/漏区7，如图3B所示。
现在参照图3C，用光刻胶膜50和底氧化层2做掩模腐蚀硅基片1形成一凹沟。再离子注入第一导电类型杂质以形成一种沟道区5位于源/漏区7之下的结构，如图3D所示。
如图3E～图3G所示，在除去光刻胶膜50和底氧化层2并形成栅氧化层20之后，借助掩模在源/漏区7中形成接触孔。淀积多晶硅层6并形成层间绝缘层31。为漏区7提供一导电层9并用作引线电极，从而获得一完整的DSC-MOSFET，如图3G所示。
用上述工艺制成的DSC-MOSFET，由于将沟道区5挖得比源/漏区7更深，以便在比栅极更高的位置处设置源/漏结，所以有很好的短沟道特性。然而，用现有工艺技术制造的这种DSC-MOSFET存在着干腐蚀硅基片的技术困难，还存在因基片表面损伤使跨导降低造成器件工作特性恶化的问题。
此外，由于杂质未完全注入到区域“d”，即沟道区5和源/漏区7之间的分离区，载流子迁移率减少，最终降低了电源驱动能力。
本发明试图解决上述问题。
本发明的目的是通过解决干法腐蚀基片的困难和形成与源/漏区分离的沟道区，提供一种制造能完全满足可靠性和特性要求的金属氧化物半导体场效应晶体管的方法。
本发明提供的制造金属氧化物半导体场效晶体管的方法包括如下步骤：
在硅基片上形成一过渡层和一抗氧化层，同时界定沟道区和场区;
通过氧化工艺形成场氧化层;
去除过渡层、抗氧化层和场氧化物层以形成凹形沟道区;
形成栅绝缘层和栅材料层并使该栅材料层构成图形;和
形成源/漏区和场氧化层区。
按照本发明的另一方案，一种制造金属氧化物半导体场效应晶体管的方法包括如下步骤：
在硅基片上形成第一过渡层和第一抗氧化层以同时限定沟道区和场区;
通过第一氧化工序形成第一场氧化物层;
去除第一过渡层、第一抗氧化层和第一场氧化层以形成一凹形沟道区;
形成第二过渡层和第二抗氧化层，并去除在场区中的第二抗氧化层;
通过第二氧化工序形成第二场氧化层;
形成栅绝缘层和栅材料层，并使栅材料层构成图形;和
形成源/漏区。
图1A～1H描绘出按照本发明第一优选实施例制造金属氧化物半导体场效应晶体管的步骤;
图2A～2F描绘出按照本发明第二优选实施例制造金属氧化物半导体场效应晶体管的步骤;
图3A～3G描绘出按常规方法制造金属氧化物半导体场效应晶体管的步骤。
现在参照附图详细讨论本发明的优选实施例。
图1A～1H是按照本发明的优选实施例制造其沟道与源/漏区分离的金属氧化物半导体场效应晶体管的步骤。
现在参看图1A，第一步是同时限定一沟道区a和场区c。首先，在予定导电类型的半导体基片1上，形成底氧化物层2（过渡层）和氨化物层3（抗氧化层）。同时界定出沟道区a和场区c并离子注入与基片的导电类型相同的高剂量杂质。
这时将在区域“b”中形成源/漏区。第一步是在第一步所界定的沟道区和场区上通过实施硅的局部氧化（LOCOS）工艺来形成沟道终止区的杂质区4和场氧化层10（图1B）。
第三步是形成沟道区5。在完全清除底氧化层2、氮化层3和场氧化层10之后，在整个基片上形成栅氧化层20并离子注入与基片的导电率型相同的高剂量杂质以控制阈值电压。形成凹形沟道区5，如图1C所示。
本发明的上述工艺不包括用以界定常规沟道区（图3A～3G）并因干法腐蚀基片而导致表面损伤的附加工艺。而且控制阈值电压的杂质在本发明中是离子注入到整个基片，所以在沟道和源/漏区之间的分离区中载流子迁移率和跨导不降低。
第四步是在凹形沟道区5上形成多晶硅栅极6（图1D）。
第五步是形成化学气相淀积（CVD）氧化物层30以使多晶硅栅极层与将在下面工艺中形成的金属层绝缘。在本发明中，淀积一层使器件平面化的光刻胶膜（未示出），然后实施深腐蚀工艺，以形成落差覆盖范围好的CVD氧化层30，如图1E所示。此工序如果必要可以省略。
第六步是形成源/漏区7和与基片1有相同导电类型的高剂量杂质区8，参看图1F和1G。通过在用光刻胶膜51的图形做掩模腐蚀CVD氧化层30之后注入与基片1不同导电类型的高剂量杂质形成源/漏区7。用光刻胶膜52的图形成上述的杂质区8，所注入的杂质与基片1有相同的导电类型。用深腐蚀工艺和源/漏区7及杂质区8的构型同时界定出用字母“e”所指示的场氧化层区，而且其大小可以调整和控制。
此窄场区e可使电气元件相互绝缘。最后给层间绝缘层31开孔并在接触孔埋置金属而设置导电层9，至此，完全形成如图1H所示的其漏极与沟道区分离的（DSC）的MOSFET。
现在参看与图1A～1H各图相应的图2A～2F来说明其漏极与沟道区分离的MOSFET的制造方法的第二实施例，相同的说明将省略。此第二实施例与第一优选实施例相比可以显著减轻场氧化层的鸟咀状构形，并保持器件的最初的平面性。
像第一优选实施例那样，使位于第一底氧化层2上第一氮化层3形成图形以界定有源区a和场区c（图2A）。通过进行局部氧化（LOCOS）而无需离子注入形成第一场氧化层10（图2B）。
接着在清除第一底氧化层2、氮化层3和场氧化层10之后，在第二底氧化层2′上面在有源区上形成第二氮化层3′，并为沟道终止区离子注入进杂质以形成图2C的结构。
在通过上述工艺界定的场区上实施第二LOCOS工艺以形成与基片1有相同导电类型的沟道终止区的杂质区4，而且第二场氧化层10′没有鸟咀构形。
现在参看图2E，在清除第二氮化层3′和底氧化物层2′之后，形成栅极氧化层20。将与基片有相同导电类型的杂质离子注入到整个基片1以控制阈值电压。
在上述结构上实施第一优选实施例的第六步和布线工艺以形成其源/漏区7与凹型沟道区5分离的MOSFET，如图2F所示。
如上所述，按照本发明，沟道区和场区被同时界定，使用LOCOS形成其凹形沟道区与漏区分离的MOSFET，从而避免了因腐蚀硅基片而引起的表面损伤。用以控制阈值电压的杂质注入整个沟道区以防止与漏区分离的沟道区中载流子迁移率和跨导降低。
而且本发明可促进器件平面化并能控制各区的尺寸。因此本发明能提高器件的可靠性和特性，达到按比例缩小MOSFET的基本目标。
Claims (3)
1、一种制造金属氧化物半导体场效应晶体管的方法包括如下步骤：
在硅基片上形成过渡层和抗氧化层以同时界定沟道区和场区；
通过氧化工序形成场氧化层；
清除所说的过渡层、抗氧化层和场氧化层以形成凹形沟道区；
形成栅绝缘层和栅材料层并使所说的栅材料层构成图形；和
形成源/漏区和场氧化层区。
2、按照权利要求1所说的方法，其特征在于所说的形成所说的场氧化层区的步骤还包括用以使器件平面化的深腐蚀工艺。
3、一种制造金属氧化物半导体场效应晶体管的方法包括以下步骤：
在硅基片上形成第一过渡层和第一抗氧化层以同时界定沟道区和场区;
通过第一氧化工序形成第一场氧化层;
清除所说的第一过渡层、第一抗氧化层和第一场氧化层以形成凹形沟道区;
形成第二过渡层和第二抗氧化层并清除在场区中的第二抗氧化层;
通过第二氧化工序形成第二场氧化层;
形成栅绝缘层和栅材料层并使所说的栅材料层构成图形;和形成源/漏区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930003575A KR940022917A (ko) | 1993-03-10 | 1993-03-10 | 채널로부터 분리된 드레인을 구비한 모스에프이티(mosfet) 소자의 제조 방법 |
| KR3575/93 | 1993-03-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1101457A true CN1101457A (zh) | 1995-04-12 |
Family
ID=19351909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN94104276A Pending CN1101457A (zh) | 1993-03-10 | 1994-03-10 | 制造金属氧化物半导体场效应晶体管的方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0615282A3 (zh) |
| JP (1) | JPH06310718A (zh) |
| KR (1) | KR940022917A (zh) |
| CN (1) | CN1101457A (zh) |
| TW (1) | TW232087B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054699B (zh) * | 2009-11-05 | 2012-07-25 | 中芯国际集成电路制造(上海)有限公司 | 改善半导体器件结深特性的方法 |
| CN112151616A (zh) * | 2020-08-20 | 2020-12-29 | 中国科学院微电子研究所 | 一种堆叠mos器件及其制备方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2967745B2 (ja) * | 1997-02-06 | 1999-10-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| GB2354880A (en) | 1999-09-30 | 2001-04-04 | Mitel Semiconductor Ltd | Metal oxide semiconductor field effect transistors |
| JP4567969B2 (ja) * | 2003-10-28 | 2010-10-27 | 東部エレクトロニクス株式会社 | 半導体素子のトランジスタ製造方法 |
| JP4950648B2 (ja) * | 2006-12-15 | 2012-06-13 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
| JP6186758B2 (ja) * | 2013-03-06 | 2017-08-30 | 株式会社リコー | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54146584A (en) * | 1978-05-09 | 1979-11-15 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| US4903107A (en) * | 1986-12-29 | 1990-02-20 | General Electric Company | Buried oxide field isolation structure with composite dielectric |
| US5116771A (en) * | 1989-03-20 | 1992-05-26 | Massachusetts Institute Of Technology | Thick contacts for ultra-thin silicon on insulator films |
| US5108937A (en) * | 1991-02-01 | 1992-04-28 | Taiwan Semiconductor Manufacturing Company | Method of making a recessed gate MOSFET device structure |
| JPH05109762A (ja) * | 1991-05-16 | 1993-04-30 | Internatl Business Mach Corp <Ibm> | 半導体装置及びその製造方法 |
-
1993
- 1993-03-10 KR KR1019930003575A patent/KR940022917A/ko not_active Application Discontinuation
-
1994
- 1994-03-09 JP JP6038385A patent/JPH06310718A/ja not_active Withdrawn
- 1994-03-09 EP EP94103605A patent/EP0615282A3/en not_active Withdrawn
- 1994-03-10 CN CN94104276A patent/CN1101457A/zh active Pending
- 1994-03-26 TW TW083102655A patent/TW232087B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054699B (zh) * | 2009-11-05 | 2012-07-25 | 中芯国际集成电路制造(上海)有限公司 | 改善半导体器件结深特性的方法 |
| CN112151616A (zh) * | 2020-08-20 | 2020-12-29 | 中国科学院微电子研究所 | 一种堆叠mos器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW232087B (zh) | 1994-10-11 |
| EP0615282A3 (en) | 1996-12-11 |
| EP0615282A2 (en) | 1994-09-14 |
| KR940022917A (ko) | 1994-10-22 |
| JPH06310718A (ja) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1172357C (zh) | 近环绕栅极及制造具有该栅极的硅半导体器件的方法 | |
| US6716046B2 (en) | Field effect transistor structure with self-aligned raised source/drain extensions | |
| US5583067A (en) | Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication | |
| KR20000033197A (ko) | 반도체소자 및 그 제조방법 | |
| KR20010048716A (ko) | 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법 | |
| JPH0448640A (ja) | Ｍｏｓトランジスタの製造方法 | |
| US7018899B2 (en) | Methods of fabricating lateral double-diffused metal oxide semiconductor devices | |
| CN1093687C (zh) | 晶体管及其制造方法 | |
| JPS63281465A (ja) | 電界効果トランジスタ及びその中間体の製造方法 | |
| CN1101457A (zh) | 制造金属氧化物半导体场效应晶体管的方法 | |
| JPH11111972A (ja) | 半導体デバイス及びその製造方法 | |
| CN88100466A (zh) | 利用cmos工艺制造双极型晶体管 | |
| CN1186334A (zh) | 具有双栅极半导体器件的制造方法 | |
| US5610424A (en) | Metal oxide semiconductor field effect transistor | |
| US6743688B1 (en) | High performance MOSFET with modulated channel gate thickness | |
| US6090676A (en) | Process for making high performance MOSFET with scaled gate electrode thickness | |
| JPH07153952A (ja) | 半導体装置及びその製造方法 | |
| JPH06177377A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPH0666327B2 (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JP2856166B2 (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JP2956635B2 (ja) | 半導体装置およびその製造方法 | |
| KR940005453B1 (ko) | 반도체 트랜지스터의 제조방법 | |
| JPS61259574A (ja) | ホツト電子の効果を低減する延長ドレイン構造 | |
| TW508677B (en) | Transistor with W/Tin gate fabricated |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C01 | Deemed withdrawal of patent application (patent law 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |