[go: up one dir, main page]

CN110137182A - 一种阵列基板及其制造方法和显示面板 - Google Patents

一种阵列基板及其制造方法和显示面板 Download PDF

Info

Publication number
CN110137182A
CN110137182A CN201910271788.2A CN201910271788A CN110137182A CN 110137182 A CN110137182 A CN 110137182A CN 201910271788 A CN201910271788 A CN 201910271788A CN 110137182 A CN110137182 A CN 110137182A
Authority
CN
China
Prior art keywords
active switch
semiconductor
forming
array substrate
layer pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910271788.2A
Other languages
English (en)
Inventor
卓恩宗
雍万飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chuzhou HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN201910271788.2A priority Critical patent/CN110137182A/zh
Publication of CN110137182A publication Critical patent/CN110137182A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种阵列基板及其制造方法和显示面板。所述阵列基板的制作方法包括在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤；其中，所述结晶氧化物半导体和所述多晶硅半导体形成在同一层。本申请在实现窄边框的同时，可以降低显示区中电路的功耗，另外本申请将氧化物半导体和非晶硅半导体做到一层后，同时对两个半导体结晶处理，这样既不影响非晶硅转变为多晶硅的制程，又能增加阵列基板的稳定性。

Description

一种阵列基板及其制造方法和显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制造方法和显示面板。
背景技术
显示装置无论是液晶显示装置(Liquid Crystal Display，简称LCD)，还是有机电致发光显示装置(Organic Light-Emitting Display，简称OLED)都设置有主动开关(ThinFilm Transistor，简称TFT)，主动开关的性能极大地影响着显示装置的性能。在显示装置中，主动开关可以设置在显示区域(即AA区)，用于对像素的显示进行控制，也可以设置在非显示区域例如栅极驱动电路(Gate On Array，简称GOA)区域作为驱动电路的一部分。主动开关可以通过有源层的材料分为非晶硅主动开关、低温多晶硅(LTPS)主动开关和氧化物半导体主动开关。
非晶硅主动开关虽然被广泛应用于显示领域，但是其体积较大不易实现窄边框，且其功耗也较大。
发明内容
本申请提供一种阵列基板及其制造方法和显示面板，以达到兼顾减小边框和降低功耗的效果。
本申请公开了一种阵列基板的制造方法，包括在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤；
其中，所述结晶氧化物半导体和所述多晶硅半导体形成在同一层。
可选的，在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤中，包括步骤：
在显示区形成第一半导体层图案；
在非显示形成第二半导体层图案；
对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未掺杂的多晶硅半导体；
对未掺杂的所述多晶硅半导体进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；
在结晶氧化物半导体和多晶硅半导体上同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；以及
同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关的第一源极、第一漏极，以及第二主动开关的第二源极、第二漏极；同步形成第一主动开关和第二主动开关的第三绝缘层，同步形成第一主动开关和第二主动开关的透明电极层。
可选的，在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤中，包括步骤：
在非显示形成第二半导体层图案；
在显示区形成第一半导体层图案；
对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未被掺杂的多晶硅半导体；
对未掺杂的所述多晶硅半导体进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；
在结晶氧化物半导体和多晶硅半导体上同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；以及
同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关的第一源极、第一漏极，以及第二主动开关的第二源极、第二漏极；同步形成第一主动开关和第二主动开关的第三绝缘层，同步形成第一主动开关和第二主动开关的透明电极层。
可选的，在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤中，包括步骤：
在显示区形成第一半导体层图案；
在非显示形成第二半导体层图案；
对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未被掺杂的多晶硅半导体；
在所述结晶氧化物半导体和所述多晶硅半导体上同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；
对未掺杂的所述多晶硅半导体进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；以及
同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关的第一源极、第一漏极，以及第二主动开关的第二源极、第二漏极；同步形成第一主动开关和第二主动开关的第三绝缘层，同步形成第一主动开关和第二主动开关的透明电极层。
可选的，在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤中，包括步骤：
在非显示形成第二半导体层图案；
在显示区形成第一半导体层图案；
对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未被掺杂的多晶硅半导体；
在所述结晶氧化物半导体和所述多晶硅半导体上同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；
对未掺杂的所述多晶硅半导体进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；以及
同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关的第一源极、第一漏极，以及第二主动开关的第二源极、第二漏极；同步形成第一主动开关和第二主动开关的第三绝缘层，同步形成第一主动开关和第二主动开关的透明电极层。
可选的，对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未掺杂的多晶硅半导体的步骤中，所述结晶处理为镭射工艺。
本申请还公开了一种阵列基板，划分为显示区和非显示区，包括：第一主动开关，形成在所述显示区，所述第一主动开关包括结晶氧化物半导体；第二主动开关，形成在所述非显示区，所述第二主动开关包括多晶硅半导体；其中，所述结晶氧化物半导体和所述多晶硅半导体设置在同一层。
可选的，所述结晶氧化物半导体为C轴氧化铟镓锌。
可选的，所述第一主动开关包括第一过孔、第二过孔、第一源极和第一漏极，所述第二主动开关包括第三过孔、第四过孔、第二源极和第二漏极；所述第一源极通过所述第一过孔与所述结晶氧化物半导体一端连接，所述第一漏极通过所述第二过孔与所述结晶氧化物半导体另一端连接；所述第二源极通过所述第三过孔与所述多晶硅半导体一端连接，所述第二漏极通过所述第四过孔与所述多晶硅半导体另一端连接；所述第一源极、第一漏极、第二源极和第二漏极设置在同一层。
本申请还公开了一种显示面板，包括彩膜基板、如上所述的阵列基板，以及设置在所述彩膜基板和所述阵列基板之间的液晶层。
本申请在实现窄边框的同时，可以降低显示区中电路的功耗，另外本申请将氧化物半导体和非晶硅半导体做到一层后，同时对两个半导体结晶处理，这样既不影响非晶硅转变为多晶硅的制程，又能增加阵列基板的稳定性，这是因为结晶态的氧化物半导体为层状的结晶结构，无晶界，材料本身的氧缺陷非常少。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请的一实施例的一种阵列基板制造方法的示意图；
图2是本申请的另一实施例的一种阵列基板制造方法的示意图；
图3是本申请的另一实施例的一种阵列基板制造方法的示意图；
图4是本申请的另一实施例的一种阵列基板制造方法的示意图；
图5是本申请的一实施例的一种阵列基板的示意图；
图6是本申请的另一实施例的一种阵列基板的示意图；
图7是本申请的另一实施例的一种显示面板的示意图。
其中，100、显示面板；200、彩膜基板；300、阵列基板；310、衬底；320、缓冲层；331、第一过孔；332、第二过孔；333、第三过孔；334、第四过孔；335、第五过孔；340、第一绝缘层；350、第二绝缘层；360、第三绝缘层；370、透明电极层；400、显示区；410、第一主动开关；411、结晶氧化物半导体；412、第一栅极；413、第一源极；414、第一漏极；500、非显示区；510、第二主动开关；511、多晶硅半导体；5111、第一掺杂层；5112、第二掺杂层；5113、本征层；512、第二栅极；513、第二源极；514、第二漏极；600、液晶层。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面参考附图和可选的实施例对本申请作进一步说明。
如图1至图4所示，本申请实施例公布了一种阵列基板300的制造方法，包括在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤；其中，所述结晶氧化物半导体411和所述多晶硅半导体511形成在同一层。
相对于只含一种类型的主动开关或含有非晶硅主动开关的方案来说，本申请结合多晶硅的主动开关和结晶氧化物半导体411的主动开关，将结晶氧化物半导体411的主动开关做到显示区400后，结晶氧化物半导体411的主动开关中电子迁移率能够达到非晶主动开关的20-50倍，而迁移率越高，电阻率越小，通过相同电流时，功耗也就越小，这对显示屏的低功耗表现，有着非常大的作用；同时，基于极高的电子迁移率，显示屏也要比以往的显示屏具备更加精细的显示效果；非晶硅型显示屏即便在显示静止画面时，也会不断地进行数据的刷新，这自然也就形成了屏幕不间断的在运作，从而使屏幕成为了耗电大户。而氧化物型显示屏在显示静止画面时采用了电流在ON与OFF之间切换的模式，也就是说氧化物型显示屏并非不断地进行刷新，而是间歇性的开启、关闭电流，当未刷新时我们从屏幕中看到的画面其实可以理解为此前显示的画面的“缓存内容”。这样一来氧化物型显示屏的耗电可以大幅度缩减至五分之一甚至十分之一；综上，氧化物半导体的主动开关有降低功耗的作用。多晶硅的主动开关中电子迁移率是氧化物半导体的主动开关中电子迁移率的10倍以上，意味着多晶硅的主动开关只需要较少的数量就能达到原来的目的，所以由于多晶硅的主动开关的尺寸较小，因而减小了非显示区500的面积，从而可以满足市场窄边框的需求。基于此，本申请在实现窄边框的同时，可以降低显示区400的功耗。
另外本申请中采用的氧化物半导体可以为IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)、ITZO(Indium-Titanium-Zinc-Oxide,铟钛锌氧)、IZO(Indium-Zinc Oxide，氧化铟锌)、GZO(Gallium-Zinc Oxide,氧化镓锌)、ZTO(Zinc-Tin Oxide,氧化锌锡)或ITO(Indium-Tin Oxide,氧化铟锡)中的一种，当氧化物半导体为IGZO的话，结晶态的IGZO就为C轴结晶IGZO(C-axis Aligned Crys-talline，简称CAAC)，也叫C轴IGZO。其中将氧化物半导体层结晶是因为结晶态的氧化物具有层状的结晶结构，无晶界，材料本身的氧缺陷非常少，因此在主动开关稳定性方面比较好，因此本申请中的阵列基板300的稳定性效果好。
如图1所示，在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤中，包括步骤：
A：在显示区形成第一半导体层图案；
B：在非显示形成第二半导体层图案；
C：对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未掺杂的多晶硅半导体；
D：对未掺杂的所述多晶硅半导体进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；
E：在结晶氧化物半导体和多晶硅半导体上同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；
F：同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关的第一源极、第一漏极，以及第二主动开关的第二源极、第二漏极；同步形成第一主动开关和第二主动开关的第三绝缘层，同步形成第一主动开关和第二主动开关的透明电极层。
在步骤A中，还包括步骤：
A1：形成衬底；
A2：在所述衬底上形成一层氧化物半导体层；
A3：在所述氧化物半导体层上形成第一光刻胶，蚀刻所述氧化物半导体层在显示区形成第一半导体层图案；
A4：剥离所述第一光刻胶。
在步骤B中，还包括步骤：
B1：形成衬底；
B2：在所述衬底上形成一层非晶硅半导体层；
B3：在所述非晶硅半导体层上形成第二光刻胶，蚀刻所述非晶硅半导体层在非显示区形成第二半导体层图案；
B4：剥离所述第二光刻胶。
在步骤D中，还包括步骤：
D1：在多晶硅半导体上形成厚度短于所述多晶硅半导体的第三光刻胶；
D2：对所述多晶硅半导体进行重掺杂，使没有被所述第三光刻胶覆盖的多晶硅半导体形成第一掺杂层；
D3：剥离第三光刻胶，并在所述多晶硅半导体上形成第四光刻胶，被第四光刻胶所覆盖的多晶硅半导体为本征层，所述第四光刻胶短于所述第三光刻胶；
D4：对多晶硅半导体进行轻掺杂，在第一掺杂层和本征层之间形成第二掺杂层；
D5：剥离所述第四光刻胶。
先形成氧化物半导体，再形成多晶硅半导体511，由于氧化物半导体的材质与一般透明电极层370的材质相近，自身较脆弱，所以需要一个平整的环境，所以先在衬底310上形成氧化物半导体有利于氧化物半导体的成型。另外在步骤C中将非晶硅半导体和氧化物半导体一起经过结晶处理，这样非晶硅半导体可以直接转化成多晶硅半导体511，而氧化物半导体经过结晶处理后变为结晶态，相比于非结晶的氧化物半导体，结晶态的氧化物半导体由于无晶界，材料本身的氧缺陷非常少，因此主动开关很稳定，不会因为氧缺陷而导致主动开关变的不稳定。这里结晶方法可以为镭射法，将非晶硅和氧化物进行固相结晶化处理(SPC)；另外准分子激光退火(ELA)也能起到将非晶硅层转化为多晶硅层的作用。
如图2所示，在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤中，包括步骤：
B：在非显示形成第二半导体层图案；
A：在显示区形成第一半导体层图案；
C：对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未掺杂的多晶硅半导体；
D：对未掺杂的所述多晶硅半导体进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；
E：在结晶氧化物半导体和多晶硅半导体上同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；
F：同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关的第一源极、第一漏极，以及第二主动开关的第二源极、第二漏极；同步形成第一主动开关和第二主动开关的第三绝缘层，同步形成第一主动开关和第二主动开关的透明电极层。
如图3所示，在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤中，包括步骤：
A：在显示区形成第一半导体层图案；
B：在非显示形成第二半导体层图案；
C：对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未掺杂的多晶硅半导体；
E：在结晶氧化物半导体和多晶硅半导体上同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；
D：对未掺杂的所述多晶硅半导体进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；
F：同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关的第一源极、第一漏极，以及第二主动开关的第二源极、第二漏极；同步形成第一主动开关和第二主动开关的第三绝缘层，同步形成第一主动开关和第二主动开关的透明电极层。
对第多晶硅半导体511掺杂时利用栅极替代一道光刻胶，减少了光刻胶的制程时间。上述实施例中，由于要隔着一层绝缘层对多晶硅半导体511进行掺杂，这里需要增加离子布置制程的功率，保证掺杂的成分能够进入到多晶硅半导体511中。
在步骤D中，还包括以下步骤：
D6：在所述第二栅极上形成第五光刻胶，第五光刻胶短于多晶硅半导体，且长于第二栅极；
D7：对多晶硅半导体进行重掺杂，使未被第五光刻胶覆盖的多晶硅半导体形成第一掺杂层，另外被第二栅极覆盖的多晶硅半导体为本征层；
D8：剥离第五光刻胶，对多晶硅半导体进行轻掺杂，使第一掺杂层和本征层之间的多晶硅半导体为第二掺杂层；
如图4所示，在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤中，包括步骤：
B：在非显示形成第二半导体层图案；
A：在显示区形成第一半导体层图案；
C：对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未掺杂的多晶硅半导体；
E：在结晶氧化物半导体和多晶硅半导体上同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；
D：对未掺杂的所述多晶硅半导体进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；
F：同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关的第一源极、第一漏极，以及第二主动开关的第二源极、第二漏极；同步形成第一主动开关和第二主动开关的第三绝缘层，同步形成第一主动开关和第二主动开关的透明电极层。
作为本申请的另一个实施例，如图5和图6所示，本申请公开了一种阵列基板300，划分为显示区400和非显示区500，包括：第一主动开关410，形成在所述显示区400，所述第一主动开关410包括结晶氧化物半导体411；第二主动开关510，形成在所述非显示区500，所述第二主动开关510包括多晶硅半导体511；其中，所述结晶氧化物半导体411和所述多晶硅半导体511设置在同一层。
上述主动开关为薄膜晶体管，第一主动开关410为C轴IGZO薄膜晶体管，第二主动开关510为LTPS(Low Temperature Poly-silicon，低温多晶硅)薄膜晶体管。第一主动开关410包括第一栅极412，第二主动开关510包括第二栅极512，第一栅极412与第二栅极512置在同一层。将两种栅极设置在同一层，在成型栅极时，可以通过一道光罩制程将第一栅极412和第二栅极512同时加工完成，减少制程步骤，提高制作效率。
在一实施例中，阵列基板300包括衬底310，结晶氧化物半导体411和多晶硅半导体511设置在第一栅极412和第二栅极512与衬底310之间。第一主动开关410和第二主动开关510采取顶栅结构，可以防止外界光线照射到多晶硅上，产生光电流，影响显示效果。当然，第一栅极412和第二栅极512还可以都做到衬底310和半导体层之间，能够减少背光源对多晶硅的影响；而且第一栅极412与第二栅极512可以不做到同一层，在此不做限定。
阵列基板300还包括缓冲层320，所述缓冲层320设置在衬底310和半导体层之间，这是由于衬底310一般为玻璃材质，其中含有有金属杂质，如果没有缓冲层320的话，金属杂质会跑到半导体上，可能导致短路，影响显示面板100的良率。
第一主动开关410包括第一源极413和第一漏极414，第二主动开关510包括第二源极513和第二漏极514，第一源极413、第一漏极414、第二源极513和第二漏极514设置在同一层。将第一主动开关410和第二主动开关510的源、漏极设置在同一层，在成型源、漏极时，可以通过一道光罩制程将第一源极413、第一漏极414、第二源极513和第二漏极514同时加工完成，减少制程步骤，提高制作效率。
阵列基板300包括第一过孔331、第二过孔332、第三过孔333和第四过孔334，所述第一源极413通过所述第一过孔331与所述结晶氧化物半导体411一端连接，所述第一漏极414通过所述第二过孔332与所述结晶氧化物半导体411另一端连接；所述第二源极513通过所述第三过孔333与所述多晶硅半导体511一端连接，所述第二漏极514通过所述第四过孔334与所述多晶硅半导体511另一端连接；其中第一栅极412的位置与结晶氧化物半导体411的位置对应，且第一栅极412的宽度小于结晶氧化物半导体411的宽度，第二栅极512的位置与多晶硅半导体511的位置对应，且第二栅极512的宽度小于多晶硅半导体511的宽度。这样在加工第一过孔331、第二过孔332、第三过孔333和第四过孔334时，不会被干涉到。
多晶硅半导体511包括两个第一掺杂层5111、两个第二掺杂层5112和本征层5113，两个第一掺杂层5111、两个第二掺杂层5112和本征层5113的排列方式为第一掺杂层5111、第二掺杂层5112、本征层5113、第二掺杂层5112和第一掺杂层5111，第三过孔333和第四过孔334与第一掺杂层5111对应，第二栅极512的宽度与本征层5113的宽度相等。在对多晶硅半导体511进行掺杂时，第二栅极512可以充当光刻胶的作用，防止本征层5113被掺杂，所以令本征层5113与第二栅极512的宽度相等，可以在形成第一掺杂层5111和第二掺杂层5112时减少一道光刻胶的制程。其中，第一掺杂层5111为重掺杂层，第二掺杂层5112为轻掺杂层，第一掺杂层5111和第二掺杂层5112中掺杂的都是磷元素。
如图6所示，阵列还包括第一绝缘层340，第二绝缘层350、第三绝缘层360、第五过孔335和透明电极层370；缓冲层320设置在衬底310的上方，结晶氧化物半导体411和多晶硅半导体511设置在缓冲层320的上方，第一绝缘层340设置在结晶氧化物半导体411和多晶硅半导体511的上方，第一栅极412和第二栅极512设置在第一绝缘层340的上方，第二绝缘层350能设置在第一栅极412和第二栅极512的上方，第一源极413、第一漏极414、第二源极513和第二漏极514设置在第二绝缘层350的上方，第一过孔331连通第一源极413和结晶氧化物半导体411，第二过孔332连通第一漏极414和结晶氧化物半导体411，第三过孔333连通第二源极513和多晶硅半导体511，第四过孔334连通第二漏极514和多晶硅半导体511，第三绝缘层360设置在第一源极413、第一漏极414、第二源极513和第二漏极514的上方，透明电极层370设置在第三绝缘层360的上方，第五过孔335连通透明电极层370和第一漏极414。
作为本申请的另一实施例，如图7所示，还公开了一种显示面板100，包括彩膜基板200、如上所述的阵列基板300，以及设置在所述彩膜基板200和所述阵列基板300之间的液晶层600。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。
本申请的技术方案可以广泛用于各种显示面板，如扭曲向列型(TwistedNematic，TN)显示面板、平面转换型(In-Plane Switching，IPS)显示面板、垂直配向型(Vertical Alignment，VA)显示面板、多象限垂直配向型(Multi-Domain VerticalAlignment，MVA)显示面板，当然，也可以是其他类型的显示面板，如有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板，均可适用上述方案。
以上内容是结合具体的可选的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (10)

1.一种阵列基板的制造方法，其特征在于，包括在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤；
其中，所述结晶氧化物半导体和所述多晶硅半导体形成在同一层。
2.如权利要求1所述的一种阵列基板的制造方法，其特征在于，在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤中，包括步骤：
在显示区形成第一半导体层图案；
在非显示形成第二半导体层图案；
对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未掺杂的多晶硅半导体；
对未掺杂的所述多晶硅半导体进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；
在结晶氧化物半导体和多晶硅半导体上同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；以及
同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关的第一源极、第一漏极，以及第二主动开关的第二源极、第二漏极；同步形成第一主动开关和第二主动开关的第三绝缘层，同步形成第一主动开关和第二主动开关的透明电极层。
3.如权利要求1所述的一种阵列基板的制造方法，其特征在于，在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤中，包括步骤：
在非显示形成第二半导体层图案；
在显示区形成第一半导体层图案；
对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未被掺杂的多晶硅半导体；
对未掺杂的所述多晶硅半导体进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；
在结晶氧化物半导体和多晶硅半导体上同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；以及
同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关的第一源极、第一漏极，以及第二主动开关的第二源极、第二漏极；同步形成第一主动开关和第二主动开关的第三绝缘层，同步形成第一主动开关和第二主动开关的透明电极层。
4.如权利要求1所述的一种阵列基板的制造方法，其特征在于，在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤中，包括步骤：
在显示区形成第一半导体层图案；
在非显示形成第二半导体层图案；
对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未被掺杂的多晶硅半导体；
在所述结晶氧化物半导体和所述多晶硅半导体上同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；
对未掺杂的所述多晶硅半导体进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；以及
同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关的第一源极、第一漏极，以及第二主动开关的第二源极、第二漏极；同步形成第一主动开关和第二主动开关的第三绝缘层，同步形成第一主动开关和第二主动开关的透明电极层。
5.如权利要求1所述的一种阵列基板的制造方法，其特征在于，在阵列基板的显示区形成含有结晶氧化物半导体的第一主动开关，并在阵列基板的非显示区形成含有多晶硅半导体的第二主动开关的步骤中，包括步骤：
在非显示形成第二半导体层图案；
在显示区形成第一半导体层图案；
对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未被掺杂的多晶硅半导体；
在所述结晶氧化物半导体和所述多晶硅半导体上同步形成第一主动开关和第二主动开关的第一绝缘层，同步形成第一主动开关和第二主动开关的第一栅极、第二栅极；
对未掺杂的所述多晶硅半导体进行重掺杂和轻掺杂，形成本征层、第一掺杂层和第二掺杂层；以及
同步形成第一主动开关和第二主动开关的第二绝缘层，同步形成第一主动开关的第一源极、第一漏极，以及第二主动开关的第二源极、第二漏极；同步形成第一主动开关和第二主动开关的第三绝缘层，同步形成第一主动开关和第二主动开关的透明电极层。
6.如权利要求2所述的一种阵列基板的制造方法，其特征在于，对所述第一半导体层图案和所述第二半导体层图案进行结晶处理，使所述第一半导体层图案变成结晶氧化物半导体，使所述第二半导体层图案变成未掺杂的多晶硅半导体的步骤中，所述结晶处理为镭射工艺。
7.一种阵列基板，划分为显示区和非显示区，其特征在于，包括：
第一主动开关，形成在所述显示区，所述第一主动开关包括结晶氧化物半导体；以及
第二主动开关，形成在所述非显示区，所述第二主动开关包括多晶硅半导体；
其中，所述结晶氧化物半导体和所述多晶硅半导体设置在同一层。
8.如权利要求7所述的一种阵列基板，其特征在于，所述结晶氧化物半导体为C轴氧化铟镓锌。
9.如权利要求7所述的一种阵列基板，其特征在于，所述第一主动开关包括第一过孔、第二过孔、第一源极和第一漏极，所述第二主动开关包括第三过孔、第四过孔、第二源极和第二漏极；
所述第一源极通过所述第一过孔与所述结晶氧化物半导体一端连接，所述第一漏极通过所述第二过孔与所述结晶氧化物半导体另一端连接；所述第二源极通过所述第三过孔与所述多晶硅半导体一端连接，所述第二漏极通过所述第四过孔与所述多晶硅半导体另一端连接；
所述第一源极、第一漏极、第二源极和第二漏极设置在同一层。
10.一种显示面板，其特征在于，包括彩膜基板、如权利要求7至9任意一项所述的阵列基板，以及设置在所述彩膜基板和所述阵列基板之间的液晶层。
CN201910271788.2A 2019-04-04 2019-04-04 一种阵列基板及其制造方法和显示面板 Pending CN110137182A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910271788.2A CN110137182A (zh) 2019-04-04 2019-04-04 一种阵列基板及其制造方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910271788.2A CN110137182A (zh) 2019-04-04 2019-04-04 一种阵列基板及其制造方法和显示面板

Publications (1)

Publication Number Publication Date
CN110137182A true CN110137182A (zh) 2019-08-16

Family

ID=67569239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910271788.2A Pending CN110137182A (zh) 2019-04-04 2019-04-04 一种阵列基板及其制造方法和显示面板

Country Status (1)

Country Link
CN (1) CN110137182A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020143469A1 (zh) * 2019-01-11 2020-07-16 惠科股份有限公司 显示面板、显示面板的制造方法和显示装置
CN111584499A (zh) * 2019-02-19 2020-08-25 株式会社日本显示器 显示装置及半导体器件
CN114927532A (zh) * 2022-04-27 2022-08-19 惠科股份有限公司 阵列基板及其制作方法和显示面板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330047A (zh) * 2008-07-25 2008-12-24 友达光电股份有限公司 半导体元件、显示装置、光电装置及上述的制造方法
CN102013432A (zh) * 2009-09-03 2011-04-13 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
CN103996656A (zh) * 2014-04-30 2014-08-20 京东方科技集团股份有限公司 显示基板的制造方法和显示基板
CN104538352A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105097675A (zh) * 2015-09-22 2015-11-25 深圳市华星光电技术有限公司 阵列基板及其制备方法
CN105489552A (zh) * 2016-01-28 2016-04-13 武汉华星光电技术有限公司 Ltps阵列基板的制作方法
CN105612608A (zh) * 2013-10-09 2016-05-25 夏普株式会社 半导体装置及其制造方法
CN106449521A (zh) * 2016-10-31 2017-02-22 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US20190096919A1 (en) * 2017-09-28 2019-03-28 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device, organic electroluminescent display device and method for producing active matrix substrate

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330047A (zh) * 2008-07-25 2008-12-24 友达光电股份有限公司 半导体元件、显示装置、光电装置及上述的制造方法
CN102013432A (zh) * 2009-09-03 2011-04-13 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
CN105612608A (zh) * 2013-10-09 2016-05-25 夏普株式会社 半导体装置及其制造方法
US20170033133A1 (en) * 2013-10-09 2017-02-02 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN103996656A (zh) * 2014-04-30 2014-08-20 京东方科技集团股份有限公司 显示基板的制造方法和显示基板
CN104538352A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105097675A (zh) * 2015-09-22 2015-11-25 深圳市华星光电技术有限公司 阵列基板及其制备方法
CN105489552A (zh) * 2016-01-28 2016-04-13 武汉华星光电技术有限公司 Ltps阵列基板的制作方法
CN106449521A (zh) * 2016-10-31 2017-02-22 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US20190096919A1 (en) * 2017-09-28 2019-03-28 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device, organic electroluminescent display device and method for producing active matrix substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020143469A1 (zh) * 2019-01-11 2020-07-16 惠科股份有限公司 显示面板、显示面板的制造方法和显示装置
US20220093801A1 (en) * 2019-01-11 2022-03-24 HKC Corporation Limited Display panel, method for manufacturing display panel, and display device
US11791416B2 (en) * 2019-01-11 2023-10-17 HKC Corporation Limited Display panel, method for manufacturing display panel, and display device
CN111584499A (zh) * 2019-02-19 2020-08-25 株式会社日本显示器 显示装置及半导体器件
US11181792B2 (en) * 2019-02-19 2021-11-23 Japan Display Inc. Display device and semiconductor device
US11550195B2 (en) 2019-02-19 2023-01-10 Japan Display Inc. Display device and semiconductor device
CN111584499B (zh) * 2019-02-19 2023-11-03 株式会社日本显示器 显示装置及半导体器件
US12085823B2 (en) 2019-02-19 2024-09-10 Japan Display Inc. Display device and semiconductor device
CN114927532A (zh) * 2022-04-27 2022-08-19 惠科股份有限公司 阵列基板及其制作方法和显示面板

Similar Documents

Publication Publication Date Title
JP7519524B2 (ja) 表示装置
JP7451599B2 (ja) 表示装置
JP7689616B2 (ja) 表示装置
US10895774B2 (en) Array substrate, manufacturing method, display panel and display device
JP2024111186A (ja) 半導体装置
CN106920804B (zh) 一种阵列基板、其驱动方法、显示面板及显示装置
US9754979B2 (en) Display device, thin film transistor, array substrate and manufacturing method thereof
CN108598087A (zh) 阵列基板及其制造方法、显示面板、电子装置
CN104966501B (zh) 用于窄边框lcd的goa电路结构
CN103474437B (zh) 一种阵列基板及其制备方法与显示装置
CN104538458A (zh) 一种显示装置、阵列基板、薄膜晶体管及其制作方法
US11791416B2 (en) Display panel, method for manufacturing display panel, and display device
CN105161523B (zh) 一种电极、薄膜晶体管、阵列基板及显示设备
CN106505071B (zh) 薄膜晶体管阵列基板及其制作方法
CN110137182A (zh) 一种阵列基板及其制造方法和显示面板
US10269974B2 (en) Method of manufacturing lower temperature polycrystal silicon thin film transistor array substrate
CN112599540B (zh) 阵列基板及其制备方法、显示面板
CN106252364A (zh) 一种goa阵列基板的制作方法及goa阵列基板
US9373646B2 (en) Polysilicon TFT device and manufacturing method thereof
US20240429250A1 (en) Array substrate and display panel
CN102945807B (zh) 一种薄膜晶体管的制备方法及薄膜晶体管
Zhang et al. 11.2: Invited Paper: Development of Large‐size Oxide TFT‐LCD TV with ADSDS Technology
US20140146259A1 (en) Lcd device, array substrate, and method for manufacturing the array substrate
JPH10209452A (ja) 薄膜トランジスタ及びその製造方法
JP2025111664A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190816

RJ01 Rejection of invention patent application after publication