CN110073176B - 校正电路以及相关信号处理电路及芯片 - Google Patents

Abstract

本申请公开了一种校正电路(140)，所述校正电路包括：延时模块(180)，用来产生预设延时参考信号；第一窗函数模块(101)，用来将参考信号转换为经转换参考信号；第二窗函数模块(102)，用来将延时参考信号转换为经转换延时参考信号；第三窗函数模块(103)，用来将所述预设延时参考信号转换为经转换预设延时参考信号；第一延时时间计算模块，通过接收所述经转换参考信号及所述经转换延时参考信号产生第一待校正延时时间；第二延时时间计算模块，通过接收所述经转换参考信号及所述经转换预设延时参考信号产生第二待校正延时时间；以及计算模块(190)，用来基于所述第一待校正延时时间及所述第二待校正延时时间计算出增益系数。

Description

校正电路以及相关信号处理电路及芯片

技术领域

本申请涉及一种校正电路，尤其涉及一种信号处理电路的校正电路以及相关信号处理电路及芯片。

背景技术

在超声波流量计(ultrasonic flow meter)的应用中，需透过量测流体的流速推得流量，而量测流速最重要的量测参数是超声波在流体中的延时时间(delay time)。现有技术在量测延时时间上存在相对显着的误差，因此无法产生高准确度(high-precision)延时时间。有鉴于此，需要进一步改良及创新以改善上述情况。

发明内容

本申请的目的之一在于公开一种校正电路，尤其涉及一种信号处理电路的校正电路以及相关信号处理电路及芯片，来解决上述问题。

本申请的一实施例公开了一种校正电路，用来通过接收参考信号以及延时参考信号产生增益系数，其中所述延时参考信号为所述参考信号经过第一延时时间而产生，其特征在于，所述校正电路包括：延时模块，用来基于预设的第二延时时间将所述延时参考信号调整为预设延时参考信号；第一窗函数模块，用来依据窗函数将所述参考信号转换为第一经转换参考信号；第二窗函数模块，用来依据所述窗函数将所述延时参考信号转换为第一经转换延时参考信号；第三窗函数模块，用来依据所述窗函数将所述预设延时参考信号转换为经转换预设延时参考信号；第一延时时间计算模块，通过接收所述第一经转换参考信号及所述第一经转换延时参考信号产生第一待校正延时时间，其中所述第一待校正延时时间和所述第一延时时间之间具有第一延时误差；第二延时时间计算模块，通过接收所述第一经转换参考信号及所述经转换预设延时参考信号产生第二待校正延时时间；以及计算模块，用来基于所述第一待校正延时时间及所述第二待校正延时时间计算出所述增益系数。

本申请的一实施例公开了一种信号处理电路，所述信号处理电路包括：前述的校正电路；以及延时时间校正模块，耦接于所述校正电路，并依据所述第一待校正延时时间以及所述增益系数来产生所述第一延时时间。

本申请的一实施例公开了一种信号处理电路，所述信号处理电路包括：前述的校正电路；第四窗函数模块，用来依据所述窗函数将所述参考信号转换为第二经转换参考信号；第五窗函数模块，用来依据所述窗函数将所述延时参考信号转换为第二经转换延时参考信号；第三延时时间计算模块，通过接收所述第二经转换参考信号及所述第二经转换延时参考信号产生第三待校正延时时间，其中所述第三待校正延时时间和所述第一延时时间之间具有第三延时误差；以及延时时间校正模块，耦接于所述第三延时时间计算模块，并依据所述第三待校正延时时间以及所述增益系数来产生所述第一延时时间。

本申请的一实施例公开了一种芯片。所述芯片包括前述的校正电路。

本申请的一实施例公开了一种芯片。所述芯片包括前述的信号处理电路。

本申请所公开的信号处理电路包括所述窗函数模块。由于所述窗函数模块的加入，所述信号处理电路产生的所述第一待校正延时时间具有所述第一延时误差和所述第一待校正延时时间的比值实质上为定值的特性。基于所述比值实质上为定值的特性，能透过所述校正电路产生相关于所述比值的所述增益系数，再根据所述增益系数校正所述第一待校正延时时间以产生校正后延时时间。所述校正后延时时间的延时误差在所述校正后延时时间改变时实质上保持为零，或趋近于零。据此，无论所述第一延时时间的延时程度大小，所述校正后延时时间均能相对准确的反应出所述第一延时时间。因此，所述校正后延时时间的准确度相对较高。

附图说明

图1的信号波形图说明参考信号与延时信号的信号包络的结束点为非零数值的情况。

图2的模拟示意图说明对图1的参考信号与延时信号直接进行互相关运算得到的延时误差对延时时间的关系。

图3为本申请信号处理电路的实施例的方块示意图。

图4的模拟示意图说明本申请信号处理电路产生的第三待校正延时时间与第三待校正延时时间的延时误差的关系。

图5为本申请信号处理电路的校正电路的实施例的方块示意图。

图6的模拟示意图说明依据图2与图4得到的延时误差对延时时间的关系。

图7为本申请另一信号处理电路的实施例的方块示意图。

其中，附图标记说明如下：

10 信号处理电路

101 第一窗函数模块

102 第二窗函数模块

103 第三窗函数模块

104 第四窗函数模块

105 第五窗函数模块

121 第一延时时间计算模块

122 第二延时时间计算模块

123 第三延时时间计算模块

140 校正电路

160 延时时间校正模块

20 信号处理电路

221 第六延时时间计算模块

S_ref 参考信号

S_D1 延时参考信号

S_D2 预设延时参考信号

S₁ 第一经转换参考信号

S₂ 第一经转换延时参考信号

S₃ 第二经转换预设延时参考信号

S₄ 第四经转换参考信号

S₅ 第五经转换延时参考信号

T₁ 第一待校正延时时间

T₂ 第二待校正延时时间

T₃ 第三待校正延时时间

T_K 校正后延时时间

λ 增益系数

E_P1 结束点

E_P2 结束点

具体实施方式

以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。

再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。

虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随申请专利范围所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。

互相关(cross-correlation)技术是目前常见的用于量测两个信号间的延时时间的方法。实现互相关技术的硬件例如包括互相关模块、峰值搜寻(peak search)模块以及用于将抽头延时(tap delay)转换到延时时间的转换模块。互相关技术的操作包括，例如:互相关模块先将参考信号(reference signal)与延时信号(delayed signal)进行互相关运算，其中延时参考信号为参考信号经过延时时间而产生。接着，峰值搜寻模块搜寻互相关结果的峰值。转换模块将该峰值所对应的指标(index)根据取样频率(sampling frequency)转换到时间后，即为上述的延时时间。

理想上，参考信号及延时信号之间的区别仅为两者之间的延时时间。又，因为两者的例如波形及幅值大致上相同，因此两者互相关程度是相对高的。然而，在实际应用上，因成本考虑，用于储存参考信号与延时信号的内存(memory)的存储空间是给定的并因此受限。因此，存储在存储空间的参考信号的信号包络(signal envelope)的结束点(end-point)与延时信号的信号包络的结束点在幅值上均可能为非零数值，甚至两者的结束点的差值还可能接近参考信号的峰值或延时信号的峰值，如图1所示。

图1的信号波形图说明参考信号与延时信号的信号包络的结束点为非零数值的情况。横轴代表时间，单位为秒；以及纵轴代表幅值，单位可为任意单位。参照图1，参考信号的结束点E_P1的幅值为非零数值，以及延时信号的结束点E_P2的幅值为非零数值。

在这种情况下，由于结束点E_P1及E_P2的幅值为非零数值，因此参考信号与延时信号两者互相关程度是相对低的。若对这样的参考信号与延时信号直接进行互相关运算，得到的延时时间的延时误差将会难以预测，如图2所示。据此得到的延时时间的准确度会相对的低。

图2的模拟示意图说明对图1的参考信号与延时信号直接进行互相关运算得到的延时误差对延时时间的关系。纵轴代表延时时间，单位为秒；以及横轴代表延时误差，单位为秒。参照图2，延时误差对延时时间的关系相对的复杂，这是因为延时误差会随着结束点E_P1及E_P2的幅值大小而变化。综上所述，对结束点的幅值为非零数值的参考信号与延时信号直接进行互相关运算所得到的延时时间的准确度相对的低。延时误差难以达到一定的精准度，例如约100皮秒(picosecond，ps)。

可采用以下两种方法解决上述问题。方法一，增加内存的存储空间以存储完整的参考信号与完整的延时信号。完整的参考信号与完整的延时信号各自的起始点与结束点的幅值趋近于零。因此，不会发生如图2所说明的问题。方法二，减少超声波传感器(ultrasonic transducer)的激发源产生的脉波的数量，藉此缩短参考信号的长度与延时信号的长度，以使缩短的参考信号及缩短的延时信号能完整的存储在给定的存储空间中。

然而，方法一的增加内存的存储空间的方式不但会使成本变高，还会增长整个系统的运行时间，进而导致整个系统的功耗增加。在方法二中，参考信号的长度与延时信号的长度被缩短，但整个系统的噪声维持不变。因此，参考信号的信噪比与延时信号的信噪比被显着的降低，进而导致延时误差的增加。

图3为本申请信号处理电路10的实施例的方块示意图。参照图3，信号处理电路10包括第四窗函数模块104、第五窗函数模块105、第三延时时间计算模块123、校正电路140以及延时时间校正模块160。

第四窗函数模块104用来依据窗函数将参考信号S_ref转换为第四经转换参考信号S₄。在一些实施例中，窗函数包括三角窗、汉宁窗(Hann Window)、汉明窗(HammingWindow)、布莱克曼窗(Blackman Window)、布莱克曼-哈里斯窗(Blackman-HarrisWindow)、平顶窗(Flattopwin Window)、余弦窗或高斯窗。基于窗函数的原理，第四经转换参考信号S₄的信号包络的起始点与结束点的幅值趋近于零。

第五窗函数模块105用来依据窗函数将延时参考信号S_D1转换为第五经转换延时参考信号S₅。延时参考信号S_D1为参考信号S_ref经过第一延时时间而产生。第一延时时间为电路设计者欲求得的时间参数。同理，基于窗函数的原理，第五经转换延时参考信号S₅的信号包络的起始点与结束点的幅值趋近于零。应注意的是，在本实施例中，系绘示出两个相互独立的第四窗函数模块104及第五窗函数模块105，然而本申请不以此数量为限。在一些实施例中，两个相互独立的第四窗函数模块104及第五窗函数模块105可被单一个窗函数模块所取代。或者，两个第四窗函数模块104及第五窗函数模块105可通过数量超过二的窗函数模块来实施及取代。

第三延时时间计算模块123，耦接于第四窗函数模块104及第五窗函数模块105、通过接收第四经转换参考信号S₄及第五经转换延时参考信号S₅产生第三待校正延时时间T₃。第三待校正延时时间T₃和第一延时时间之间具有第三延时误差。详言之，第三延时时间计算模块123采用互相关技术进行操作。互相关技术的操作包括，例如:先将第四经转换参考信号S₄与第五经转换延时参考信号S₅进行互相关运算。接着，搜寻互相关结果的峰值。该峰值对应的指标(index)根据取样频率(sampling frequency)转换到时间后，即为上述的第三待校正延时时间T₃。

此外，由于第三待校正延时时间T₃系基于窗函数而得，第三延时误差和第三待校正延时时间T₃的比值的线性度相关于上述选用的窗函数。详言之，基于窗函数，相关于第四经转换参考信号S₄的结束点的幅值及相关于第五经转换延时参考信号S₅的结束点的幅值趋近于零。因此，第四经转换参考信号S₄及第五经转换延时参考信号S₅两者互相关程度是相对高的。对这样的第四经转换参考信号S₄及第五经转换延时参考信号S₅进行互相关运算，得到的第三待校正延时时间T₃的延时误差能被较佳地预测，如图4所示。

图4的模拟示意图说明本申请信号处理电路10的第三延时时间计算模块123产生的第三待校正延时时间T₃与第三待校正延时时间T₃的第三延时误差的关系。纵轴代表第三待校正延时时间T₃，单位为秒；以及横轴代表第三待校正延时时间T₃的第三延时误差，单位为秒。参照图4，第三延时误差对第三待校正延时时间T₃的关系相对的简单，相对于图2显示的延时误差对校正延时时间的关系。在下文中，于适当处，延时时间的延时误差对延时时间的比值可称为误差增益。在一些实施例中，第三延时误差和第三待校正延时时间T₃的比值在第三待校正延时时间T₃改变时实质上保持不变，亦即，相关于第三待校正延时时间T₃的误差增益趋近于线性。利用第三延时误差对第三待校正延时时间T₃的关系相对的简单的特性，通过产生相关于第三待校正延时时间T₃的增益系数，再基于第三待校正延时时间T₃及其增益系数产生出校正后延时时间T_K。校正后延时时间T_K的延时误差在校正后延时时间T_K改变时实质上保持为零，或趋近于零，详细说明于图6。据此，无论第一延时时间的延时程度大小，校正后延时时间T_K均能相对准确的反应出第一延时时间。因此，校正后延时时间T_K的准确度相对较高。

参回至图3，校正电路140用来通过接收参考信号S_ref和延时参考信号S_D1产生出相关于第三待校正延时时间T₃的增益系数λ。

延时时间校正模块160耦接于校正电路140及第三延时时间计算模块123，并基于校正系数λ和第三待校正延时时间T₃产生出校正后延时时间T_K。由于第三延时误差对第三待校正延时时间T₃的关系相对的简单，无论第一延时时间的延时程度大小，校正后延时时间T_K均能相对准确的反应出第一延时时间。

图5为本申请信号处理电路10的校正电路140的实施例的方块示意图。参照图5，校正电路140包括第一窗函数模块101、第二窗函数模块102、第三窗函数模块103、第一延时时间计算模块121、第二延时时间计算模块122、延时模块180及计算模块190。

第一窗函数模块101用来依据窗函数将参考信号S_ref转换为第一经转换参考信号S₁。基于窗函数的原理，第一经转换参考信号S₁的信号包络的起始点与结束点的幅值趋近于零。

第二窗函数模块102用来依据窗函数将延时参考信号_SD1转换为第二经转换延时参考信号S₂。基于窗函数的原理，第二经转换延时参考信号S₂的信号包络的起始点与结束点的幅值趋近于零。

第三窗函数模块103用来依据窗函数将预设延时参考信号S_D2转换为第三经转换预设延时参考信号S₃，其中延时模块108基于预设的第二延时时间将延时参考信号S_D1调整为预设延时参考信号S_D2。第二延时时间为已知，并可为电路设计者所设计。在一些实施例中，第二延时时间为一或多个取样周期。

第一延时时间计算模块121通过接收第一经转换参考信号S₁及第二经转换延时参考信号S₂产生第一待校正延时时间T₁，其中第一待校正延时时间T₁和第一延时时间之间具有第一延时误差。在一些实施例中，第一延时误差实质相同于第三延时误差。第一延时时间计算模块121的操作原理相同于第三延时时间计算模块123，于此不再赘述。此外，由于第一待校正延时时间T₁系基于窗函数而得，第一延时误差和第一待校正延时时间T₁的比值的线性度相关于上述选用的窗函数且第一待校正延时时间T₁的时间特性能相对准确的反应出第一延时时间的时间特性。

第二延时时间计算模块122通过接收第一经转换参考信号S₁及第三经转换预设延时参考信号S₃产生第二待校正延时时间T₂，其中第二延时时间及第一延时时间的总和与第二待校正延时时间T₂之间具有第二延时误差。第二延时时间计算模块122的操作原理相同于第三延时时间计算模块123，于此不再赘述。此外，由于第二待校正延时时间T₂系基于窗函数而得，第二延时误差和第二待校正延时时间T₂的比值的线性度相关于上述选用的窗函数且第二待校正延时时间T₂的时间特性能相对准确的反应出第一延时时间及第二延时时间的总和的时间特性。在一些实施例中，第二延时误差和第二待校正延时时间T₂的比值实质相同于第一延时误差和第一待校正延时时间T₁的比值，且实质相同于第三延时误差和第三待校正延时时间T₃的比值。

计算模块190耦接于第一延时时间计算模块121及第二延时时间计算模块122，并用来基于第一待校正延时时间T₁及第二待校正延时时间T₂计算出增益系数λ。在一些实施例中，计算模块190包括复数个逻辑运算电路以实现下方的方程式(1)来计算出增益系数λ。增益系数λ可表示如下：

，其中λ代表所述增益系数；T₁代表第一待校正延时时间；T₂代表第二待校正延时时间；以及M代表所述第二延时时间。

由于相关于第一待校正延时时间T₁的增益系数实质上为常数及以及相关于第二待校正延时时间T₂的增益系数实质上为常数，因此增益系数λ可视为常数。据此，第一待校正延时时间T₁及第二待校正延时时间T₂的差值与第二延时时间M成正比。又，因为第二延时时间M实质上为常数，因此第一待校正延时时间T₁及第二待校正延时时间T₂的差值与增益系数λ成正比。

又，增益系数λ还可表示如下方的方程式(2)：

λ＝(1+G) (2)

，其中G代表第一延时误差和第一待校正延时时间的比值。

再参回至图3，延时时间校正模块160基于校正系数λ和基于第三待校正延时时间T₃产生出校正后延时时间T_K。在一些实施例中，延时时间校正模块160包括复数个逻辑运算电路以实现下方的方程式(3)来计算出校正后延时时间T_K。校正后延时时间T_K表示如下：

，其中T_K代表校正后延时时间。

在本实施例中，第一延时时间计算模块121及第二延时时间计算模块122各包括互相关模块、耦接于互相关模块的峰值搜寻模块以及耦接于峰值搜寻模块的转换模块。

第一延时时间计算模块121的互相关模块对所述第一经转换参考信号S₁及第二经转换延时参考信号S₂进行互相关运算。第一延时时间计算模块121的峰值搜寻模块搜寻第一延时时间计算模块121的互相关模块提供的互相关结果的峰值。第一延时时间计算模块121的转换模块将第一延时时间计算模块121的峰值搜寻模块提供的峰值转换为第一待校正延时时间T₁。

第二延时时间计算模块122的互相关模块对第一经转换参考信号S₁及第三经转换预设延时参考信号S₃进行互相关运算。第二延时时间计算模块122的峰值搜寻模块搜寻第二延时时间计算模块122的互相关模块提供的互相关结果的峰值。第二延时时间计算模块122的转换模块将第二延时时间计算模块122的峰值搜寻模块提供的峰值转换为第二待校正延时时间T₂。

图6的模拟示意图说明依据图2与图4得到的延时误差对延时时间的关系，其中模拟结果1是对应图2的模拟结果，即通过直接对参考信号及延时信号直接进行互相关运算，未经过窗函数转换得到的延时误差对延时时间的关系；模拟结果2是对应图4的校正后模拟结果，即经过窗函数转换得到的延时误差对延时时间的关系。参照图6，纵轴代表延时时间，单位为秒；以及横轴代表延时时间的延时误差，单位为秒。如图6所示，模拟结果1的校正后延时时间T_K的延时误差在校正后延时时间T_K改变时，相较于未经校正的模拟结果2来说变化较小，在某些实施例中，模拟结果1的校正后延时时间T_K的延时误差在校正后延时时间T_K改变时实质上保持不变，或趋近于零。据此，无论第一延时时间的延时程度大小，校正后延时时间T_K均能相对准确的反应出第一延时时间。因此，校正后延时时间T_K的准确度相对较高。

相对的，对于通过直接对参考信号及延时信号直接进行互相关运算所计算出的延时时间来说，因为延时误差会随着结束点的幅值大小而变化。因此，对具有此种结束点的参考信号与延时信号直接进行互相关运算所得到的延时时间的准确度相对较低。延时误差难以达到一定的精准度，例如约100皮秒。

图7为本申请另一信号处理电路20的实施例的方块示意图。参照图7，信号处理电路20系通过将图5的校正电路140与图3的信号处理电路10中具有相同功能的方块及电路进行整并而成。整并后，信号处理电路20的电路架构类似于图5的校正电路140的电路架构，差别在于信号处理电路20包括第六延时时间计算模块221。

第六延时时间计算模块221的功能类似于图5的第一延时时间计算模块121，差别在于，第六延时时间计算模块221除了将第一待校正延时时间T₁提供给延时时间校正模块160，还提供给计算模块190。

在一些实施例中，上述的信号处理电路10可以使用半导体工艺来实现，例如本申请另提出一种芯片，包括信号处理电路10，且所述芯片可以是通过不同工艺来实现的半导体芯片。

在一些实施例中，上述的信号处理电路20可以使用半导体工艺来实现，例如本申请另提出一种芯片，包括信号处理电路20，且所述芯片可以是通过不同工艺来实现的半导体芯片。

在一些实施例中，上述的校正电路140可以使用半导体工艺来实现，例如本申请另提出一种芯片，包括校正电路140，且所述芯片可以是通过不同工艺来实现的半导体芯片。

上文的叙述简要地提出了本申请某些实施例之特征，而使得本申请所属技术领域具有通常知识者能够更全面地理解本揭示内容的多种态样。本申请所属技术领域具有通常知识者当可明了，其可轻易地利用本揭示内容作为基础，来设计或更动其他工艺与结构，以实现与此处所述之实施方式相同的目的和/或达到相同的优点。本申请所属技术领域具有通常知识者应当明白，这些均等的实施方式仍属于本揭示内容之精神与范围，且其可进行各种变更、替代与更动，而不会悖离本揭示内容之精神与范围。

Claims (16)

1.一种校正电路，用来接收参考信号以及延时参考信号，并根据参考信号以及延时参考信号产生增益系数，其中所述延时参考信号为所述参考信号经过第一延时时间而产生，其特征在于，所述校正电路包括：

延时模块，用来基于预设的第二延时时间将所述延时参考信号调整为预设延时参考信号；

第一窗函数模块，用来依据窗函数将所述参考信号转换为第一经转换参考信号；

第二窗函数模块，用来依据所述窗函数将所述延时参考信号转换为第一经转换延时参考信号；

第三窗函数模块，用来依据所述窗函数将所述预设延时参考信号转换为经转换预设延时参考信号；

第一延时时间计算模块，通过接收所述第一经转换参考信号及所述第一经转换延时参考信号产生第一待校正延时时间，其中所述第一待校正延时时间和所述第一延时时间之间具有第一延时误差；

第二延时时间计算模块，通过接收所述第一经转换参考信号及所述经转换预设延时参考信号产生第二待校正延时时间；以及

计算模块，用来基于所述第一待校正延时时间及所述第二待校正延时时间计算出所述增益系数。

2.如权利要求1所述的校正电路，其中所述第一延时时间计算模块及所述第二延时时间计算模块各包括：互相关模块、耦接于所述互相关模块的峰值搜寻模块以及耦接于所述峰值搜寻模块的转换模块，

其中所述第一延时时间计算模块的互相关模块对所述第一经转换参考信号及所述第一经转换延时参考信号进行互相关运算，所述第一延时时间计算模块的峰值搜寻模块搜寻所述第一延时时间计算模块的互相关模块提供的互相关结果的峰值，所述第一延时时间计算模块的转换模块将所述第一延时时间计算模块的峰值搜寻模块提供的峰值转换为所述第一待校正延时时间，以及

其中所述第二延时时间计算模块的互相关模块对所述第一经转换参考信号及所述经转换预设延时参考信号进行互相关运算，所述第二延时时间计算模块的峰值搜寻模块搜寻所述第二延时时间计算模块的互相关模块提供的互相关结果的峰值，所述第二延时时间计算模块的转换模块将所述第二延时时间计算模块的峰值搜寻模块提供的峰值转换为所述第二待校正延时时间。

3.如权利要求1所述的校正电路，其中所述第二延时时间及所述第一延时时间的总和与所述第二待校正延时时间之间具有第二延时误差。

4.如权利要求3所述的校正电路，其中所述第一延时误差和所述第一待校正延时时间的比值实质相同于所述第二延时误差和第二待校正延时时间的比值。

5.如权利要求1所述的校正电路，其中所述第一待校正延时时间及所述第二待校正延时时间的差值与所述第二延时时间成正比。

6.如权利要求5所述的校正电路，其中所述第一待校正延时时间及所述第二待校正延时时间的差值与所述增益系数成正比。

7.如权利要求6所述的校正电路，其中所述增益系数表示如下：

，

其中T₂代表所述第二待校正延时时间；T₁代表所述第一待校正延时时间；λ代表所述增益系数；以及M代表所述第二延时时间。

8.如权利要求7所述的校正电路，其中所述增益系数表示如下：

λ＝(1+G)，

其中G代表所述第一延时误差和所述第一待校正延时时间的比值。

9.如权利要求1所述的校正电路，其中所述第一延时误差和所述第一待校正延时时间的比值的线性度相关于所述窗函数。

10.如权利要求9所述的校正电路，其中所述窗函数包括：三角窗、汉宁窗(HannWindow)、汉明窗(Hamming Window)、布莱克曼窗(Blackman Window)、布莱克曼-哈里斯窗(Blackman-Harris Window)、平顶窗(Flattopwin Window)、余弦窗或高斯窗。

11.如权利要求1所述的校正电路，其中所述第一延时时间计算模块对所述第一经转换参考信号及所述第一经转换延时参考信号施以互相关运算以产生所述第一待校正延时时间，以及所述第二延时时间计算模块对所述第一经转换参考信号及所述经转换预设延时参考信号施以所述互相关运算以产生所述第二待校正延时时间。

12.一种信号处理电路，其特征在于，所述信号处理电路包括：

如权利要求1至11任一项中所述的校正电路；以及

延时时间校正模块，耦接于所述校正电路，并依据所述第一待校正延时时间以及所述增益系数来产生校正后延时时间。

13.如权利要求12所述的信号处理电路，其中所述校正后延时时间表示如下：

，

其中T_K代表所述校正后延时时间；λ代表所述增益系数；以及T₁代表所述第一待校正延时时间。

14.一种信号处理电路，其特征在于，所述信号处理电路包括：

如权利要求1至11任一项中所述的校正电路；

第四窗函数模块，用来依据所述窗函数将所述参考信号转换为第二经转换参考信号；

第五窗函数模块，用来依据所述窗函数将所述延时参考信号转换为第二经转换延时参考信号；

第三延时时间计算模块，耦接于所述第四窗函数模块及所述第五窗函数模块，并通过接收所述第二经转换参考信号及所述第二经转换延时参考信号产生第三待校正延时时间，其中所述第三待校正延时时间和所述第一延时时间之间具有第三延时误差；

以及

延时时间校正模块，耦接于所述第三延时时间计算模块及所述校正电路，并依据所述第三待校正延时时间以及所述增益系数来产生校正后延时时间。

15.一种芯片，其特征在于，所述芯片包括：

如权利要求1-11任一项中所述的校正电路。

16.一种芯片，其特征在于，所述芯片包括：

如权利要求12-14任一项中所述的信号处理电路。

Images