[go: up one dir, main page]

CN101308517A - 检测并校正半导体装置的方法 - Google Patents

检测并校正半导体装置的方法 Download PDF

Info

Publication number
CN101308517A
CN101308517A CNA2007101025434A CN200710102543A CN101308517A CN 101308517 A CN101308517 A CN 101308517A CN A2007101025434 A CNA2007101025434 A CN A2007101025434A CN 200710102543 A CN200710102543 A CN 200710102543A CN 101308517 A CN101308517 A CN 101308517A
Authority
CN
China
Prior art keywords
hotspot
hot spot
routing
layout
rules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101025434A
Other languages
English (en)
Other versions
CN101308517B (zh
Inventor
郑仪侃
赖志明
刘如淦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/689,197 external-priority patent/US7725861B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101308517A publication Critical patent/CN101308517A/zh
Application granted granted Critical
Publication of CN101308517B publication Critical patent/CN101308517B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种检测并校正半导体装置的方法。该方法用以得到布局。该方法包括,将第一热点规则组合应用在整体布线,以产生详细布线;将第二热点规则组合应用在该详细布线,以产生后详细布线;以及将第三热点规则组合应用在该后详细布线,以产生该布局。在其它方法,该方法包括提供电路设计,将第一热点滤除器应用在该电路设计的整体布线中,以产生详细布线;将第二热点滤除器应用在详细布线,以产生后详细布线;以及对该后详细布线执行rip-up以及重新布线,以产生布局。本发明的系统及方法可确认并校正半导体装置的热点,因此,可以降低成本及制造半导体装置的时间。

Description

检测并校正半导体装置的方法
技术领域
本发明涉及一种方法,特别涉及一种热点的方法。
背景技术
半导体制造的技术不停地发展,使得形态尺寸(feature size)愈来愈小,如65纳米(nanometers)、45纳米、或更小。当装置的设计尺寸缩小时,将比大形态尺寸的装置更容易发生热点或其它问题。在接下来的说明里,热点与装置的特性有关,而装置的特性将可能会阻碍装置,使其无法如预期般地执行。举例而言,自束(pinching)、桥接(bridging)、盘状(dishing)、侵蚀(erosion)、RC延迟、金属线厚度的变化、铝渣、以及其它特性将可能产生热点,因而所需装置的效能。电路的设计以及(或是)处理过程的控制,均可能会产生热点。因此,具有效能高以及价格低廉的热点检测系统及方法是必需的。虽然,目前的装置及方法能够达到目的,但并无法完全地符合所有的要求。
发明内容
本发明至少为解决现有技术的弊端而设计。
一种方法,包括提供电路设计;提供第一热点滤除器,该第一热点滤除器具有第一热点规则;将该第一热点滤除器应用在该电路设计的整体布线,以产生详细布线;提供第二热点滤除器,该第二热点滤除器具有第二热点规则,该第二热点滤除器的最长时间小于该第一热点滤除器的最长时间;将该第二热点滤除器应用在该详细布线,以产生后详细布线;以及对该后详细布线执行rip-up以及重新布线,以产生布局。
根据本发明所述的方法,其中对该后详细布线执行rip-up以及重新布线的步骤,包括:提供第三热点滤除器,该第三热点滤除器具有第三热点规则,该第三热点滤除器的最长时间小于该第二热点滤除器的最长时间;预测该后详细布线的热点位置;定义热点视窗,该热点视窗包围每一预设到热点;以及将该第三热点滤除器应用在每一热点视窗,用以产生该布局,其中将该第三热点滤除器应用在每一热点视窗的步骤包括对每一热点视窗内的线进行rip-up及布线。
根据本发明所述的方法,其中对每一热点视窗内的线进行rip-up及布线的步骤限制任何通孔重新布线。
根据本发明所述的方法,其中对每一热点视窗内的线进行rip-up及布线的步骤完全地禁止对任何通孔重新布线。
根据本发明所述的方法,还包括:预测在后详细布线内的热点的位置;
定义一阻隔,该阻隔围绕每一预测的热点;以及对通过该阻隔的任线进行rip-up及重新布线。
根据本发明所述的方法,其中该第一、第二及第三热点滤除器均具有多个热点规则。
一种方法,由电路设计中,得到布局,包括将第一热点规则组合应用在整体布线,以产生详细布线;将第二热点规则组合应用在该详细布线,以产生后详细布线;以及将第三热点规则组合应用在该后详细布线,以产生该布局。
根据本发明所述的方法,其中该第二热点规则组合的最长时间小于该第一热点规则组合,并且该第三热点规则组合的最长时间小于该第二热点规则组合。
根据本发明所述的方法,其中将该第三热点规则组合应用在该后详细布线的步骤包括:比较该第三热点规则组合与该后详细布线的参数;以及修改该后详细布线以得到该布局,其中该布局并未违反该第三热点规则组合。
根据本发明所述的方法,其中修改该后详细布线的步骤包含rip-up及重新布线。
根据本发明所述的方法,其中该第三热点规则组合包括,定义热点视窗,该热点视窗围绕任何被检测到的热点,并且rip-up及重新布线针对热点视窗内的热点而执行。
综上所述,本发明的系统及方法可确认并校正半导体装置的热点,因此可以降低成本及制造半导体装置的时间。
附图说明
图1和2显示具有盘状及侵蚀效应的半导体芯片剖面图。
图3及4显示在半导体芯片上的桥接效应(bridging effect)的示意图。
图5及6显示半导体芯片上的自束效应(pinching effect)。
图7为本发明方法的流程图。
图8为本发明的另一可能流程图。
图9及10为本发明的其它可能实施例。
图11为本发明的另一可能实施例,以得到最终的布局。
图12为执行图11所示的步骤500的可能实施例。
图13为本发明的另一可能实施例。
图14及15为半导体芯片550的示意图。
图16及17为半导体芯片570的示意图。
图18显示用以执行本发明的方法的方块图
其中,附图标记说明如下:
110、120、130、140、150、160:半导体装置;
112、122:介电质材料;
114、124:金属;
116:盘状效应;
126:侵蚀效应;
132、134:金属线;
136、142:桥接效应:
152、154、156:金属线;
158、162:自束效应;
200、300、400、498、520:方法;
202~212、302~314、402~430、499~516、522~528:步骤;
550、570:半导体芯片;
552、554、558、560、572、574:线;
55:通孔;
564:热点视窗;
562、578:热点;
580:阻隔;
600:节点;
602:微处理器;
604:输入装置;
606:储存装置;
608:影像控制器;
610:系统存储器;
614:显示器;
616:传送装置。
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂,下文特举出较佳实施例,并配合附图,作详细说明如下。
以下的公开提供多个不同的实施例或是可执行不同特性的例子。以下将清楚地说明元件的特殊例子以及排列。这些做法只不过是实施例,而并非限制在此。在许多场合中,某一实施例的特性可能会与另一实施例的特性相结合。另外,目前的公开可能在许多示范性的例子中,被重复参考数次。这些重复为了简单且清楚地讨论,并且并非在不同实施例之间的指定关系或是不同结构之间的指定关系。
半导体制造的技术不停地发展,使得形态尺寸(feature size)愈来愈小,如65纳米(nanometers)、45纳米、或更小。当装置的设计尺寸缩小时,将比大形态尺寸的装置更容易发生热点或其它问题。在接下来的说明里,热点与装置的特性有关,而装置的特性将可能会阻碍装置,使其无法如预期般地执行。举例而言,自束(pinching)、桥接(bridging)、盘状(dishing)、侵蚀(erosion)、RC延迟、金属线厚度的变化、铝渣、以及其它特性将可能产生热点,因而所需装置的效能。电路的设计以及(或是)处理过程的控制,均可能会产生热点。
当尺寸按比例缩小并且转移至次微米层级时,双镶嵌结构(dualdamascene)工艺经常被使用半导体制造中。在双镶嵌结构工艺中,铜箔或是其它导电材料经常作为连接用。其它的导电材料包含,钨、钛、氮化钛(titaniumnitride),但并非限制于此。另外,硅氧化物、氟化硅玻璃(fluorinated silica glass;FSG)或是低介电材料,经常被使用者内部介电(inter level dielectric;以下简称ILD)层。化学机械抛光(chemical mechanical polishing;以下简称CMP)技术被使用在深蚀刻(etch back)以及整体地平坦化(planarize)导电材料以及(或是)ILD层。然而,由于金属的移除率不同于介电质的移除率,故CMP将产生盘状以及侵蚀效应,因而产生热点。当金属未与相邻的介电质位于同一水平面上(金属较低)时,则经常发生盘状。侵蚀使介电质的局部变得较细。盘状以及侵蚀易受到图案结构、图案密度及处理过程所影响。
图1~6显示不同热点实施例。图1和2显示具有盘状及侵蚀效应的半导体芯片剖面图。CMP或是其它半导体制造技术很容易造成如图1及2所示的效应。在一些实施例中,盘状及侵蚀效应将会形成隔离结构,如浅沟槽隔离(shallow trench isolation;STI)。在图1中,半导体装置110包括介电质材料112以及金属114。在平坦化的工艺(如CMP)中,当金属的移除率大于介电质的移除率时,则在平面轮廓上的下沉或误差称为盘状。由于金属114的磨除率大于介电质材料112,故半导体装置110呈现出盘状效应116。在本实施例中,金属114可具有铜、钨、钛、钛氮化物、钽、钽氮化物、其它金属或其它金属的组合。介电质材料112可具有硅氧化物、氟化硅玻璃、低介电材料、或是其它组合。在集成化的半导体电路中,介电质材料112及金属114相连,并可通过双镶嵌结构工艺而制成。双镶嵌结构工艺具有多道程序,例如沉积、蚀刻及CMP。
在图2中,半导体装置120具有介电质材料122及金属124。在平坦化工艺(如CMP)中,当介电质的移除率大于金属的移除率时,则在平面轮廓上的下沉或误差称为侵蚀效应。由于介电质材料122的移除率大于金属124的移除率,故使半导体装置120呈现侵蚀效应126。
图3及4显示在半导体芯片上的桥接效应(bridging effect)的示意图。在图3中,半导体装置130具有金属线132、134。半导体装置130所呈现的桥接效应136位于金属线132、134之间。在图4中,半导体装置140所呈现的列尾(line end)的桥接效应142。桥接效应136及142可能由许多原因所产生的,例如布局设计、工艺控制、不适合的线距、盘状、侵蚀、金属线宽度的改变或是铜渣,但并非限定于此。
图5及6显示半导体芯片上的自束效应(pinching effect)。在图5中,半导体装置150具有金属线152、154。金属线152、154分别在金属线156的两侧。半导体装置150所呈现的自束效应158发生在金属线152及154之间的金属线。在图6中,半导体装置160呈现自束效应162。自束效应158及162可能由许多原因所产生的,例如布局设计、工艺控制、不适合的线距、盘状、侵蚀、金属线宽度的改变或是铜渣,但并非限定于此。
半导体装置110、120、130、140、150及160可能亦具有许多电路及半导体基底。这些电路可能具有金属氧化半导体场效应晶体管(MOSFET)、双载子晶体管、二极管、存储单元、电阻、电容、电感、高电压晶体管、传感器或其它上述元件之间的组合。半导体基底可能具有基本的半导体、复合半导体(compound semiconductor)以及合金半导体(alloy semiconductor)。
基本的半导体包含晶硅(crystal silicon)、多晶硅(polycrystalline silicon)、非晶硅(amorphous silicon)、及锗(germanium)。复合半导体包含碳化硅(siliconcarbide)、砷化镓(gallium arsenic)。合金半导体包含硅锗(silicon germanium)、磷砷化镓(gallium arsenide phosphide)、砷化铟铝(aluminum indium arsenide)、砷化镓铝(aluminum gallium arsenide)、磷化镓铟(gallium indium phosphide)、及/或该等材料的组合。
半导体基底可为具有埋藏氧化层(buried oxide;BOX)的绝缘底半导体(semiconductor on insulator;SOI)。在一些实施例中,复合半导体基底可包含硅结构。该硅结构具有多层硅或是具有多层复合半导体的结构。
在一些实施例中,本发明的公开的技术可应用于系统或是方法中,用以确认并校正半导体装置的热点。热点可能是由盘状、侵蚀、桥接、自束或是其它原因所产生的。特别是,本发明的系统及方法被应用在设计及模拟阶段,而不是在芯片制成后。通过本发明的系统及方法,便可确认并校正半导体装置的热点。因此降低成本及制造半导体装置的时间。本发明的系统及方法的实施例被使用在制造设计(design for manufacture;DFM)的应用中。另外,本发明的系统及方法可通过路由器(router)或布线系统(routing system)来实施。
图7为本发明方法的流程图,用以检测并校正半导体装置的热点。首先,提供输入文件(步骤202)。该输入文件为电路布局或是芯片设计。在一些实施例中,该输入文件由设计数据库所获取到的。电路布局由计算机所提供。该计算机辅助设计格式,如GDS II格式。在一些实施例中,电路布局通过虚拟程序的模拟器(如VCMP或是其它模拟器)所产生的。另外,布局图可利用多个模拟器所产生,如ECP模式、CMP模式、蚀刻模式、或是其它模拟器的组合。一般电路布局具有多层金属。每一金属层具有金属连接。金属连接被设置在介电层。电路布局的金属层会被分割成许多区域(也就是栅格(gride)或是平铺(tiles))。区域的数量可根据电路设计的技术及复杂度而被改变。此处所述的方法可应用在单层区、多层或是其它有关芯片设计的布局中。举例而言,此处所述方法用以检测因金属层之间的影响或是制造过程(如ECP、CMP、及蚀刻)中所造成的影响所产生的热点。
接着,热点检测器开始检测该输入文件的热点(步骤204)。热点检测器为软件工具,用以判断是否该输入文件的电路布局遵照热点规则。热点检测器将该输入文件的电路布局的参数与多个热点规则及(或)热点规则数据库206的规格作比较。热点检测器可一次比较全部的电路布局,或是将电路布局分成数个区域,再分别检测该等区域。举例而言,其中一种热点规则就是最小密度规则,适用于金属层的连接。金属层的每个区域均具有自己的密度。将一个区域里的连线所占的区域除以该区域的总区域,便可得到该区域的密度。最小密度规则要求每一区域的密度需大于最小密度值。因此,热点检测器将每一区域的密度与最小密度值作比较,用以判断是否符合最小密度规则。由于无法说明所有的热点规则,故以下仅将说明部分规则。
热点检测器的使用包含软件应用,其可通过不同的程序语言而被执行,根据热点规则,判断热点是否存在特别的图案布局中。热点规则可储存在数据库中,并由热点检测器所控制。另外,热点规则也可成为热点检测器本身程序的一部分。依据处理的形态、布局设计、形态尺寸、或是其它适当的群组,便可安排热点规则。在一些实施例中,热点规则可事先被定义。另外,在一些实施例中,热点规则可被定义以及(或是)被额外加入的热点规则所取代。
然后,热点检测器判断该输入文件是否违反多个热点规则中的一个热点规则(步骤208)。延续上述最小密度规则,若热点检测器判断出该输入文件中的每个区域的密度符合最小密度规则以及其它所有的热点规则,则系统提供输出文件(步骤210)。输出文件为被修正过的电路布局。被修正过的电路布局可能被提供给计算机辅助设计格式,如GDS II格式。在一些实施例中,输出文件的格式与输入文件的格式相同,例如均为GDS II格式。因此,输出文件可能由虚拟模拟器所产生,例如VCMP或是其它模拟工具。另外,输出文件也可由多个模拟器(例如ECP模式、CMP模式、侵蚀模式以及其它组合)所产生。
输出文件可有效地被应用在装置的制造中,并且不会违反任何热点规则。在一些实施例中,输出文件符合测试的规则或是用其它修改或测试方法,以改善在制造阶段前的设计及布局。另一方面,若热点检测器得知输入文件的某一区域的密度违反最小密度值时,则修改输入文件,以避免违反最小密度值或是其它热点规则(步骤212)。在一些实施例中,根据指导参数或是根据其所违反的热点规则,便可修改输入文件。利用计算机系统、或是程序、以及(或是)使用者,便可根据指导参数而得到建议的修改。当使用者直接得知建议的修改时,便可利用计算机系统或程序,手动地修改输入文件。当建议的修改通过计算机系统或程序而得知时,则指导参数可被储存在数据库中,由计算机系统或程序所存取。同样地,当使用者记下指导参数时,便可直接得知输入文件所需修改之处。在一些实施例中,系统将根据指导参数而建议修改布局,使用者便可额外修改以尽力达到最理想的布局设计。
在修改之后,系统根据指导参数提供第二输入文件(步骤202)。第二输入文件为电路布局或是芯片设计。在一些实施例中,第二输入文件由一设计数据库所获取到的。电路布局的格式为一计算机辅助设计格式,如GDS II格式。在一些实施例中,电路布局通过虚拟的模拟器(如VCMP或是其它模拟器)所产生的。被修改过的输入文件(第二输入文件)会再经过步骤204、208及212,直到所提供的输入文件没有违反任何热点规则。反复的步骤将持续到输入文件没有违反任何热点规则。此时,输出文件会是最适当的,使得在制造装置的阶段中,装置不会违反任何热点规则。然而,在一些实施例中,输出文件符合规则的测试、或是利用其它方法所做的修改及测试,以改善制造装置前的布局及设计。
在一些实施例中,上述所公开的内容可直接地应用在系统及方法,用以校准热点检测及校准校正系统。举例而言,用以辨识及校正半导体装置的热点的系统及方法均已被公开,其中热点可因碟化、侵蚀、桥接、自束以及其它原因而被形成。特别是,本发明的系统及方法被应用在设计及模拟阶段,而不是在芯片制成后。通过本发明的系统及方法,便可确认并校正半导体装置的热点。因此降低成本及制造半导体装置的时间。本发明的系统及方法的实施例被使用在制造设计(design for manufacture;DFM)的应用中。然而,若系统或方法没有经过正确的校准,则无法提供准确的数据,以确认及校正热点。此处所述的方法可应用在单层区、多层或是其它有关芯片设计的布局中。举例而言,此处所述方法用以检测因金属层之间的影响或是制造过程(如ECP、CMP、及蚀刻)中所造成的影响所产生的热点。
图8为本发明的另一可能流程图,用以校准系统,使其可检测并校正半导体装置的热点。首先,提供输入文件(步骤302)。该输入文件为一电路布局或是芯片设计。在一些实施例中,该输入文件由设计数据库所获取到的。电路布局为计算机辅助设计格式,如GDS II格式。在一些实施例中,电路布局通过虚拟程序的模拟器(如VCMP或是其它模拟器工具)所产生的。一般电路布局具有多层金属。每一金属层具有金属连接。金属连接被设置在介电层。电路布局的金属层会被分割成许多区域(也就是栅格(gride)或是平铺(tiles))。区域的数量可根据电路设计的技术及复杂度而被改变。
接着,热点检测器寻找输入文件的热点(步骤304)。热点检测器为软件工具,用以判断可能的热点的位置及参数,其中热点包含物理及电性的热点。举例而言,物理参数为表面变化的大小。会造成表面变化的原因包含盘状、侵蚀、或是其它处理装置的因素。延续刚刚的例子,热点检测器可能检测出装置的中心区域具有15mm的表面变化。表面变化只是物理参数的一个可能实施例。电性参数为设计时所产生的寄生RC特性。由于无法说明所有的热点规则及参数,故以下仅将说明部分规则。在一些实施例中,热点检测器将输入文件的电路布局与热点规则比较,以判断热点的位置及参数。热点检测器将输入文件的电路布局的参数与多个热点规则比较,或是与热点规则数据库的特性作比较。热点检测器可一次便比较电路布局的全部,或是将电路布局分成数个区域,再分别检测该等区域,直到比较完所有的区域。
根据该输入文件的设计布局,完成实际产品(步骤306)。此实际产品可被制造成测试芯片、生产芯片、芯片的轨道、或是其它产品。在一些实施例中,该产品在产线上被制造完成。然后,提供该实际产品予热点分析仪,用以检测该产品是否具有热点(步骤308)。热点分析仪用以检测热点是否存在,如电子式显微术、扫描式电子显微术(scanning electron microscopy;SEM)、扫描隧道显微术(scanning tunneling microscopy;STM)、透射电子显微术(transmission electron microscopy;TEM)、原子力显微术(atomic forcemocroscopy;AFM)、其它方法、或是该等方法的组合。以上述的表面变化的例子为例,AFM根据该产品的表面变化,来判断是否有热点的存在。另外,将AFM的数据与SEM或TEM比较、或是将AFM的数据与SEM及TEM比较,便可证明AFM数据的准确性。同样地,也可得知该实际产品的电性特性,如RC特性。
比较该输入文件的热点预测与该实际产品的热点检测,以得知热点检测器的实际处理是否前后一致(步骤310)。若该输入文件的热点预测与该实际产品的热点检测相同时,则完成热点检测及校正(步骤312)。那就是说,若热点检测器的实际检测结果是前后一致的,则系统便会检测并校正电路设计布局的热点。然而,若该输入文件的热点预测与该实际产品的热点检测是不一致的,则需校准热点检测器(步骤314、316)。延续上述表面变化之例,若热点检测器预知将有15mm的表面变化,而AFM分析仪仅能分析到25mm的表面变化,则需根据AFM分析仪的分析度而校准热点检测器。
步骤314代表利用第一方法校准热点检测器。在步骤314中,热点检测器的参数及(或)逻辑会被调整,用以符合实际产品上所能检测的到的热点。在此方法中,许多的热点参数会被分析,用以校准热点检测器。就这一点而言,校准电路布局或是其它点测试电路会被用来校准热点检测器。在校准之后,执行步骤312。
步骤316代表利用第二方法校准热点检测器,在步骤316中,热点检测器的参数及(或)逻辑会被调整,用以符合实际产品上所能检测的到的热点。在此方法中,许多的热点参数会被分析,用以校准热点检测器。就这一点而言,校准电路布局或是其它点测试电路会被用来校准热点检测器。在校准之后,执行步骤304,使得热点检测器根据校准后的参数,预测/检测输入文件。
然后,比较输入文件的热点预测与实际产品的热点检测,以判断热点检测器是否与实际处理一致的。就这一点而言,可能会制造一新的产品,作为再次比较之用,或是再次使用第一次比较时所产生的实际产品。若输入文件的热点预测与实际产品的热点检测一致时,则执行步骤312,完成热点检测及校正系统。然而,若输入文件的热点预测与实际产品的热点检测不一致时,则执行步骤316,以校准热点检测器。上述步骤可重复被执行,直到输入文件的热点预测与实际产品的热点检测一致。在校准完热点检测器之后,预测的热点便应与实际产品检测到的热点相同,因此,便可完成热点检测及校正系统(步骤312)。
在一些实施例中,本发明的公开的技术可应用于一种系统或是一种方法中,用以确认并校正半导体装置的热点。热点可能由盘状、侵蚀、桥接、自束或是其它原因所产生的。特别是,本发明的系统及方法被应用在设计及模拟阶段,而不是在芯片制成后。通过本发明的系统及方法,便可确认并校正半导体装置的热点。因此降低成本及制造半导体装置的时间。本发明的系统及方法的实施例被使用在制造设计(design for manufacture;DFM)的应用中。另外,在一些实施例中,亦可检测并校正装置的所有区域的热点。可将半导体分割成许多区域,再检测并校正所述区域内的热点,便可增加处理速度,并且在分析整体的设计布局时,可降低计算机的处理量,以及降低存储器的功率损耗。通过分析并校正每一区域的热点时,便可校正设计布局的所有热点。此处所述的方法可应用在单层区、多层或是其它有关芯片设计的布局中。举例而言,此处所述方法用以检测因金属层之间的影响或是制造过程(如ECP、CMP、及蚀刻)中所造成的影响所产生的热点。
图9及10为本发明的其它可能实施例,均用以检测半导体装置上的热点。如图9所示。首先,提供输入文件(步骤402)。该输入文件为电路布局或是芯片设计。在一些实施例中,该输入文件由设计数据库所获取到的。电路布局为计算机支持设计格式,如GDS II格式。在一些实施例中,电路布局通过虚拟程序的模拟器(如VCMP或是其它模拟器)所产生的。一般电路布局具有多层金属。每一金属层具有金属连接。金属连接被设置在介电层。电路布局的金属层会被分割成许多区域(也就是栅格(gride)或是平铺(tiles))。区域的数量可根据电路设计的技术及复杂度而被改变。此处所述的方法可应用在单层区、多层或是其它有关芯片设计的布局中。举例而言,此处所述方法用以检测因金属层之间的影响或是制造过程(如ECP、CMP、及蚀刻)中所造成的影响所产生的热点。
选择局部的区域,以分析该区域(步骤404)。热点检测器检测该输入文件的热点(步骤406)。热点检测器为软件工具,用以判断被选择到的区域是否依据热点规则。热点检测器将被选择到的区域的参数与多个热点规则及(或)热点规则数据库206的规格作比较。热点检测器判断输入文件是否违反任一热点规则。若热点检测器判断出输入文件的某一局部区域违反至少一个热点规则时,则修改该局部区域,以避免违反热点规则(步骤408)。在一些实施例中,修改的方式根据指导参数以及(或是)该局部区域所违反的热点规则。根据图7所示的方法200,计算机系统或是程序以及(或是)使用者直接地根据指导参数修改而得到的修改结果将取代输入文件。另一方面,若热点检测器判断出输入文件的该局部区域符合所有的热点规则时,则不需修改该局部区域。
在修改该局部区域后,或是该局部区域并未违反任何热点规则的情况下,接着判断是否已分析完所有区域(步骤410)。若所有区域均被分析完,并均符合所有的热点规则时,则系统提供输出文件(步骤412)。由于输出文件并未违反任何热点规则,故在制造的装置过程中,输出文件是完美的。在一些实施例中,在制造的阶段之前,输出文件符合测试的规则,或是利用其它方法修改或测试,以改善在制造阶段前的设计以及(或是)布局。另一方面,若尚未分析完所有的区域,则执行步骤404,用以选择其它区域,直到所有的区域均被分析完。当已分析过所有的区域,并且均符合热点规则时,则系统提供输出文件(步骤412)。
图10提供步骤404及406的其它实施例。如图10所示,步骤406由步骤414开始。判断所选择到的局部区域是否违反热点参数A。热点参数事先预设的,可代表任何热点规则、参数或特性。以下将举例说明特殊的规则。在一个可能实施例中,热点参数A为局部最大金属密度。金属层的每一区域具有本身的密度。将区域的连线面积除以区域的总面积,便可得到区域本身的密度。最大密度规则要求每一区域的密度需等于或小于最大密度值,如90%。因此,在步骤416中,热点检测器将被选择到的区域的密度与最大密度值作比较,以判断被选择到的区域是否符合规则。
若被选择到的区域违反热点参数A时,则提供与热点参数A有关的指导规则(步骤418)。对于所检测到的热点,指导规则提供建议及可能的解决方法。因此,延续上述的最大密度规则的例子,指导规则可能具有以下的建议,第一是加入氧化物狭缝(oxide slot)在较宽的金属区域中;第二是将宽的金属线分割成数条细的金属线;第三是将跨越宽金属区的金属层的细金属线移除;以及(或是)第四其它适当的规则建议。然后,根据指导规则以及(或是)符合其它热点参数的规格,修改被选择的区域(步骤420)。在修改完被选择的区域后,热点检测器根据热点参数B,测试被选择的区域(步骤422)。另一方面,若被选择的区域并未违反热点参数A,则直接执行步骤422。
在步骤422中,热点检测器根据热点参数B,测试被选择的区域。热点参数B可代表任何热点规则、参数或特性。以下将举例说明特殊的规则。以下将举例说明特殊的规则。在一个可能实施例中,热点参数B为宽金属线之间的最小线距。最小线距规则要求宽金属线之间需具固定的距离。若金属线之间的距离不足够,则违反最小线距规则。举例而言,最小线距规则可能要求宽度在1.5~4.5μm之间的金属线与另一宽金属线之间的距离至少需有0.5μm,并且宽度大于4.5μm的金属线与另一宽金属线之间需具有1.5μm的距离。因此,在步骤424中,热点检测器将被选择的区域里的金属线之间的距离与最小线距比较,用判断是否符合规则。
若被选择的区域违反热点参数B时,则根据热点参数B而产生指导规则(步骤426)。指导参数针对所检测到的热点进行建议,以解决热点问题。因此,延续上述最小线距的例子,指导规则可能包含以下建议,第一将宽度介于1.5~4.5μm的金属线与另一宽金属线之间的距离最少增加至0.5μm;第二将宽度大于4.5μm的金属线与另一宽金属线之间的距离最少增加至1.5μm;第三是将跨越宽金属区的金属层的金属线移除;第四是其它适合的规则建议。根据指导规则以及(或是)其它依据热点参数B的特性,修改被选择的区域(步骤428)。在修改完之后,热点检测器会测试被选择的区域是否违反其它参数(步骤430)。在另一方面,若被选择的区域并未违反热点参数B,则不需修改被选择的区域,并直接地执行步骤430。
步骤430及热点参数X代表一般的热点检测以及根据任何其它的热点参数,用以修改被选择的区域。就这一点而言,方法400可仅具有单一热点参数,或是具有多个热点参数。热点参数可根据处理技术、形态尺寸、设计布局的特性、以及(或是)制造的程序而被确认的。步骤432含热点检测器测试被选择的区域与热点参数X。热点参数X可化表单一或是多个热点规则、参数、或特性。以下将举例说明特殊的热点参数。在一个可能实施例中,热点参数X为相邻的区域之间的最大金属密度误差。最大金属密度误差规则要求相邻区域之间的金属密度在预设范围内。若两相邻区域之间的金属密度大于预设的最大金属密度误差时,则表示违反热点规则。因此,在步骤434中,热点检测器将被选择的区域与其相邻区域之间的金属密度与预设的最大金属密度作比较,用以判断是否符合规则。
若被选择的区域违反热点参数X时,则根据热点参数X产生指导规则(步骤436)。指导规则针对被检测到的热点提供建议。因此,延续上述最大金属密度误差的例子,指导规则可能包含以下建议,第一是将假金属(dummy metal)插入隔离区;第二是将宽金属线分割成数个细金属线;第三是加入氧化物狭缝(oxide slot)在较宽的金属区域中;第四使金属密度误差小于15%;第五是其它适当的建议。根据指导规则以及(或是)热点参数X的特性,修改被选择的区域(步骤438)。在修改完成后,或是被选择的区域并未违反热点参数X,则继续测试被选择的区域是否违反其它热点参数。
当所有的热点参数均已测试过被选择的区域,并且已对应修改被选择的区域,则判断热点检测器是否已分析完输入文件的所有区域(步骤410)。若所有区域均已被分析过,并符合所有热点规则,则系统提供输出文件(步骤412)。另一方面,如果,还有区域未被分析,则执行步骤404,用以选择另一未被分析的区域,直到所有区域均被分析过。当所有区域均已被分析过,并符合所有热点规则,则执行步骤412,使系统提供输出文件。
如图所示,通过连续的步骤,将可完成热点检测的步骤406,其中连续的步骤与热点参数A、B、…、X有关。然而,在其它实例中,不同的热点参数的热点检测步骤,也可同时被完成。另外,上述所公开的实施例以单一分割方式,将电路布局分成许多局部区域。然而,在一些实施例中,利用多个具有不同界限的布局,排列装置布局,其中每个具有不同界限的布局具有多个局部区域。针对不同的局部分割区域,需不断地重复热点检测及修改的步骤。将布局分割成许多不同的区域,可避免有些热点未被检测到,以降低失误率。举例而言,一个高密度金属区域有可能会被大略地分成一半,而得到两个区域。这两个区域中的一个区域具有适当地金属密度,故符合热点参数。但这两个区域中的另一个区域可能违反最大金属密度的热点参数。
在一些实施例中,本发明的公开的技术可应用于系统或是方法中,用以确认并校正半导体装置任何有可能的热点。热点可能由盘状、侵蚀、桥接、自束或是其它原因所产生的。特别是,在一些实施例中,本发明的系统及方法被应用在设计及模拟阶段,而不是在芯片制成后。通过本发明的系统及方法,便可确认并校正半导体装置的热点。因此降低成本及制造半导体装置的时间。本发明的系统及方法的实施例被使用在制造设计(design formanufacture;DFM)的应用中。另外,本发明的系统及方法可通过路由器或是布线系统来实施。
在一些实施例中,可将半导体分割成许多区域,再检测并校正该等区域内的热点,便可增加处理速度,并且在分析整体的设计布局时,可降低计算机的处理量,以及降低存储器的功率损耗。通过分析并校正每一区域的热点时,便可补偿设计布局的所有热点。在一些实施例中,上述的方法可校正在同一金属层的热点。在一些实施例中,也可校正在同一金属层上的两局部域内的热点。此处所述的方法可应用在单层区、多层或是其它有关芯片设计的布局中。另外,此处所述方法用以检测因金属层之间的连线所造成的影响或是因制造过程中所造成的影响所产生的热点。
图11为本发明的另一可能实施例,以得到最终的布局。首先,提供电路设计(步骤499)。接着,通过路由器(router),对该电路设计开始布线(routing)(步骤500)。在其它实施例中,电路设计为一计算机辅助设计格式,例如GDS II格式。对该电路设计进行布线,便可大大地降低并(或)排除在最终的电路设计布局中的热点。最后,为了避免热点,在布线时,所产生的最终电路设计布局可视为已被校正及(或)修改过了。
图12为执行图11所示的步骤500的一个可能实施例。步骤500用以对半导体装置的电路设计进行布线,以避免热点。步骤500包含布线处理502、热点滤除处理504。布线处理502的每个步骤都会被提供给对应的热点滤除处理504的热点滤除器。布线处理502的步骤506为所有或整个芯片布线。步骤506提供一般的布局予该装置,而所有的修改均来自该装置。热点滤除处理504的第一热点滤除器508会被应用在步骤506。第一热点滤除器508定义第一种热点规则。整体布线需符合第一种热点规则。第一热点滤除器508的特殊规则根据所需的设计布局、形态尺寸、处理技术、所需的特性(如时序)、以及(或是)装置或制造程序的其它形态而被决定的。
在一个可能实施例中,第一热点滤除器508的最长时间(pessimistic)在所有热点滤除器中,是最长的。举例而言,第一热点滤除器508可能假设所有的线、通孔、层(layer)或是其它形态可能会产生热点,故所有的线、通孔、层、或是其它形态均会被安排。因此,当整体布线提供建议的布线时,第一热点滤除器508将会检测可能存在的热点,并传送至路由器,以使用选择的路线。第一热点滤除器508可依序地分析建议的整体布线(一次仅分析一条线、一个通孔、一个层、或是其它形态),并同时地考虑多条线、通孔、层、或是其它形态)。第一热点滤除器508还有最佳化该装置的目的。举例而言,第一热点滤除器508可能会监控在预设范围内的连续事件时序。当该装置的目的未被达成时,第一热点滤除器508将会传送给路由器,用以使用可选择的布线。在一些实施例中,第一热点滤除器508本身的规则可以被修改,用以对该装置的布局重新布线。
布线处理502继续执行步骤510。步骤510详细布线,其可提供原始详细布线予该装置,该装置包含所有线、通孔、层及其它形态的建议位置。滤除处理504的第二热点滤除器512被应用在步骤510中。第二热点滤除器512定义第二热点规则,详细布细必须符合第二热点规则。在一些实施例中,第二热点滤除器512的最长时间小于第一热点滤除器508,并可针对布局而提供准确的热点分析。在一些实施例中,第二热点滤除器512依序地考虑每一条线、通孔、层或是其它布局形态,以检测出可能的热点。当第二热点滤除器512的热点规则被违反时,第二热点滤除器512将会传送给路由器,用以使用可选择的路线,以及(或是)重新对该装置重新布线。
布线处理502继续步骤514。步骤514为后详细布线,其将经过第二热点滤除器修改后的详细布线提供予装置。在提供整体布线及详细布线给第一及第二热点滤除器后,若大量的热点被检测并排除时,由于特殊的布局,可能造成部分热点仍存在。因此,滤除处理504的第三热点滤除器516被应用在步骤514。第三热点滤除器516定义后详细布线需符合的第三热点规则。在一些实施例中,第三热点滤除器516的最长时间小于第一及第二热点滤除器。就这一点而言,在一些实施例中,热点滤除器具有热点检测器,用以检测可能存在的热点。任何可能违反热点规则的布局,第三热点滤除器516将会对其重新布线。在一些实施例中,利用rip-up以及再布线技术,手动地重新布线。在其它实施例中,通过布线系统以及(或是)热点滤除器,重新布线可再次被执行。可能根据第三热点滤除器的热点规则以及(或是)令人信服的热点设计规则,重新布线。在重新布线之后,应可将该装置布局的热点应全部排除。没有热点的布局即为最终布局。
虽然上述的热点滤除器具有不同的热点规则,但在其它实施例中,亦可使用具有相同热点规则的热点滤除器。另外,根据设计布局、形态尺寸、处理技术、或是其它因素,可将特殊的热点滤除器应用在滤除处理的某一步骤中。许多的热点滤除器定义可能被储存在数据库中。在一些实施例中,布线处理可能不会被提供至热点滤除器。另外,在其它实施例中,布线处理502可能具有较多或较少的步骤。
图13为本发明的另一可能实施例,用以得到没有热点的最终布局。在一些实施例中,方法520可能与部分重新布线处理一样,其中重新布线处理与步骤500里的第三热点滤除器516有关。同样地,在一些实施例中,方法520与任何热点滤除器的部分修改处理一样。
在方法520中,首先定义出热点视窗(步骤522)。热点视窗为一个区域,用以围绕可能的热点或是围绕已检测到的热点。热点视窗的大小取决于热点的种类,在一些例子中,热点视窗具有足够的尺寸,以包含所有被热点影响的线、通孔、以及特性。步骤522可定义出热点视窗。然后,额外加入的热点规则可应用于热点视窗中(步骤524)。在一些实施例中,额外加入的热点规则相较于先前所应用的热点规则,更令人信服的。然后,根据额外加入的热点规则,对热点视窗中,被影响到的线、通孔以及其它特性进行rip-up以及重新布线(步骤526)。
rip-up以及重新布线需针对热点视窗内的热点进行处理,以免可能的热点发生在热点视窗外的区域中。就此点而言,在一些实施例中,额外加入的热点规则可预防来自移动、重新要求修改所产生的通孔,以避免热点问题。在其它实施例中,额外加入的热点规则将允许通孔被移动,但在不影响其它层、以及(或是)不需重新布线的情况下所作的通孔移动。在一些实施例中,热点规则将会在预测或是已检测的热点旁,定义重新布线阻隔(routingblockage)。布线阻隔的尺寸可被固定或是任意调整。布线阻隔的尺寸可依据热点的大小及(或)所在位置而决定。任何线或是特性必需围绕着被布线阻隔,而重新布线,以排除热点。在rip-up以及重新布线后,应可除任事先就已存在或是后来所检测到的热点。若在装置的不同区域检测到许多热点时,则将定义多个热点视窗,并对热点视窗内的线、通孔、以及特性进行rip-up以及重新布线,以排除热点。当所有的热点视窗已进行完rip-up以及重新布线后,则可产生最终布局(步骤528)。
图14及15为半导体芯片550的示意图。如图所示,部分550包含线552及554。通孔556连接线552及556。部分550亦具有线558,被设置在与线554的延伸方向垂直的位置。部分550亦具有线526,被设置在与线558的延伸方向垂直的位置。在本实施例中,线560平行线554,并与线554排列成一直线。如图15所示,线554、558、560的布线产生热点562。热点562为自束效应而产生的,但亦可为其它因素所产生的热点。请参考图14及15,热点视窗564被定义成围绕热点562。在一些实施例中,根据上述的方法520,rip-up并重新布线热点视窗564内的线554、558、560。
图16及17为半导体芯片570的示意图。第17图显示根据上述方法而重新布线的部分半导体芯片570。如图16所示,部分半导体芯片570具有线572及574。通孔连接线574与另一条线(未显示)。如图所示,线572及574的布线将产生热点578。热点578可能表示任型式的热点。热点阻隔580会被定义成围绕热点578。在一些实施例中,如图17所示,根据方法520便可rip-up并重新布线572,以脱离热点阻隔580。
请参考图18,其说明的节点(node)600,以执行上述方法的实施例。节点600具有微处理器602、输入装置604、储存装置606、影像控制器608、系统存储器610、显示器614、以及传送装置616。该等装置利用一个或多个汇流排612而连接。储存装置606可为软盘驱动、硬盘、CR-ROM、光学驱动、或是其它格式的储存装置。另外,储存装置606具有能力以接收磁盘、CR-ROM、DVD-ROM、或是其它计算机可读取媒体,其中计算机可读取介质可控制计算机的执行操作。另外,传送装置616可为数据机、网卡、或是其它可将节点616的数据传送至另一节点的装置。任一节点可表示计算机系统的多个连接(计算机内部的连接或因特网),计算机系统可为个人计算机、大型计算机、PDA、以及移动电话。
计算机系统一般不但具有至少一个硬件,用以执行机器可读取操作,而还具有软件,用以执行以得到所需的结果。另外,计算机系统不但具有软件与硬件结合,而且还具有计算机系统。
硬件一般具有至少一个处理器平台以及掌上型处理装置。举例而言,处理器平台可为客户装置(即为个人计算机或是伺服器)。而掌上型处理装置可为智能型手机(smart phone)、个人数码助理(personal digital assistants;PDA)、或是个人计算装置(personal computing devices;PCD)。另外,硬件可能具有任何其它物理装置,用以储存可读的操作,例如存储器或是其它数据储存装置。硬件的其它格式包含硬件系统。举例而言,硬件系统包括转换装置,如数据卡、接口(port)、接口卡(port card)。
软件包含任何可储存在存储媒体中的机械码。举例而言,存储媒体包含RAM、ROM以其它装置(磁盘、快闪存储器或是CD-ROM)。举例而言,软件可能具有来源或是目的码。软件包含任何在客户装置或是服务器上所执行的操作指令。
通过上述的实施例,结合软件与硬件便可增加功能及效能。有一个例子便是直接地将软件功能写在硅晶片中。软件与硬件可结合在计算机系统中,并且通过上述的公开,便可想象出软件与硬件结合后,所可能产生的结构及方法。
计算机可读取媒体不但包含被动的数据储存,如随机存取存储器(randomaccess memory;RAM),而且还具有半固定储存,如只读型光盘存储器(compactdisk read only memory;CD-ROM)。另外,上述的实施例,也可应用以计算机的RAM中,用以将标准计算机转换成特殊计算器。
数据结构可定义系统数据,并可被上述的实施例所据以实施。举例而言,数据结构可能提供系统数据或是系统执行码。数据信号可被传送至传送机制,并可储存及传送许多数据结构,因此,可用在传送上述实施例。
该系统可能被设计成能在任何特殊的结构中运作。举例而言,该系统可运作在单一计算机中、局域网、主从架构网(client-server network)、广域网(wide area network)、因特网(internet)、掌上型以及其它便携式及无线装置及网络。
数据库可为任何标准或是软件(如Oracle、Microsoft Access、SyBase、或是Dbase II)本身的数据库。该数据可能具有范围、记录、数据及其它数据库元件。通过数据库特殊软件,可使其它数据库元件彼此结合在一起。绘图为结合数据与另一数据间的过程。举例而言,在特性文件中的数据位置可被绘制成第二表格中的文件。数据库的物理位置并不受限制,并且数据库可被分开。举例而言,数据库可能在离伺服器较远的位置,并且在分部平台上被执行,另外,可通过因特网得到数据库。也可利用多个数据库。
虽然本发明已以较佳实施例公开如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的变化与修改,因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (11)

1.一种方法,包括:
提供电路设计;
提供第一热点滤除器,该第一热点滤除器具有第一热点规则;
将该第一热点滤除器应用在该电路设计的整体布线,以产生详细布线;
提供第二热点滤除器,该第二热点滤除器具有第二热点规则,该第二热点滤除器的最长时间小于该第一热点滤除器的最长时间;
将该第二热点滤除器应用在该详细布线,以产生后详细布线;以及
对该后详细布线执行rip-up以及重新布线,以产生布局。
2.如权利要求1所述的方法,其中对该后详细布线执行rip-up以及重新布线的步骤,包括:
提供第三热点滤除器,该第三热点滤除器具有第三热点规则,该第三热点滤除器的最长时间小于该第二热点滤除器的最长时间;
预测该后详细布线的热点位置;
定义热点视窗,该热点视窗包围每一预设到热点;以及
将该第三热点滤除器应用在每一热点视窗,用以产生该布局,其中将该第三热点滤除器应用在每一热点视窗的步骤包括对每一热点视窗内的线进行rip-up及布线。
3.如权利要求2所述的方法,其中对每一热点视窗内的线进行rip-up及布线的步骤限制任何通孔重新布线。
4.如权利要求1所述的方法,其中对每一热点视窗内的线进行rip-up及布线的步骤完全地禁止对任何通孔重新布线。
5.如权利要求1所述的方法,还包括:
预测在后详细布线内的热点的位置;
定义一阻隔,该阻隔围绕每一预测的热点;以及
对通过该阻隔的任线进行rip-up及重新布线。
6.如权利要求1项所述的方法,其中该第一、第二及第三热点滤除器均具有多个热点规则。
7.一种方法,由电路设计中,得到布局,包括:
将第一热点规则组合应用在整体布线,以产生详细布线;
将第二热点规则组合应用在该详细布线,以产生后详细布线;以及
将第三热点规则组合应用在该后详细布线,以产生该布局。
8.如权利要求7所述的方法,其中该第二热点规则组合的最长时间小于该第一热点规则组合,并且该第三热点规则组合的最长时间小于该第二热点规则组合。
9.如权利要求8所述的方法,其中将该第三热点规则组合应用在该后详细布线的步骤包括:
比较该第三热点规则组合与该后详细布线的参数;以及
修改该后详细布线以得到该布局,其中该布局并未违反该第三热点规则组合。
10.如权利要求9所述的方法,其中修改该后详细布线的步骤包含rip-up及重新布线。
11.如权利要求10所述的方法,其中该第三热点规则组合包括,定义热点视窗,该热点视窗围绕任何被检测到的热点,并且rip-up及重新布线针对热点视窗内的热点而执行。
CN2007101025434A 2007-03-21 2007-05-14 检测并校正半导体装置的方法 Expired - Fee Related CN101308517B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/689,197 2007-03-21
US11/689,197 US7725861B2 (en) 2006-05-15 2007-03-21 Method, apparatus, and system for LPC hot spot fix

Publications (2)

Publication Number Publication Date
CN101308517A true CN101308517A (zh) 2008-11-19
CN101308517B CN101308517B (zh) 2010-12-08

Family

ID=40124971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101025434A Expired - Fee Related CN101308517B (zh) 2007-03-21 2007-05-14 检测并校正半导体装置的方法

Country Status (1)

Country Link
CN (1) CN101308517B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054082A (zh) * 2009-10-30 2011-05-11 新思科技有限公司 后绕线布局的光刻热点的更正方法及装置
US8732629B2 (en) 2009-10-30 2014-05-20 Synopsys, Inc. Method and system for lithography hotspot correction of a post-route layout
CN102054074B (zh) * 2009-10-30 2015-06-24 新思科技有限公司 后绕线布局的光刻热点的更正方法及系统
TWI502286B (zh) * 2012-02-09 2015-10-01 Asml Netherlands Bv 用於進階微影術之可察知透鏡升溫的源光罩最佳化
CN105095561A (zh) * 2014-05-23 2015-11-25 格罗方德半导体公司 掩膜感知布线及所产生的设备
CN105718623A (zh) * 2014-12-18 2016-06-29 三星电子株式会社 产生半导体电路布局的方法和系统
CN106158679A (zh) * 2015-01-28 2016-11-23 英属开曼群岛商达盟系统有限公司 结合晶圆实体测量与数位模拟以改善半导体元件制程方法
CN110073176A (zh) * 2019-03-15 2019-07-30 深圳市汇顶科技股份有限公司 校正电路以及相关信号处理电路及芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658198B (zh) * 2004-02-16 2011-06-01 和硕联合科技股份有限公司 检查电路布局的方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8732629B2 (en) 2009-10-30 2014-05-20 Synopsys, Inc. Method and system for lithography hotspot correction of a post-route layout
CN102054082B (zh) * 2009-10-30 2015-06-03 新思科技有限公司 后绕线布局的光刻热点的更正方法及装置
CN102054074B (zh) * 2009-10-30 2015-06-24 新思科技有限公司 后绕线布局的光刻热点的更正方法及系统
CN102054082A (zh) * 2009-10-30 2011-05-11 新思科技有限公司 后绕线布局的光刻热点的更正方法及装置
US9940427B2 (en) 2012-02-09 2018-04-10 Asml Netherlands B.V. Lens heating aware source mask optimization for advanced lithography
TWI502286B (zh) * 2012-02-09 2015-10-01 Asml Netherlands Bv 用於進階微影術之可察知透鏡升溫的源光罩最佳化
CN105095561B (zh) * 2014-05-23 2018-07-31 格罗方德半导体公司 掩膜感知布线及所产生的设备
CN105095561A (zh) * 2014-05-23 2015-11-25 格罗方德半导体公司 掩膜感知布线及所产生的设备
CN105718623A (zh) * 2014-12-18 2016-06-29 三星电子株式会社 产生半导体电路布局的方法和系统
CN105718623B (zh) * 2014-12-18 2021-06-08 三星电子株式会社 产生半导体电路布局的方法和系统
CN106158679A (zh) * 2015-01-28 2016-11-23 英属开曼群岛商达盟系统有限公司 结合晶圆实体测量与数位模拟以改善半导体元件制程方法
CN106158679B (zh) * 2015-01-28 2020-02-21 应用材料公司 结合晶圆实体测量与数位模拟以改善半导体元件制程方法
US11120182B2 (en) 2015-01-28 2021-09-14 Applied Materials, Inc. Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
CN110073176A (zh) * 2019-03-15 2019-07-30 深圳市汇顶科技股份有限公司 校正电路以及相关信号处理电路及芯片
CN110073176B (zh) * 2019-03-15 2020-11-27 深圳市汇顶科技股份有限公司 校正电路以及相关信号处理电路及芯片

Also Published As

Publication number Publication date
CN101308517B (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
US7725861B2 (en) Method, apparatus, and system for LPC hot spot fix
US7805692B2 (en) Method for local hot spot fixing
US10418354B2 (en) Integrated circuit and computer-implemented method of manufacturing the same
CN101308517A (zh) 检测并校正半导体装置的方法
US8769464B2 (en) Metal density aware signal routing
US20170308639A1 (en) Method for analyzing ir drop and electromigration of ic
JP4154384B2 (ja) 半導体装置の設計方法
TW201730799A (zh) 用於修改界定電路組件之標準單元布局之電腦實施系統及方法
US10242147B2 (en) Multilevel via placement with improved yield in dual damascene interconnection
US10424518B2 (en) Integrated circuit designing system and a method of manufacturing an integrated circuit
US8595667B1 (en) Via placement and electronic circuit design processing method and electronic circuit design utilizing same
US8234594B2 (en) Redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same
TWI718245B (zh) 積體電路、製造其的電腦實施方法以及定義其的標準元件
US12353811B2 (en) Out-of-context timing constraints modification for interior pins
US8650529B2 (en) System and method for integrated circuit layout editing with asymmetric zoom views
US9892226B2 (en) Methods for providing macro placement of IC
US9940422B2 (en) Methods for reducing congestion region in layout area of IC
US7886240B2 (en) Modifying layout of IC based on function of interconnect and related circuit and design structure
JP2010016164A (ja) 半導体集積回路の設計方法、製造方法、回路設計プログラム、及び半導体集積回路
US20240105633A1 (en) Wafer-scale chip structure and method and system for designing the structure
US7984394B2 (en) Design structure for a redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same
US8832624B1 (en) Multi-layer process-induced damage tracking and remediation
US20230238280A1 (en) Adaptive fill techniques for avoiding electromigration
US11830778B2 (en) Back-side wafer modification
JP3277077B2 (ja) 集積回路の配線方法及びその装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

CF01 Termination of patent right due to non-payment of annual fee