CN110010719B - 掺杂方法 - Google Patents
掺杂方法 Download PDFInfo
- Publication number
- CN110010719B CN110010719B CN201810011757.9A CN201810011757A CN110010719B CN 110010719 B CN110010719 B CN 110010719B CN 201810011757 A CN201810011757 A CN 201810011757A CN 110010719 B CN110010719 B CN 110010719B
- Authority
- CN
- China
- Prior art keywords
- mask
- conductivity type
- region
- doped layer
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 20
- 238000002513 implantation Methods 0.000 claims abstract description 18
- 230000007935 neutral effect Effects 0.000 claims abstract description 15
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910002804 graphite Inorganic materials 0.000 claims description 5
- 239000010439 graphite Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
本发明公开了一种掺杂方法，包括：在一第一导电类型衬底上形成一第二导电类型预掺杂层；在该第二导电类型预掺杂层上设置一第一掩膜；对该第一开放区域进行第一导电类型离子注入以中和该第一开放区域的第二导电类型掺杂；在该第二导电类型预掺杂层上设置一第二掩膜；对该第二开放区域进行第一导电类型离子注入以形成第一导电类型掺杂区，去除该第二掩膜，其中未经注入的第二导电类型预掺杂层为第二导电类型掺杂区，该第一导电类型掺杂区和第二导电类型掺杂区被中性区隔离开。在对IBC电池的背面进行掺杂时，引入了非晶硅或多晶硅，通过在非晶硅或多晶硅中的反型注入，来形成P区和N区之间的隔离。
Description
技术领域
本发明涉及一种掺杂方法，特别是涉及一种背接触电池的掺杂方法。
背景技术
IBC(interdigitated back contact)太阳能电池是最早研究的背结电池，最初主要用于聚光系统中，SUNPOWER公司制作的IBC太阳能电池的最高转换效率可达24％，然后由于其采用了光刻工艺，由于光刻所带来的复杂操作使得其成本难以下降，给民用或者普通场合的商业化应用造成困难。为了降低成本，也有利用掩模板来形成交叉排列的P区和N区，但是在制作过程中必须用到多张掩模板，不仅增加了制作成本，由于光刻技术需要精确校准因此还产生了采用不同掩模板需要校准的问题，为制作过程带来了不少难度。再者，如果采用光刻胶作为掩膜，那么形成掩膜和去除的掩膜的步骤也比较繁多。另外，在现有的产线中，通过两次热扩散来形成P区和N区。为了隔离开P区和N区，通常需要掩模刻蚀步骤，增加了工艺的复杂性同时也降低了电池生产的良率。新开发的多晶硅钝化电极技术由于其避免了金属半导体接触处的少子复合，极大的提高了晶硅电池的开压。这项新的技术也被用于IBC电池结构中，但是同样的P掺杂的多晶硅和N掺杂的多晶硅接触的区域会造成载流子的严重复合，进而降低电池效率。为了隔离P型多晶硅和N型多晶硅，同样需要刻蚀步骤，使得IBC电池生产工艺变得复杂。
发明内容
本发明要解决的技术问题是为了克服现有技术形成IBC电池背面的掺杂时采用热扩散工艺需要用到传统掩膜、工艺复杂、P区和N区难以隔离的缺陷，提供一种可以确保P区和N区完全隔离的掺杂方法。
本发明是通过下述技术方案来解决上述技术问题的：
一种掺杂方法，其特点在于，包括以下步骤：
S1：在一第一导电类型衬底上形成一第二导电类型预掺杂层；
S2：在该第二导电类型预掺杂层上设置一第一掩膜，该第二导电类型预掺杂层上未被该第一掩膜遮挡的区域为第一开放区域；
S3：对该第一开放区域进行第一导电类型离子注入以中和该第一开放区域的第二导电类型掺杂，使得该第一开放区域呈中性状态，之后使该第一导电类型衬底离开该第一掩膜的作用区域；
S4：在该第二导电类型预掺杂层上设置一第二掩膜，该第二导电类型预掺杂层上未被该第二掩膜遮挡的区域为第二开放区域，其中该第二开放区域与该第一开放区域重叠，该第二开放区域小于该第一开放区域；
S5：对该第二开放区域进行第一导电类型离子注入以使得该第二开放区域形成第一导电类型掺杂区，之后使该第一导电类型衬底离开该第二掩膜的作用区域，其中未经注入的第二导电类型预掺杂层为第二导电类型掺杂区，只经历一次第一导电类型离子注入的第一开放区域为中性区，该第一导电类型掺杂区和第二导电类型掺杂区被中性区隔离开，其中可以是移动衬底使其不再被掩膜所阻挡，也可以是移除掩膜使衬底不再被掩膜遮挡。
优选地，该第二导电类型预掺杂层为掺杂有第二导电类型掺杂元素的非晶硅或多晶硅。
优选地，该第二导电类型预掺杂层通过以下步骤形成：在该第一导电类型衬底上生长非晶硅或多晶硅，并原位掺杂第二导电类型掺杂元素。
优选地，该第二导电类型预掺杂层通过以下步骤形成：在该第一导电类型衬底上生长非晶硅或多晶硅，通过第二导电类型掺杂元素的离子注入在该非晶硅或多晶硅中形成第二导电类型掺杂，或者，
在该第一导电类型衬底上生长非晶硅或多晶硅，通过热扩散形成第二导电类型掺杂。
优选地，该中性区的宽度为0.1μm-500μm，该第一导电类型掺杂区宽度10μm-3000μm，该第二导电类型掺杂区宽度10μm-3000μm。
优选地，该第二导电类型预掺杂层的厚度5nm-500nm。
优选地，第二导电类型预掺杂层为硼注入的非晶硅和多晶硅，注入剂量为5e14-5e15/cm2，注入能量为0.1keV-10keV，
或者，中性区磷注入剂量(第一次注入在第二导电类型预掺杂层中磷的注入剂量)为5e14-5e15/cm2，注入能量为0.1keV-10keV，
或者，第一导电类型掺杂区为磷注入的非晶硅和多晶硅，注入剂量(第二次离子注入的剂量)为1e15-1e16/cm2，注入能量为0.1keV-10keV。
优选地，该第一掩膜为具有若干第一狭缝的石墨、陶瓷、氧化硅、氧化铝、碳化硅或硅片，
该第二掩膜为具有若干第二狭缝的石墨、陶瓷、氧化硅、氧化铝、碳化硅或硅片，
该第一狭缝和该第二狭缝一一对应，且狭缝方向一致。
优选地，该第一狭缝的宽度为50μm-1000μm，相邻第一狭缝之间的间距为1mm-5mm，
或者，该第二狭缝的宽度为50μm-1000μm，相邻第二狭缝之间的间距为1mm-5mm。
优选地，该第一掩模到该第一导电类型衬底的距离为1mm-20mm，
或者，该第二掩模到该第一导电类型衬底的距离为1mm-20mm。
优选地，该第一掩膜和该第二掩膜位于同一离子注入设备中，该第一掩膜和该第二掩膜之间的对准误差为1μm-50μm，该校准误差为第一狭缝的中心线与相应的第二狭缝的中心线的垂直距离。
优选地，该第一掩膜和该第二掩膜为同一掩膜板的不同区域，其中第一狭缝的中心线与相应的第二狭缝的中心线的垂直距离小于等于50μm。
在形成该第一导电类型掺杂区、第二导电类型掺杂区和该中性区之后，对该结构进行退火处理，退火温度为600℃-1000℃，时间为1分钟-90分钟。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明所用试剂和原料均市售可得。
本发明的积极进步效果在于：
在对IBC电池的背面进行掺杂时，引入了非晶硅或多晶硅，通过将尺寸合适的掩膜置于束流和衬底之间，来阻挡部分区域的离子注入。并且，通过在非晶硅或多晶硅中的反型注入，来形成P区和N区之间的隔离。本发明工艺简单易行，P区和N区隔离的工艺也大大简化了IBC电池的生产流程，降低成本及提高了良率。
附图说明
图1为本发明实施例1形成第二导电类型预掺杂层的示意图。
图2为本发明实施例1形成第一掩膜的示意图。
图3为本发明实施例1第一次离子注入的示意图。
图4为本发明实施例1完成第一次离子注入后移出第一掩膜所得结构的示意图。
图5为本发明实施例1形成第二掩膜的示意图。
图6为本发明实施例1第二次离子注入的示意图。
图7为本发明实施例1完成第二次离子注入后移出第二掩膜所得的掺杂结构的示意图。
图8为本发明实施例3的第一掩膜和第二掩膜的设置示意图。
图9为本发明实施例4的第一掩膜和第二掩膜的设置示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。下列实施例中未注明具体条件的实验方法，按照常规方法和条件，或按照商品说明书选择。
实施例1
该掺杂方法，包括以下步骤：
参考图1，在一第一导电类型衬底100上形成一第二导电类型预掺杂层101，该第二导电类型预掺杂层通过以下步骤形成：在该第一导电类型衬底上生长厚度为300nm的多晶硅，并原位掺杂第二导电类型掺杂元素。
参考图2，在该第二导电类型预掺杂层101上设置一第一掩膜2，该第二导电类型预掺杂层上未被该第一掩膜覆盖的区域为第一开放区域A1(宽度200μm)。
参考图3和图4，对该第一开放区域A1进行第一导电类型离子注入以中和该第一开放区域的第二导电类型掺杂，注入剂量1e15/cm2，注入能量5keV，使得该第一开放区域呈中性状态，与第一开放区域对应的多晶硅以102标记，被第一掩膜2遮挡的部分仍然以101标记，移除该第一掩膜2或者硅片移出第一掩膜2遮挡的区域，得到如图4所示的结构。
参考图5，在该第二导电类型预掺杂层101上设置一第二掩膜3，该第二导电类型预掺杂层上未被该第二掩膜覆盖的区域为第二开放区域A2(宽度150μm)，其中该第二开放区域与该第一开放区域重叠，该第二开放区域小于该第一开放区域。
参考图6和图7，对该第二开放区域进行第一导电类型离子注入以使得该第二开放区域形成第一导电类型掺杂区103，注入剂量5e15/cm2，注入能量5keV，移除该第二掩膜3或者硅片移出第二掩膜遮挡的区域，其中未经注入的第二导电类型预掺杂层为第二导电类型掺杂区，依然以101表示，该第一导电类型掺杂区和第二导电类型掺杂区被中性区隔离开，中性区即仅经历过一次注入的多晶硅，仍以102表示。
其中，第二导电类型掺杂元素为硼，第一导电类型掺杂元素为磷，第一掩膜和第二掩膜均由石墨制程，离子注入时，第一掩膜和第二掩膜距离第一导电类型衬底的距离为10mm。
实施例2
实施例2的基本原理与实施例1一致，不同之处在于：该第二导电类型预掺杂层为在非晶硅中注入第二导电类型掺杂元素。在完成两次注入得到如图7所示的结构之后，进行退火处理，退火温度800℃，时间30分钟，非晶硅转变成多晶硅。
其余未提及之处参照实施例1。
实施例3
参考图8，实施例3的基本原理与实施例1一致，具体来说第一掩膜2和第二掩膜3位于同一离子注入设备中，第一掩膜2上设置有若干第一狭缝21，第二掩膜3上设置有若干第二狭缝31(图中为了简洁，仅示出3条狭缝)，每条第一狭缝21和每条第二狭缝31一一对应，第一掩膜和第二掩膜之间的对准误差为10μm。即，第一狭缝21的中心线211与第二狭缝31的中心线311的垂直距离(在箭头Ar方向上的距离)为10μm。
实施例4
参考图9，实施例4的基本原理与实施例3一致，不同之处在于第一掩膜和第二掩膜为同一块掩膜板的不同区域，即本实施例中起阻挡作用的为同一块掩膜板，但是该掩膜板上的不同区域设置有第一狭缝和第二狭缝，分别作为第一掩膜和第二掩膜(以虚线框出，仍然以附图标记2和3表示)。这样的设置方式，使得第一掩膜2和第二掩膜3的校准难度降低，只要在加工狭缝的过程中保证加工精度，就能够免去两个掩膜的校准步骤。这样只要使得衬底一次移动经过掩膜板，就可以完成第一导电类型掺杂区、第二导电类型掺杂区和中性区的制作，并且也不存在第一掩膜和第二掩膜位置校准的问题。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (12)
1.一种掺杂方法，其特征在于，包括以下步骤：
S1：在一第一导电类型衬底上形成一第二导电类型预掺杂层；
S2：在该第二导电类型预掺杂层上设置一第一掩膜，该第二导电类型预掺杂层上未被该第一掩膜遮挡的区域为第一开放区域；
S3：对该第一开放区域进行第一导电类型离子注入以中和该第一开放区域的第二导电类型掺杂，使得该第一开放区域呈中性状态，之后使该第一导电类型衬底离开该第一掩膜的作用区域；
S4：在该第二导电类型预掺杂层上设置一第二掩膜，该第二导电类型预掺杂层上未被该第二掩膜遮挡的区域为第二开放区域，其中该第二开放区域与该第一开放区域重叠，该第二开放区域小于该第一开放区域；
S5：对该第二开放区域进行第一导电类型离子注入以使得该第二开放区域形成第一导电类型掺杂区，之后使该第一导电类型衬底离开该第二掩膜的作用区域，其中未经注入的第二导电类型预掺杂层为第二导电类型掺杂区，只经历一次第一导电类型离子注入的第一开放区域为中性区，该第一导电类型掺杂区和第二导电类型掺杂区被中性区隔离开。
2.如权利要求1所述的掺杂方法，其特征在于，该第二导电类型预掺杂层为掺杂有第二导电类型掺杂元素的非晶硅或多晶硅。
3.如权利要求1所述的掺杂方法，其特征在于，该第二导电类型预掺杂层通过以下步骤形成：在该第一导电类型衬底上生长非晶硅或多晶硅，并原位掺杂第二导电类型掺杂元素。
4.如权利要求1所述的掺杂方法，其特征在于，该第二导电类型预掺杂层通过以下步骤形成：在该第一导电类型衬底上生长非晶硅或多晶硅，通过第二导电类型掺杂元素的离子注入在该非晶硅或多晶硅中形成第二导电类型掺杂，或者，
在该第一导电类型衬底上生长非晶硅或多晶硅，通过热扩散形成第二导电类型掺杂。
5.如权利要求1-4中任意一项所述的掺杂方法，其特征在于，该中性区的宽度为0.1μm-500μm，该第一导电类型掺杂区宽度10μm-3000μm，该第二导电类型掺杂区宽度10μm-3000μm。
6.如权利要求1-4中任意一项所述的掺杂方法，其特征在于，该第二导电类型预掺杂层的厚度5nm-500nm。
7.如权利要求1-4中任意一项所述的掺杂方法，其特征在于，第二导电类型预掺杂层为硼注入的非晶硅或多晶硅，注入剂量为5e14-5e15/cm2，注入能量为0.1keV-10keV，
或者，中性区的磷注入剂量为5e14-5e15/cm2，注入能量为0.1keV-10keV，
或者，第一导电类型掺杂区为磷注入的非晶硅或多晶硅，注入剂量为1e15-1e16/cm2，注入能量为0.1keV-10keV。
8.如权利要求1-4中任意一项所述的掺杂方法，其特征在于，该第一掩膜为具有若干第一狭缝的石墨、陶瓷、氧化硅、氧化铝、碳化硅或硅片，
该第二掩膜为具有若干第二狭缝的石墨、陶瓷、氧化硅、氧化铝、碳化硅或硅片，
该第一狭缝和该第二狭缝一一对应，且狭缝方向一致。
9.如权利要求8所述的掺杂方法，其特征在于，该第一狭缝的宽度为50μm-1000μm，相邻第一狭缝之间的间距为1mm-5mm，
或者，该第二狭缝的宽度为50μm-1000μm，相邻第二狭缝之间的间距为1mm-5mm。
10.如权利要求9所述的掺杂方法，其特征在于，该第一掩膜 到该第一导电类型衬底的距离为1mm-20mm，
或者，该第二掩膜 到该第一导电类型衬底的距离为1mm-20mm。
11.如权利要求8所述的掺杂方法，其特征在于，该第一掩膜和该第二掩膜位于同一离子注入设备中，该第一掩膜和该第二掩膜之间的对准误差为1μm-50μm，该对准误差为第一狭缝的中心线与相应的第二狭缝的中心线的垂直距离。
12.如权利要求8所述的掺杂方法，其特征在于，该第一掩膜和该第二掩膜为同一掩膜板的不同区域，其中第一狭缝的中心线与相应的第二狭缝的中心线的垂直距离小于等于50μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810011757.9A CN110010719B (zh) | 2018-01-05 | 2018-01-05 | 掺杂方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810011757.9A CN110010719B (zh) | 2018-01-05 | 2018-01-05 | 掺杂方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010719A CN110010719A (zh) | 2019-07-12 |
| CN110010719B true CN110010719B (zh) | 2021-02-19 |
Family
ID=67164580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810011757.9A Active CN110010719B (zh) | 2018-01-05 | 2018-01-05 | 掺杂方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010719B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117637892B (zh) * | 2024-01-26 | 2024-04-30 | 隆基绿能科技股份有限公司 | 一种背接触太阳能电池和光伏组件 |
| CN118198155B (zh) * | 2024-05-14 | 2024-10-29 | 金阳(泉州)新能源科技有限公司 | 具有多晶硅高阻区的联合钝化背接触电池及其制备和应用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103975450A (zh) * | 2011-10-11 | 2014-08-06 | 瓦里安半导体设备公司 | 在太阳能电池中产生二维图式掺杂的方法 |
| CN105659395A (zh) * | 2013-12-09 | 2016-06-08 | 太阳能公司 | 使用离子注入制造太阳能电池发射极区 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080295882A1 (en) * | 2007-05-31 | 2008-12-04 | Thinsilicon Corporation | Photovoltaic device and method of manufacturing photovoltaic devices |
-
2018
- 2018-01-05 CN CN201810011757.9A patent/CN110010719B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103975450A (zh) * | 2011-10-11 | 2014-08-06 | 瓦里安半导体设备公司 | 在太阳能电池中产生二维图式掺杂的方法 |
| CN105659395A (zh) * | 2013-12-09 | 2016-06-08 | 太阳能公司 | 使用离子注入制造太阳能电池发射极区 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010719A (zh) | 2019-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102870225B (zh) | 背接触太阳能电池的制造方法 | |
| US8492253B2 (en) | Method of forming contacts for a back-contact solar cell | |
| US8802486B2 (en) | Method of forming emitters for a back-contact solar cell | |
| CN102959738B (zh) | 制造太阳能电池的发射极区域的方法 | |
| CN102760791B (zh) | 形成掺杂区的方法、太阳能电池及其制造方法 | |
| TWI594448B (zh) | 用於形成太陽能電池之空間定位擴散區的摻質之離子佈植 | |
| JP2017525126A (ja) | イオン注入を使用した太陽電池のエミッタ領域の製造 | |
| CN112736163A (zh) | 一种多晶硅薄膜钝化背极插指型太阳能电池的制备方法 | |
| CN107534070B (zh) | 使用基板级离子注入制造太阳能电池发射极区 | |
| CN110010719B (zh) | 掺杂方法 | |
| CN105190863A (zh) | 具有交替的n掺杂区域和p掺杂区域的单片硅晶圆 | |
| KR102547806B1 (ko) | 후면접합 실리콘 태양전지 제조방법 | |
| CN109786507A (zh) | 一种太阳能电池的选择性电极结构制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 201203 No. 1, Building No. 2007, Newton Road, Zhangjiang High-tech Park, Pudong New Area, Shanghai Patentee after: KINGSTONE SEMICONDUCTOR Co.,Ltd. Country or region after: China Address before: Unit 1, building 7, 200 Newton Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203 Patentee before: KINGSTONE SEMICONDUCTOR Co.,Ltd. Country or region before: China |