CN109856879A - 像素结构及其制作方法和显示面板 - Google Patents
像素结构及其制作方法和显示面板 Download PDFInfo
- Publication number
- CN109856879A CN109856879A CN201910280423.6A CN201910280423A CN109856879A CN 109856879 A CN109856879 A CN 109856879A CN 201910280423 A CN201910280423 A CN 201910280423A CN 109856879 A CN109856879 A CN 109856879A
- Authority
- CN
- China
- Prior art keywords
- depth
- pixel electrode
- area
- recessed portion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 230000000994 depressogenic effect Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 230000003447 ipsilateral effect Effects 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 230000005684 electric field Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- RGOVYLWUIBMPGK-UHFFFAOYSA-N nonivamide Chemical compound CCCCCCCCC(=O)NCC1=CC=C(O)C(OC)=C1 RGOVYLWUIBMPGK-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
本申请提供一种像素结构及其制作方法以及显示面板。所述像素结构包括：基底、设置在基底上的钝化层、设置在基底和钝化层之间的薄膜晶体管的漏极、以及设置在钝化层的远离基底的一侧的像素电极。其中，像素电极为连续不间断的面状电极。像素电极包括第一凹陷部、多个第二凹陷部和多个第三凹陷部。第一凹陷部贯穿钝化层并与薄膜晶体管的漏极相接触以形成电连接。多个第二凹陷部和多个第三凹陷部位于第一凹陷部的一侧或者分别位于第一凹陷部的相对两侧；第一凹陷部的深度大于第二凹陷部的深度和第三凹陷部的深度，且第二凹陷部的深度与第三凹陷部的深度不同。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种像素结构、一种像素结构的制作方法和一种显示面板。
背景技术
主动式薄膜晶体管液晶显示器(Thin Film Transistor-LCD，TFT-LCD)近年来得到了飞速的发展和广泛的应用。就目前主流市场上的TFT-LCD显示面板而言，可分为三种类型，分别是：扭曲向列(Twisted Nematic，TN)或超扭曲向列(Super Twisted Nematic，STN)型、平面转换(In-PlaneSwitching，IPS)型和垂直配向(Vertical Alignment，VA)型。其中VA型液晶显示器相对其他类型的液晶显示器具有极高的对比度，一般可达到4000-8000，在大尺寸显示如电视等方面具有非常广的应用。
VA型液晶显示面板之所以具有极高的对比度是因为在不加电的暗态时，液晶分子垂直于基板表面排列，不产生任何相位差，漏光极低。为了使VA型液晶显示面板中的液晶分子能够垂直于基板表面排列，需要对液晶分子进行垂直配向处理。聚合物稳定垂直配向(polymer-stabilized verticalalignment，PSVA)广视角技术就是对液晶层进行配向的一种方式，其具有较快的响应时间及较高的对比度。
一般PSVA型液晶显示面板是在阵列基板上涂布一层保护沟道的钝化层，然后将沉积在钝化层表面的像素电极做图案化(pattern)处理，其产生的倾斜电场可以诱导不同区域中的液晶分子倒向不同的方向。但是由于ITO(Indium Tin Oxide，铟锡氧化物)像素电极图案被处理成具有像素电极分支及狭缝的结构，导致分支处和狭缝处与彩膜(CF，ColorFilter)基板侧ITO公共电极之间电场不同，易造成亮度分布不均匀、穿透率损失等现象。
发明内容
本申请提供一种有助于提升光穿透率和均一性以及提升可视角度的像素结构、像素结构的制作方法和显示面板。
具体地，本申请实施例提供的一种像素结构，包括：基底；钝化层，设置在所述基底上；薄膜晶体管的漏极，设置在所述基底和所述钝化层之间；以及像素电极，设置在所述钝化层的远离所述基底的一侧，且所述像素电极为连续不间断的面状电极。其中，所述像素电极包括第一凹陷部、多个第二凹陷部和多个第三凹陷部，所述第一凹陷部贯穿所述钝化层并与所述薄膜晶体管的所述漏极相接触以形成电连接，所述多个第二凹陷部和所述多个第三凹陷部位于所述第一凹陷部的一侧或分别位于所述第一凹陷部的相对两侧；所述第一凹陷部具有第一深度，所述多个第二凹陷部具有相同的第二深度，所述多个第三凹陷部具有相同的第三深度，所述第一深度大于所述第二深度和所述第三深度，且所述第二深度与所述第三深度不同。
在本申请一实施例中，所述像素电极包括主像素电极区和次像素电极区，所述多个第二凹陷部位于所述主像素电极区且具有多个不同的取向方向，所述多个第三凹陷部位于所述次像素电极区且具有多个不同的取向方向，且所述第二深度小于所述第三深度。
在本申请一实施例中，所述多个第二凹陷部具有四个不同的取向方向，所述多个第三凹陷部具有四个不同的取向方向，且所述主像素电极区的面积小于所述次像素电极区的面积。
此外，本申请实施例还提供的一种显示面板，包括：相对设置的第一基板和第二基板；位于所述第一基板和所述第二基板之间的显示介质层。所述第一基板包括若干像素结构，每个所述像素结构包括：基底；钝化层，设置在所述基底上；薄膜晶体管的漏极，设置在所述基底和所述钝化层之间；像素电极，设置在所述钝化层的远离所述基底的一侧，且所述像素电极为连续不间断的面状电极。其中，所述像素电极包括第一凹陷部、多个第二凹陷部和多个第三凹陷部，所述第一凹陷部与所述薄膜晶体管的所述漏极相接触并形成电连接，所述多个第二凹陷部和所述多个第三凹陷部分别位于所述第一凹陷部的两侧；所述第一凹陷部具有第一深度，所述多个第二凹陷部具有相同的第二深度，所述多个第三凹陷部具有相同的第三深度，所述第一深度大于所述第二深度和所述第三深度，且所述第二深度与所述第三深度不同。
在本申请一实施例中，所述显示面板的所述像素电极包括主像素电极区和次像素电极区，所述多个第二凹陷部位于所述主像素电极区且具有多个不同的取向方向，所述多个第三凹陷部位于所述次像素电极区且具有多个不同的取向方向，且所述第二深度小于所述第三深度。
在本申请一实施例中，所述显示面板的所述多个第二凹陷部具有四个不同的取向方向，所述多个第三凹陷部具有四个不同的取向方向，且所述主像素电极区的面积小于所述次像素电极区的面积。
另外，本申请实施例又提供的一种像素结构的制作方法，包括：提供基底，其中所述基底上依序形成有薄膜晶体管的漏极和钝化材料层；利用多阶调掩膜板进行光刻工艺以图案化所述钝化材料层得到钝化层，其中所述多阶调掩膜板包括具有不同透明度的第一曝光区域、多个第二曝光区域和多个第三曝光区域，相应地所述钝化层形成有对应所述第一曝光区域的过孔、对应所述多个第二曝光区域的多个第一沟槽和对应所述多个第三曝光区域的多个第二沟槽；以及在所述钝化层上形成连续不间断的面状电极作为像素电极，其中所述像素电极包括第一凹陷部、多个第二凹陷部和多个第三凹陷部，所述第一凹陷部位于所述过孔内与所述薄膜晶体管的所述漏极相接触并形成电连接，所述多个第二凹陷部分别位于所述多个第一沟槽内，所述多个第三凹陷部分别位于所述多个第二沟槽内，所述第一凹陷部具有第一深度，所述多个第二凹陷部具有相同的第二深度，所述多个第三凹陷部具有相同的第三深度，所述第一深度大于所述第二深度和所述第三深度，且所述第二深度与所述第三深度不同。
在本申请一实施例中，对于所述像素结构的制作方法，所述像素电极包括主像素电极区和次像素电极区，所述多个第二凹陷部位于所述主像素电极区且具有多个不同的取向方向，所述多个第三凹陷部位于所述次像素电极区且具有多个不同的取向方向，且所述第二深度小于所述第三深度。
在本申请一实施例中，对于所述像素结构的制作方法，所述多个第二凹陷部具有四个不同的取向方向，所述多个第三凹陷部具有四个不同的取向方向，且所述主像素电极区的面积小于所述次像素电极区的面积。
在本申请一实施例中，对于所述像素结构的制作方法，所述第一曝光区域为全曝光区域，所述多个第二曝光区域和所述多个第三曝光区域为透明度不同的半曝光区域，且所述多个第二曝光区域和所述多个第三曝光区域分设在所述第一曝光区域的不同侧。
由上可知，本申请实施例通过在像素电极的不同区域设置不同深度的凹陷部，能够在不同区域得到不同强度的电场。深凹陷部对应弱电场，浅凹陷部对应强电场。在强电场区域取得较大的光穿透率，在弱电场区域得到较小的光穿透率，进而可以将一个像素分为亮场区和暗场区，使液晶盒在不同方向上具有色偏补偿效果。而本申请实施例提出的像素结构的制作方法利用一张多阶调掩膜板通过一次光刻工艺对钝化材料层进行曝光和显影等图案化处理，避免了由于过孔与沟道都具有不同的深度，在光刻过程中需要两张掩膜板进行两次黄光和两次刻蚀工艺造成的生产成本的偏高及工作效率的下降，达到能够简化工艺并提升效率的效果。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例像素结构的横截面示意图。
图2是本申请实施例像素电极的结构示意图。
图3是本申请实施例像素结构的制作方法的流程图。
图4A-4C是本申请实施例像素结构的制作方法的相关结构示意图。
图5是本申请实施例显示面板的结构示意图。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本申请的示例性实施例的目的。但是本申请可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本申请的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
下面结合附图和具体实施例对本申请作进一步说明。
如图1所示，图1是本申请实施例像素结构的横截面示意图。像素结构10包括：基底12、设置在基底12上的钝化层14、设置在基底12和钝化层14之间的薄膜晶体管的漏极16、以及设置在钝化层14的远离基底12的一侧的像素电极18。其中，像素电极18为连续不间断的面状电极。像素电极18包括凹陷部(第一凹陷部)102、多个凹陷部(第二凹陷部)104和多个凹陷部(第三凹陷部)106。特别地，多个凹陷部104的深度相同且为H2(第二深度)，多个凹陷部106的深度也相同且为H3(第三深度)。凹陷部102与漏极16相接触并形成电连接，也即凹陷部102贯穿钝化层14。多个凹陷部104和多个凹陷部106例如分别位于凹陷部102的相对两侧，当然多个凹陷部104和多个凹陷部106也可以位于凹陷部102的同一侧，只是分别位于凹陷部102的相对两侧时效果更好。凹陷部102的深度为H1(第一深度)且H1>H3>H2，也即凹陷102的深度H1大于凹陷106的深度H3、且凹陷106的深度H3大于凹陷104的深度H2。
请参见图2，图2是本申请实施例像素电极的结构示意图。像素电极18例如包括主像素电极区182和次像素电极区184。多个凹陷部104位于主像素电极区182内且多个凹陷部104具有多个不同的取向方向例如45°、135°、225°及315°。多个凹陷部106位于次像素电极区184且多个凹陷部106具有多个不同的取向方向例如45°、135°、225°及315°。此外值得一提的是，图2主要是为了示意出主像素电极区182和次像素电极区184，因此凹陷102在图2中未绘出，不过可以理解的是，凹陷102例如是位于主像素电极区182和次像素电极区184之间相连接的区域内，又或者凹陷102位于主像素电极区182的上侧或次像素电极区184的下侧。
更具体地，主像素电极区182包括一个像素电极框架1822，主像素电极区182由一个十字形像素电极骨架1824划分成了四个子区域，每个子区域内具有数个从像素电极骨架1824向像素电极框架1822延伸的水平部1826，且水平部1826与凹陷部104为交替排布。每一子区域内的水平部1826与凹陷部104的取向方向平行，且各子区域之间的水平部1826及凹陷部104的取向方向都不同。类似地，次像素电极区184包括一个像素电极框架1842，次像素电极区184被一个十字形像素电极骨架1844划分为四个子区域，在每个子区域内设有从骨架1844向像素电极框架1842延伸的水平部1846，每一子区域内的水平部1846与凹陷部106可以为平行交替排列，且各子区域之间的水平部1846及凹陷部106的取向方向都不同。在本实施例中，像素电极18被分成八域(domain)，主像素电极区182的面积小于次像素电极区184的面积。由于主像素电极区182内的每个子区域的面积相等，次像素电极区184内的每个子区域面积也相等，所以一个主像素电极区182内的子区域的面积也小于一个次像素电极区184内的子区域的面积。可以理解，在本申请的其它实施例中，上述面积关系可以变化，不同像素电极区的面积及各子区域的面积可以相等，也可以不相等。
此外，相同像素电极区内相邻子区域内的凹陷部可以以该两个子区域之间的像素电极骨架为轴对称，也可以为非对称排列。例如图2所示的像素电极18的次像素电极区184的下部两个子区域中的凹陷部106以像素电极骨架1844在图中的竖直部为轴对称。在本申请其它实施例中，不同子区域内的凹陷部可以以骨架为轴对称，也可以为非对称结构，例如一子区域内的水平部与相邻子区域内的凹陷部以这两个子区域之间的像素电极骨架为轴对称。凹陷部104、106可以各具有四个不同的取向方向，此外可以理解，像素电极18的结构不限于以上描述，例如凹陷部104、106可以分别具有更多或更少的不同取向的方向。总之，其它将像素电极分区、且各个区域具有不同深度的凹陷的设计，都属于本申请保护的范围。
请一并参见图3和图4A-4C，图3是本申请实施例像素结构的制作方法的流程图，图4A-4C是本申请实施例像素结构的制作方法的相关结构示意图。
步骤S1：请参见图4A，提供基底12，在基底12上依序形成薄膜晶体管的漏极16和钝化材料层140；
步骤S2：请参见图4B和4C，利用多阶调掩膜板(multi-tone mask,MTM)30进行光刻工艺以图案化钝化材料层140得到钝化层14；
步骤S3：在钝化层14上形成连续不间断的面状电极作为像素电极18，如图1所示。
更具体地，如图4C所示，多阶调掩膜板30包括具有不同透明度的曝光区域32(第一曝光区域)、多个曝光区域34(第二曝光区域)和多个曝光区域36(第三曝光区域)，能够相应地在钝化层14上形成对应曝光区域32的过孔142、对应多个曝光区域34的多个沟槽144(第一沟槽)和对应多个曝光区域36的多个沟槽146(第二沟槽)。由于像素电极18的凹陷部102位于过孔142内、凹陷部104位于沟槽144内、凹陷部106位于沟槽146内，所以过孔142相应具有最大的深度，能够暴露位于其下方的漏极16；沟槽144的深度与沟槽146的深度不等且具体在本实施例中沟槽144的深度小于沟槽146的深度。为了取得具有不同深度的过孔142及沟槽144、146，曝光区域32可为全曝光区域以图案化贯穿所述钝化材料层140，曝光区域34、36可为透明度不同的半曝光区域以在钝化材料层140上形成深度不同的沟槽144、146；曝光区域34和36分别设在曝光区域32的两侧。而且当沟槽144的深度小于沟槽146的深度时，曝光区域34的透明度例如小于曝光区域36的透明度，具体可表现为曝光区域34的厚度大于曝光区域36的厚度。
承上述，使用一个多阶调掩膜板30对钝化材料层140进行曝光、显影等图案化处理，具体可为在钝化材料层140上涂布光刻胶，利用多阶调掩膜板30对该光刻胶进行曝光、显影，得到图案化光阻层(图未示)，再以上述光阻层为遮蔽层，对钝化材料层140进行刻蚀，剥离剩余的光刻胶即得到钝化层14。此时钝化层14具有位于钝化层14上表面的数条沟槽、以及贯穿钝化层14且对应漏极16上方的过孔142。如此一来，一次光刻工艺能够同时制得过孔142和具有不同深度的沟槽144、146，避免了由于过孔与沟槽具有不同的深度，而在刻蚀的时候需要两张掩膜板进行两次黄光和两次刻蚀工艺造成的生产成本的升高及工作效率的下降，能够简化工艺并提升效率。然后在钝化层14上镀一整层面状的像素电极18，这样像素电极18就具有与钝化层14相同的图案，最终形成像素结构10。其中，像素电极18可通过过孔142与漏极16相连。像素电极18的材料可以为铟锡氧化物(ITO)，即像素电极18可以是一层铟锡氧化物薄膜。
请参见图5，图5是本申请实施例一显示面板的结构示意图。显示面板70包括相对设置的基板72和74、及位于基板72和74之间的显示介质层76。显示面板70可以是液晶显示(LCD)面板，此时基板72和74分别可以是薄膜晶体管阵列(array)基板和彩膜基板，显示介质层76可以为液晶层。本申请的显示面板70还可以是PSVA型液晶显示面板、OLED(OrganicLight-Emitting Diode)面板或其他类型的面板。以LCD面板为例，基板72例如阵列基板上包括若干如上所述的像素结构10，每个像素结构10的具体描述请参见上文，这里不再重复；基板74例如彩膜基板上设有公共电极78，公共电极78可以是ITO电极层。将基板72设有像素结构10的一侧和基板74设有公共电极78的一侧相对，将两基板对位成盒即可制得一液晶显示面板。
本申请上述实施例通过在不同的像素电极区182、184设置不同深度的凹陷部104、106，使在不同像素电极区182、184的像素电极18与公共电极78之间的电场不同。具体地，由于凹陷部104的深度小于凹陷部106的深度，基板72上的具有凹陷部104的主像素电极区182的像素电极18与基板74上的公共电极78之间的电场会大于具有凹陷部106的次像素电极区184的像素电极18与公共电极78之间的电场，进而主像素电极区182的光的穿透率会大于次像素电极区184的光的穿透率，因此一个像素可以被分为对应主像素电极区182的亮场区域和对应次像素电极区184的暗场区域。这种设置有助于补偿液晶盒在不同方向上的色偏(color shift)，扩大面板的可视角度(viewing angle)。再者，值得一提的是，主像素电极区182的各个凹陷部104的深度相同，其有利于在主像素电极区182内形成均匀的电场；同样地，次像素电极区184的各个凹陷部106的深度相同，其有利于在次像素电极区184内形成均匀的电场。
本申请实施例提出的一种制备像素结构的方法，由于沟槽144、146的深度不同，其针对相关技术中需要使用两张掩膜板进行两次黄光和两次刻蚀工艺会造成生产成本的偏高及工作效率的下降的问题，本申请实施例利用一张具备多个不同透明度的曝光区域32、34、36的多阶调掩膜板30，以一次光刻工艺完成钝化材料层140的图案化，简化了工艺并提升了效率。同时，本申请实施例没有采用图案化像素电极的方法，而是将钝化材料层140图案化成为钝化层14后，在钝化层14上覆盖整面的像素电极18，这样像素电极18会具有与钝化层14相对应的图案。又由于像素电极18为不间断的面状电极，所以如前述实施例所描述的分为八域的像素电极18依然是无断开的整面电极。
以上内容是结合具体实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。
Claims (10)
1.一种像素结构，其特征在于，包括：
基底；
钝化层，设置在所述基底上；
薄膜晶体管的漏极，设置在所述基底和所述钝化层之间；以及
像素电极，设置在所述钝化层的远离所述基底的一侧，且所述像素电极为连续不间断的面状电极；
其中，所述像素电极包括第一凹陷部、多个第二凹陷部和多个第三凹陷部，所述第一凹陷部贯穿所述钝化层并与所述薄膜晶体管的所述漏极相接触以形成电连接，所述多个第二凹陷部和所述多个第三凹陷部位于所述第一凹陷部的一侧或分别位于所述第一凹陷部的相对两侧；所述第一凹陷部具有第一深度，所述多个第二凹陷部具有相同的第二深度，所述多个第三凹陷部具有相同的第三深度，所述第一深度大于所述第二深度和所述第三深度，且所述第二深度与所述第三深度不同。
2.如权利要求1所述的像素结构，其特征在于，所述像素电极包括主像素电极区和次像素电极区，所述多个第二凹陷部位于所述主像素电极区且具有多个不同的取向方向，所述多个第三凹陷部位于所述次像素电极区且具有多个不同的取向方向，且所述第二深度小于所述第三深度。
3.如权利要求2所述的像素结构，其特征在于，所述多个第二凹陷部具有四个不同的取向方向，所述多个第三凹陷部具有四个不同的取向方向，且所述主像素电极区的面积小于所述次像素电极区的面积。
4.一种显示面板，其特征在于，包括：
相对设置的第一基板和第二基板；
位于所述第一基板和所述第二基板之间的显示介质层；
其中，所述第一基板包括若干像素结构，每个所述像素结构包括：
基底；
钝化层，设置在所述基底上；
薄膜晶体管的漏极，设置在所述基底和所述钝化层之间；
像素电极，设置在所述钝化层的远离所述基底的一侧，且所述像素电极为连续不间断的面状电极；
其中，所述像素电极包括第一凹陷部、多个第二凹陷部和多个第三凹陷部，所述第一凹陷部贯穿所述钝化层并与所述薄膜晶体管的所述漏极相接触以形成电连接，所述多个第二凹陷部和所述多个第三凹陷部位于所述第一凹陷部的一侧或分别位于所述第一凹陷部的相对两侧；所述第一凹陷部具有第一深度，所述多个第二凹陷部具有相同的第二深度，所述多个第三凹陷部具有相同的第三深度，所述第一深度大于所述第二深度和所述第三深度，且所述第二深度与所述第三深度不同。
5.如权利要求4所述的显示面板，其特征在于，所述像素电极包括主像素电极区和次像素电极区，所述多个第二凹陷部位于所述主像素电极区且具有多个不同的取向方向，所述多个第三凹陷部位于所述次像素电极区且具有多个不同的取向方向，且所述第二深度小于所述第三深度。
6.如权利要求5所述的显示面板，其特征在于，所述多个第二凹陷部具有四个不同的取向方向，所述多个第三凹陷部具有四个不同的取向方向，且所述主像素电极区的面积小于所述次像素电极区的面积。
7.一种像素结构的制作方法，其特征在于，包括：
提供基底，其中所述基底上依次形成有薄膜晶体管的漏极和钝化材料层；
利用多阶调掩膜板进行光刻工艺以图案化所述钝化材料层得到钝化层，其中所述多阶调掩膜板包括具有不同透明度的第一曝光区域、多个第二曝光区域和多个第三曝光区域，相应地所述钝化层形成有对应所述第一曝光区域的过孔、对应所述多个第二曝光区域的多个第一沟槽和对应所述多个第三曝光区域的多个第二沟槽；以及
在所述钝化层上形成连续不间断的面状电极作为像素电极，其中所述像素电极包括第一凹陷部、多个第二凹陷部和多个第三凹陷部，所述第一凹陷部位于所述过孔内与所述薄膜晶体管的所述漏极相接触以形成电连接，所述多个第二凹陷部分别位于所述多个第一沟槽内，所述多个第三凹陷部分别位于所述多个第二沟槽内，所述第一凹陷部具有第一深度，所述多个第二凹陷部具有相同的第二深度，所述多个第三凹陷部具有相同的第三深度，所述第一深度大于所述第二深度和所述第三深度，且所述第二深度与所述第三深度不同。
8.如权利要求7所述的像素结构的制作方法，其特征在于，所述像素电极包括主像素电极区和次像素电极区，所述多个第二凹陷部位于所述主像素电极区且具有多个不同的取向方向，所述多个第三凹陷部位于所述次像素电极区且具有多个不同的取向方向，且所述第二深度小于所述第三深度。
9.如权利要求8所述的像素结构的制作方法，其特征在于，所述多个第二凹陷部具有四个不同的取向方向，所述多个第三凹陷部具有四个不同的取向方向，且所述主像素电极区的面积小于所述次像素电极区的面积。
10.如权利要求7所述的像素结构的制作方法，其特征在于，所述第一曝光区域为全曝光区域，所述多个第二曝光区域和所述多个第三曝光区域为透明度不同的半曝光区域，且所述多个第二曝光区域和所述多个第三曝光区域分设在所述第一曝光区域的不同侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910280423.6A CN109856879A (zh) | 2019-04-09 | 2019-04-09 | 像素结构及其制作方法和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910280423.6A CN109856879A (zh) | 2019-04-09 | 2019-04-09 | 像素结构及其制作方法和显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109856879A true CN109856879A (zh) | 2019-06-07 |
Family
ID=66903743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910280423.6A Pending CN109856879A (zh) | 2019-04-09 | 2019-04-09 | 像素结构及其制作方法和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109856879A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022048003A1 (zh) * | 2020-09-03 | 2022-03-10 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1928644A (zh) * | 2006-09-12 | 2007-03-14 | 广辉电子股份有限公司 | 液晶显示器面板、液晶显示器的阵列基板 |
| US20090128765A1 (en) * | 2007-11-16 | 2009-05-21 | Samsung Electronics Co., Ltd. | Display device |
| CN104503155A (zh) * | 2014-11-17 | 2015-04-08 | 深圳市华星光电技术有限公司 | 液晶显示像素结构及其制作方法 |
| CN104777693A (zh) * | 2015-04-28 | 2015-07-15 | 深圳市华星光电技术有限公司 | 高穿透率psva型液晶显示面板及其制作方法 |
| CN105045002A (zh) * | 2015-09-09 | 2015-11-11 | 深圳市华星光电技术有限公司 | Psva型液晶显示面板及其制作方法 |
| CN105068325A (zh) * | 2015-08-31 | 2015-11-18 | 深圳市华星光电技术有限公司 | Psva型液晶显示面板 |
| CN107085330A (zh) * | 2017-06-23 | 2017-08-22 | 深圳市华星光电技术有限公司 | Psva像素结构 |
| CN107942589A (zh) * | 2017-11-07 | 2018-04-20 | 深圳市华星光电半导体显示技术有限公司 | 一种像素单元、阵列基板及显示面板 |
-
2019
- 2019-04-09 CN CN201910280423.6A patent/CN109856879A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1928644A (zh) * | 2006-09-12 | 2007-03-14 | 广辉电子股份有限公司 | 液晶显示器面板、液晶显示器的阵列基板 |
| US20090128765A1 (en) * | 2007-11-16 | 2009-05-21 | Samsung Electronics Co., Ltd. | Display device |
| CN104503155A (zh) * | 2014-11-17 | 2015-04-08 | 深圳市华星光电技术有限公司 | 液晶显示像素结构及其制作方法 |
| CN104777693A (zh) * | 2015-04-28 | 2015-07-15 | 深圳市华星光电技术有限公司 | 高穿透率psva型液晶显示面板及其制作方法 |
| CN105068325A (zh) * | 2015-08-31 | 2015-11-18 | 深圳市华星光电技术有限公司 | Psva型液晶显示面板 |
| CN105045002A (zh) * | 2015-09-09 | 2015-11-11 | 深圳市华星光电技术有限公司 | Psva型液晶显示面板及其制作方法 |
| CN107085330A (zh) * | 2017-06-23 | 2017-08-22 | 深圳市华星光电技术有限公司 | Psva像素结构 |
| CN107942589A (zh) * | 2017-11-07 | 2018-04-20 | 深圳市华星光电半导体显示技术有限公司 | 一种像素单元、阵列基板及显示面板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022048003A1 (zh) * | 2020-09-03 | 2022-03-10 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8570473B2 (en) | Display substrate, liquid crystal display panel having the same, and method of manufacturing the liquid crystal display panel | |
| CN107065350B (zh) | 八畴3t像素结构 | |
| CN104991377B (zh) | 阵列基板、液晶显示面板及显示装置 | |
| US9488872B2 (en) | Cell-assembled motherboard and fabrication method thereof, and liquid crystal display panel and fabrication method thereof | |
| US20160195751A1 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN103226272B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN107065352B (zh) | 八畴像素结构 | |
| CN104516167A (zh) | 阵列基板及显示装置 | |
| KR101814062B1 (ko) | 디스플레이 기판 및 디스플레이 장치 | |
| CN201984265U (zh) | 阵列基板和液晶显示器 | |
| WO2016149974A1 (zh) | 高穿透率va型液晶显示面板及其制作方法 | |
| CN101566769A (zh) | 液晶显示装置 | |
| CN105045002A (zh) | Psva型液晶显示面板及其制作方法 | |
| CN102253544A (zh) | 液晶显示装置 | |
| CN107463044B (zh) | 像素结构及主动开关阵列基板 | |
| CN201853033U (zh) | Ffs型tft-lcd阵列基板 | |
| CN108983516B (zh) | Tft阵列基板 | |
| CN101666949B (zh) | Ips型tft-lcd阵列基板及其制造方法 | |
| CN103576358B (zh) | 低色偏的液晶面板及显示器 | |
| CN104597666A (zh) | 一种液晶显示面板及其制作方法 | |
| CN109375427A (zh) | 一种显示面板及其制作方法、显示装置 | |
| US9817280B2 (en) | PSVA liquid crystal display panel comprising a pixel electrode which is patterned with a plurality of trenches corresponding to a pattern of a passivation layer | |
| CN109856879A (zh) | 像素结构及其制作方法和显示面板 | |
| CN203277383U (zh) | 一种阵列基板及显示装置 | |
| CN101738797A (zh) | 宽视角液晶显示器阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190607 |