[go: up one dir, main page]

CN103226272B - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN103226272B
CN103226272B CN201310132183.8A CN201310132183A CN103226272B CN 103226272 B CN103226272 B CN 103226272B CN 201310132183 A CN201310132183 A CN 201310132183A CN 103226272 B CN103226272 B CN 103226272B
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
array substrate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310132183.8A
Other languages
English (en)
Other versions
CN103226272A (zh
Inventor
郭霄
吕凤珍
储松南
张新霞
姜伟
向康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310132183.8A priority Critical patent/CN103226272B/zh
Priority to PCT/CN2013/077953 priority patent/WO2014169525A1/zh
Priority to US14/366,459 priority patent/US9653492B2/en
Publication of CN103226272A publication Critical patent/CN103226272A/zh
Application granted granted Critical
Publication of CN103226272B publication Critical patent/CN103226272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板及其制备方法、显示装置，属于液晶显示技术领域，其可解决现有的阵列基板制备工艺复杂、成本高的问题。本发明的阵列基板，包括：薄膜晶体管区和显示区，所述薄膜晶体管区包括薄膜晶体管和第一透明导电层，所述显示区包括第一透明电极，所述薄膜晶体管区第一透明导电层与所述显示区第一透明电极同层设置且两者互不连接，所述薄膜晶体管设置在所述透明导电层上方。本发明提供的阵列基板，将第一透明电极、半导体有源层、欧姆接触层和源漏电极采用一次构图工艺形成，简化了制作工艺，降低了成本。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明属于液晶显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)是一种重要的平板显示设备。根据驱动液晶的电场方向，可以分为垂直电场型和水平电场型。垂直电场型需要在阵列基板上形成像素电极，在彩膜基板上形成公共电极，如常用的TN模式；而水平电场型则需要在阵列基板上同时形成像素电极和公共电极，如ADS模式（高级超维场转换模式）。ADSDS（简称ADS）是京东方自主创新的以宽视角技术为代表的核心技术统称。ADS是指平面电场宽视角核心技术-高级超维场转换技术（ADvanced Super Dimension Switch），其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（push Mura）等优点。针对不同应用，ADS技术的改进技术有高透过率I-ADS技术、高开口率H-ADS和高分辨率S-ADS技术等。
如图1所示为现阶段常用的ADS底栅型阵列基板的器件结构图，包括：薄膜晶体管（栅极1、源极4-1、漏极4-2）、第一透明电极层2（公共电极）、半导体层6、掺杂半导体层5、第一钝化绝缘层7以及在漏极4-2上设有过孔A用于连接像素电极8。对于ADS型阵列基板的制作，使用较多的5次光刻（Mask）工艺。采用5次光刻（Mask）工艺制备阵列基板，工艺复杂，开发费用较高。
另外，对于液晶面板，为防止漏光，通常在彩膜基板上制作黑矩阵，同时，由于彩膜基板和阵列基板需要经过对位形成液晶面板，而在对位过程中，为防止由于对位不准确而造成不能完全遮盖漏光的现象，通常通过增加黑矩阵的宽度来解决此问题，但这样会降低液晶面板的开口率。
发明内容
本发明所要解决的技术问题包括，针对现有的阵列基板开口率低且容易因对位偏差导致漏光的问题，提供开口率高且不易产生漏光的阵列基板及其制备方法、显示装置。
解决本发明技术问题所采用的技术方案是一种阵列基板，包括：薄膜晶体管区和显示区，所述薄膜晶体管区包括薄膜晶体管和第一透明导电层，所述显示区包括第一透明电极，所述薄膜晶体管区第一透明导电层与所述显示区第一透明电极同层设置且两者互不连接，所述薄膜晶体管设置在所述薄膜晶体管区透明导电层上方。
优选的是，所述薄膜晶体管区还包括黑矩阵，所述黑矩阵设置在第一透明导电层和薄膜晶体管之间。
进一步优选的是，还包括：第一钝化绝缘层，且
所述第一钝化绝缘层设于薄膜晶体管区第一透明导电层和显示区第一透明电极层上。
优选的是，所述薄膜晶体管为顶栅型薄膜晶体管。
进一步优选的是，上述顶栅型阵列基板还包括：栅极绝缘层、第二钝化绝缘层以及像素电极层，
所述栅极绝缘层设于薄膜晶体管栅极下方；
所述薄膜晶体管栅极上方设有第二钝化绝缘层，且薄膜晶体管漏极上方的栅极绝缘层和第二钝化绝缘层中设有过孔；
所述像素电极设于第二钝化绝缘层上，且通过所述过孔与薄膜晶体管的漏极连接。
解决本发明技术问题所采用的技术方案是一种阵列基板制备方法，所述阵列基板包括黑矩阵、公共电极和薄膜晶体管，包括如下步骤：
在基板上通过一次构图工艺形成包括第一透明电极、黑矩阵、半导体有源层、欧姆接触层、薄膜晶体管漏极和源极的图形。
本发明的通过一次构图工艺形成第一透明电极、黑矩阵、半导体有源层、欧姆接触层、薄膜晶体管漏极和源极的图形，工艺简单，同时黑矩阵设于阵列基板上，可以有效地避免当黑矩阵与彩膜基板对盒时产生对位偏差，导致漏光，进而导致开口率下降的问题。
优选的是，所述通过一次构图工艺形成第一透明电极、黑矩阵、半导体有源层、欧姆接触层、薄膜晶体管漏极和源极的图形的同时还形成了包括第一钝化绝缘层的图形。
进一步优选的是，所述在基板上通过一次构图工艺形成包括第一透明电极、第一钝化绝缘层、黑矩阵、半导体有源层、欧姆接触层、薄膜晶体管漏极和源极层的图形具体包括：
在基板上依次沉积第一透明导电材料、第一钝化绝缘材料层、黑矩阵层、半导体层、掺杂半导体层、源漏金属层，并在漏源极金属层上涂覆光刻胶层；
对光刻胶层进行曝光、显影，其中位于显示区、连接区、有源区、源漏区的剩余光刻胶层厚度为第一厚度、第二厚度、第三厚度和第四厚度，且厚度依次增大，且显示区和连接区间的光刻胶断开；
去除裸露的的源漏金属层；
去除厚度为显示区光刻胶层厚度的光刻胶，以及裸露的掺杂半导体层；
去除裸露的源漏金属层；
去除厚度为连接区剩余光刻胶层厚度的光刻胶，以及裸露的半导体层；
去除裸露的源漏金属层；
去除有源区剩余光刻胶层厚度的光刻胶、裸露的掺杂半导体层，以及裸露的黑矩阵层；
去除裸露的有源区的金属层；
去除剩余的光刻胶层、裸露的半导体层、裸露的黑矩阵层，以及裸露的第一钝化绝缘材料层；
通过刻蚀去除裸露的第一钝化绝缘材料层和第一透明导电材料层。
优选的是，还包括以下步骤：
在基板上通过一次构图工艺形成包括栅极绝缘层和薄膜晶体管栅极的图形；
在完成上述步骤的基板上通过一次构图工艺形成包括第二钝化绝缘层的图形，且在薄膜晶体管上方的栅极绝缘层和第二钝化绝缘层中形成过孔；
在完成上述步骤的基板上通过一次构图工艺形成包括像素电极的图形，
所述像素电极通过所述过孔与薄膜晶体管的漏极连接。
优选的是，所述对光刻胶层进行曝光包括：通过半色调掩膜板或灰阶掩膜版进行对光刻胶层进行曝光。
解决本发明技术问题所采用的技术方案是一种显示装置，包括上述阵列基板。
本发明的阵列基板和显示装置，将第一透明电极、半导体有源层、欧姆接触层和源漏电极采用一次构图工艺形成，简化了制作工艺，降低了成本。同时，将黑矩阵制作在阵列基板，就可以不用考虑因对盒造成的开口率的影响，黑矩阵可以做的更窄小，也就提高了开口率。
附图说明
图1为现有的ADS底栅型阵列基板的示意图；
图2为本发明的实施例1的ADS顶栅型阵列基板的示意图图；
图3为本发明的实施例2的ADS顶栅型阵列基板第一次光刻过程的示意图；
图4为本发明的实施例2的ADS顶栅型阵列基板第一次光刻过程的流程图；以及，
图5为本发明的实施例2中通过4次光刻形成ADS顶栅型阵列基板过程的示意图。
其中附图标记为：1、栅极；2、第一透明电极层；2-1、薄膜晶体管区第一透明电极；2-2、显示区第一透明电极层（公共电极）；3、栅极绝缘层；4-1、源极；4-2、漏极；5、掺杂半导体层；6、半导体层；7-1、第一钝化层；7-2、第二钝化层；8、像素电极；9、黑矩阵；A、过孔；Q1、显示区；Q2、薄膜晶体管区；Q201、连接区；Q202、有源区；Q203、源漏区。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
如图2所示，本实施例提供一种阵列基板，该阵列基板包括薄膜晶体管区和显示区，薄膜晶体管区包括：黑矩阵9、薄膜晶体管（包括栅极1、源极4-1、漏极4-2、半导体有源层6以及欧姆接触层5）、第一透明导电层2-1。
薄膜晶体管区还包括设置于基底上的第一透明导电层2-1，该第一透明导电层2-1设置于黑矩阵9下方。
显示区还包括设置于基底上的第一透明电极2-2，该第一透明电极2-2与第一透明导电层2-1同层设置，且两者之间断开。所述显示区第一透明电极2-2作为公共电极；
所述黑矩阵设于薄膜晶体管区第一透明导电层2-1上；
所述半导体层6设于黑矩阵9上方；
所述欧姆接触层5设于薄膜晶体管源极4-1和漏极4-2与半导体有源层6之间。
现有技术中将黑矩阵设于彩膜基板上时，在彩膜基板与阵列基板对盒时不可避免会出现对位偏差，从而导致漏光。为避免对位偏差产生的漏光问题，此时必须将黑矩阵做得更宽，但是由于黑矩阵变宽了造成开口率进一步的下降，而本发明的黑矩阵9设于阵列基板上，就可以不用考虑因对位不准确而导致漏光，从而需将黑矩阵9做宽，进而导致开口率下降的问题，同时还可以将黑矩阵9做得更窄一些，提高开口率。而本实施例的阵列基板，分成薄膜晶体管区Q2与显示区Q1，黑矩阵9设于薄膜晶体管区Q2与第一透明电极2-1、公共电极2-2、半导体有源层6、欧姆接触层5以及薄膜晶体管的源极4-1和漏极4-2通过一次构图工艺就可以制备，故其工艺简单，成本也较低。
优选地，本实施例的阵列基板，还包括第一钝化绝缘层7-1，所述第一钝化绝缘层7-1设于薄膜晶体管区第一透明电极2-1和显示区第一透明电极2-2（也就是公共电极）上。如果黑矩阵9采用的是绝缘材料，也可以不设置第一钝化绝缘层7-1。当然制备第一钝化绝缘层7-1可以和第一透明电极2-1、公共电极2-2、黑矩阵9、半导体层6、欧姆接触层5以及薄膜晶体管的源极4-1和漏极4-2通过一次构图工艺制备，不增加工艺。
优选地，该阵列基板中的薄膜晶体管为顶栅型薄膜晶体管，由于该阵列基板设有黑矩阵9，半导体有源层6设于黑矩阵上，薄膜晶体管的半导体有源层6不会因为光照而受到影响。当然底栅型薄膜晶体管也是可以的。
进一步优选地，顶栅型薄膜晶体管结构的阵列基板中，还包括：栅极绝缘层3、第二钝化绝缘层7-2，
所述栅极绝缘层3设于薄膜晶体管栅极1下方；所述薄膜晶体管栅极1上方设有第二钝化绝缘层7-2；薄膜晶体管漏极4-2上方的栅极绝缘层3和第二钝化绝缘层7-2中设有过孔A；所述像素电极8设于第二钝化绝缘层7-2上，且通过所述过孔A与薄膜晶体管的漏极4-2连接。像素电极8设于公共电极2-2上方，该阵列基板为ADS型阵列基板，像素电极8为狭缝状电极，公共电极即第一透明电极2-1为板状电极。
本发明提供的阵列基板，将第一透明电极、半导体有源层、欧姆接触层和源漏电极采用一次构图工艺形成，简化了制作工艺，降低了成本。同时，将黑矩阵制作在阵列基板，就可以不用考虑因对盒造成的开口率的影响，黑矩阵可以做的更窄小，也就提高了开口率。
实施例2：
本实施例提供一种阵列基板的制备方法所述阵列基板包括黑矩阵、公共电极和薄膜晶体管，具体包括如下步骤：
S01、在基板上通过一次构图工艺形成包括第一透明电极（公共电极）2-2、第一钝化绝缘层7-1、黑矩阵9、半导体有源层6、欧姆接触层5、薄膜晶体管源极4-1和漏极4-2的图形。
如图3、4、5所示，优选地，S01步骤具体包括如下：
在基板上依次沉积第一透明导电材料层、第一钝化绝缘材料层、遮光层、半导体层、掺杂半导体材料层、源漏金属层，并在漏源极金属层上涂覆光刻胶层；
通过对光刻胶层进行曝光、显影，形成光刻胶厚度不同的区域，其中显示区Q1、连接区Q201、有源区Q202、源漏区Q203的光刻胶层厚度分别为第一厚度、第二厚度、第三厚度以及第四厚度，且厚度依次增大，显示区Q1与连接区Q201之间设置有断开区域，该断开区域为光刻胶不保留区；
通过刻蚀工艺去除无光刻胶遮挡的源漏金属层；
通过灰化或刻蚀工艺去除厚度为显示区光刻胶层厚度的光刻胶，以及裸露的掺杂半导体材料层；
通过刻蚀工艺去除裸露的源漏金属层；
通过灰化或刻蚀工艺去除厚度为连接区剩余光刻胶层厚度的光刻胶，以及裸露的半导体材料层；
通过刻蚀工艺再次去除裸露的源漏金属层；
通过刻蚀工艺去除有源区剩余光刻胶层厚度的光刻胶、裸露的掺杂半导体材料层，以及裸露的黑矩阵层；
通过刻蚀工艺去除有源区裸露的金属层；
通过灰化或刻蚀工艺去除剩余的光刻胶层、裸露的半导体层、裸露的黑矩阵层，以及裸露的钝化绝缘层；
通过刻蚀工艺去除裸露的第一透明导电材料层。
本步骤通过一次构图工艺就在基板上形成了包括第一透明电极（公共电极）2-2、第一钝化绝缘层7-1、黑矩阵9、半导体有源层6、欧姆接触层5、薄膜晶体管源极4-1和漏极4-2的图形，当然同时还形成了源极信号线、漏极信号线以及引线。
S02、在完成上述步骤的基板上依次沉积栅极绝缘材料层和栅极金属层，并通过一次构图工艺在栅极绝缘材料层和栅极金属层形成包括栅极绝缘层3和薄膜晶体管栅极1的图形；
S03、在完成上述步骤的基板上沉积第二钝化绝缘材料层，并通过一次构图工艺形成包括第二钝化绝缘层7-2图形，且在薄膜晶体管上方的栅极绝缘层3和第二钝化绝缘层7-2中形成过孔A；
S04、在完成上述步骤的基板上沉积像素电极层，通过一次构图工艺形成包括像素电极8的图形，所述像素电极8通过所述过孔与薄膜晶体管的漏极4-2连接。
通过上述四次构图工艺完成了ADS型顶栅薄膜晶体管结构的阵列基板。
其中，优选地，对光刻胶层进行曝光包括：通过半色调掩膜板或灰度掩膜版进行对光刻胶层进行曝光。这样在一张掩膜板上同时对不同区域不同要求的进行不同精度的曝光。
本实施例通过四次构图工艺完成ADS顶栅型阵列基板的制备，简化了制作工艺，进一步降低生产成本。现有技术将黑矩阵9做在彩膜基板上也是需要一次构图工艺的，而本实施例黑矩阵9与第一透明电极（公共电极）2-2、第一钝化绝缘层7-1、半导体有源层6、欧姆接触层5以及薄膜晶体管源极4-1和漏极4-2通过一次构图工艺形成，这样考虑在整个TFT-LCD的制作过程中是少用两个构图工艺，这样也减少了开发费用，降低了成本。另一方面使TFT-LCD屏的开口率进一步提高。
本发明提供的阵列基板，将第一透明电极、半导体有源层、欧姆接触层和源漏电极采用一次构图工艺形成，简化了制作工艺，降低了成本。同时，将黑矩阵制作在阵列基板，就可以不用考虑因对盒造成的开口率的影响，黑矩阵可以做的更窄小，也就提高了开口率。
实施例3：
本实施例提供了一种显示装置，该显示装置包括实施例1中所述的阵列基板。该显示装置可以为：OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例的显示装置中具有实施例1中的阵列基板，故其制备工艺简单、成本低、具有更好的开口率。
当然，本实施例的显示装置中还可以包括其他常规结构，如电源单元、显示驱动单元等。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种阵列基板，包括薄膜晶体管区和显示区，其特征在于，所述薄膜晶体管区包括黑矩阵、薄膜晶体管和第一透明导电层，所述显示区包括第一透明电极，所述薄膜晶体管区第一透明导电层与所述显示区第一透明电极同层设置且两者断开，所述薄膜晶体管设置在所述薄膜晶体管区透明导电层上方。
2.根据权利要求1所述的阵列基板，其特征在于，还包括：第一钝化绝缘层，且
所述第一钝化绝缘层设于薄膜晶体管区第一透明导电层和显示区第一透明电极上。
3.根据权利要求2所述的阵列基板，其特征在于，所述薄膜晶体管为顶栅型薄膜晶体管。
4.根据权利要求3所述的阵列基板，其特征在于，还包括：栅极绝缘层、第二钝化绝缘层以及像素电极，
所述栅极绝缘层设于薄膜晶体管栅极下方；
所述薄膜晶体管栅极上方设有第二钝化绝缘层；
薄膜晶体管漏极上方的栅极绝缘层和第二钝化绝缘层中设有过孔；
所述像素电极设于第二钝化绝缘层上，且通过所述过孔与薄膜晶体管的漏极连接。
5.一种阵列基板的制作方法，所述阵列基板包括黑矩阵、公共电极和薄膜晶体管，其特征在于，包括如下步骤：
在基板上通过一次构图工艺形成包括第一透明电极、黑矩阵、半导体有源层、欧姆接触层、薄膜晶体管漏极和源极的图形。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述通过一次构图工艺形成第一透明电极、黑矩阵、半导体有源层、欧姆接触层、薄膜晶体管漏极和源极的图形的同时还形成了包括第一钝化绝缘层的图形。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述在基板上通过构图工艺形成包括第一透明电极、第一钝化绝缘层、黑矩阵、半导体有源层、欧姆接触层、薄膜晶体管漏极和源极的图形具体包括：
在基板上依次沉积第一透明电极材料层、第一钝化绝缘材料层、黑矩阵层、半导体层、掺杂半导体层、源漏金属层，并在漏源极金属层上涂覆光刻胶层；
对光刻胶层进行曝光、显影，其中位于显示区、连接区、有源区、源漏区的剩余光刻胶层厚度为第一厚度、第二厚度、第三厚度和第四厚度，且厚度依次增大，且显示区和连接区间的光刻胶层断开；
去除无光刻胶遮挡的源漏金属层；
去除厚度为显示区光刻胶层厚度的光刻胶，以及裸露的掺杂半导体层；
去除裸露的源漏金属层；
去除厚度为连接区剩余光刻胶层厚度的光刻胶，以及裸露的半导体层；
再次去除裸露的源漏金属层；
去除有源区剩余光刻胶层厚度的光刻胶、裸露的掺杂半导体层，以及裸露的黑矩阵层；
去除裸露的有源区的金属层；
去除剩余的光刻胶层、裸露的半导体层、裸露的黑矩阵层，以及裸露的第一钝化绝缘材料层；
去除裸露的第一透明导电材料层。
8.根据权利要求5～7中任意一项所述的阵列基板的制作方法，其特征在于，还包括以下步骤：
在基板上通过一次构图工艺形成包括栅极绝缘层和薄膜晶体管栅极的图形；
在完成上述步骤的基板上通过一次构图工艺形成包括第二钝化绝缘层的图形，且在薄膜晶体管上方的栅极绝缘层和第二钝化绝缘层中形成过孔；
在完成上述步骤的基板上通过一次构图工艺形成包括像素电极的图形，所述像素电极通过所述过孔与薄膜晶体管的漏极连接。
9.根据权利要求7所述的阵列基板的制作方法，其特征在于，对光刻胶层进行曝光包括：
通过半色调掩膜板或灰阶掩膜版进行对光刻胶层进行曝光。
10.一种显示装置，其特征在于，包括权利要求1～4中任意一项的阵列基板。
CN201310132183.8A 2013-04-16 2013-04-16 一种阵列基板及其制备方法、显示装置 Active CN103226272B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310132183.8A CN103226272B (zh) 2013-04-16 2013-04-16 一种阵列基板及其制备方法、显示装置
PCT/CN2013/077953 WO2014169525A1 (zh) 2013-04-16 2013-06-26 阵列基板及其制备方法、显示装置
US14/366,459 US9653492B2 (en) 2013-04-16 2013-06-26 Array substrate, manufacturing method of array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310132183.8A CN103226272B (zh) 2013-04-16 2013-04-16 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN103226272A CN103226272A (zh) 2013-07-31
CN103226272B true CN103226272B (zh) 2015-07-22

Family

ID=48836770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310132183.8A Active CN103226272B (zh) 2013-04-16 2013-04-16 一种阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US9653492B2 (zh)
CN (1) CN103226272B (zh)
WO (1) WO2014169525A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103149760B (zh) * 2013-02-19 2015-03-11 合肥京东方光电科技有限公司 薄膜晶体管阵列基板、制造方法及显示装置
CN103456764B (zh) 2013-09-09 2016-01-20 京东方科技集团股份有限公司 Oled阵列基板及其制造方法、显示装置
CN103592801A (zh) * 2013-11-19 2014-02-19 合肥京东方光电科技有限公司 顶栅型tft阵列基板及其制造方法、显示面板及显示装置
CN103728780A (zh) * 2013-12-31 2014-04-16 深圳市华星光电技术有限公司 一种液晶显示装置及其制造方法
CN103941505B (zh) 2014-03-06 2017-03-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN104503127B (zh) * 2014-12-01 2017-10-13 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN104880879A (zh) 2015-06-19 2015-09-02 京东方科技集团股份有限公司 Coa阵列基板及其制造方法、显示装置
CN105390443B (zh) * 2015-12-03 2018-11-23 深圳市华星光电技术有限公司 Tft基板的制作方法
KR102215481B1 (ko) * 2016-12-15 2021-02-15 주식회사 지2터치 터치 스크린을 구비한 표시 장치
CN108598087B (zh) * 2018-04-26 2021-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、电子装置
CN108649016B (zh) * 2018-05-09 2020-11-24 深圳市华星光电技术有限公司 阵列基板的制作方法
US20190355836A1 (en) * 2018-05-21 2019-11-21 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for amorphous silicon tft substrate
EP4020596B1 (en) * 2019-08-23 2025-04-16 BOE Technology Group Co., Ltd. Display device and manufacturing method therefor
CN111665670B (zh) * 2020-06-29 2022-05-31 武汉华星光电技术有限公司 阵列基板和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949484A (zh) * 2006-11-10 2007-04-18 友达光电股份有限公司 薄膜晶体管阵列基板的制造方法
CN1992236A (zh) * 2005-12-29 2007-07-04 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
JP2009063994A (ja) * 2007-08-09 2009-03-26 Seiko Epson Corp 電気光学装置及び電子機器
TW201033710A (en) * 2009-03-13 2010-09-16 Century Display Shenxhen Co Layout structure of pixel design having high aperture ratio
JP2012118489A (ja) * 2010-11-09 2012-06-21 Nlt Technologies Ltd 液晶表示装置
CN203277383U (zh) * 2013-04-16 2013-11-06 合肥京东方光电科技有限公司 一种阵列基板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3512665B2 (ja) * 1999-03-03 2004-03-31 Ｎｅｃ液晶テクノロジー株式会社 カラー液晶パネル及びその製造方法
KR100481593B1 (ko) * 2000-04-21 2005-04-08 세이코 엡슨 가부시키가이샤 전기 광학 장치
KR100730495B1 (ko) * 2000-12-15 2007-06-20 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR100860523B1 (ko) 2002-10-11 2008-09-26 엘지디스플레이 주식회사 횡전계방식 액정 표시 소자 및 그 제조방법
KR100870701B1 (ko) * 2002-12-17 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100675631B1 (ko) 2003-06-27 2007-02-01 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
CN101819362B (zh) 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板制造方法
CN102012590B (zh) 2009-09-04 2012-02-29 京东方科技集团股份有限公司 Ffs型tft-lcd阵列基板及其制造方法
KR101254561B1 (ko) * 2010-05-04 2013-04-19 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이기판
CN102156368A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992236A (zh) * 2005-12-29 2007-07-04 Lg.菲利浦Lcd株式会社 薄膜晶体管阵列基板及其制造方法
CN1949484A (zh) * 2006-11-10 2007-04-18 友达光电股份有限公司 薄膜晶体管阵列基板的制造方法
JP2009063994A (ja) * 2007-08-09 2009-03-26 Seiko Epson Corp 電気光学装置及び電子機器
TW201033710A (en) * 2009-03-13 2010-09-16 Century Display Shenxhen Co Layout structure of pixel design having high aperture ratio
JP2012118489A (ja) * 2010-11-09 2012-06-21 Nlt Technologies Ltd 液晶表示装置
CN203277383U (zh) * 2013-04-16 2013-11-06 合肥京东方光电科技有限公司 一种阵列基板及显示装置

Also Published As

Publication number Publication date
CN103226272A (zh) 2013-07-31
WO2014169525A1 (zh) 2014-10-23
US9653492B2 (en) 2017-05-16
US20150221681A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
CN103226272B (zh) 一种阵列基板及其制备方法、显示装置
CN106024809B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
US9589834B2 (en) Array substrate and manufacturing method thereof, and display device
US8643799B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP6342132B2 (ja) アレイ基板、ディスプレイパネル及びアレイ基板の製造方法
CN103151359B (zh) 一种显示装置、阵列基板及其制作方法
US9461078B1 (en) Array substrate, manufacturing method for the same, display device and electronic product
WO2017118050A1 (zh) 阵列基板及其制备方法、显示装置
CN209946604U (zh) 一种阵列基板、显示面板及显示装置
WO2014190727A1 (zh) 阵列基板及其制造方法、显示装置
CN105514125A (zh) 一种阵列基板、其制备方法及显示面板
CN103117248B (zh) 阵列基板及其制作方法、显示装置
CN106992149B (zh) Tft基板的制作方法
CN103824865B (zh) 一种阵列基板及其制备方法和显示装置
US20190006524A1 (en) Array substrate and manufacturing method thereof, and display device
CN104932152B (zh) 液晶显示面板及液晶显示面板的制造方法
CN103035568A (zh) 一种tft阵列基板及制作方法、显示装置
CN103439840A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US20160247840A1 (en) Array substrate and method for manufacturing the same, display device
CN106024808A (zh) 阵列基板及其制备方法、显示器件
US20150085216A1 (en) Array substrate and fabrication method thereof, display panel and fabrication method thereof
CN103413784B (zh) 一种阵列基板及其制备方法及显示装置
US10367008B2 (en) Array substrate, display panel and display device
CN105448824A (zh) 阵列基板及其制作方法、显示装置
CN102723309A (zh) 一种阵列基板及其制造方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant