CN109786373A - 显示面板 - Google Patents

Abstract

本发明提供一种显示面板，包括一第一基板，包含相邻的一显示区与一周边区；多个像素单元，设置于所述第一基板，且位于所述显示区；一测试焊垫，设置于所述第一基板，且位于所述周边区；至少一第一静电放电保护电路，设置于所述第一基板，且位于所述周边区，所述第一静电放电保护电路与所述测试焊垫电性连接；其中，所述测试焊垫至少部分覆盖所述第一静电放电保护电路。本发明的显示面板，可以有效提高显示面板在测试时的防静电能力，提高产品的成品率。

Description

显示面板

技术领域

本发明是有关于一种显示面板，且特别是有关于一种具有静电放电防护电路以及测试电路的显示面板。

背景技术

随着移动通信技术、互联网以及显示技术的迅速发展，现有常见的显示面板包括液晶显示面板、有机电激发光显示面板等等。

一般而言，显示面板具有显示区、位于显示区之外的周边区。显示区内具有阵列配置的多个像素结构，周边区内往往形成有覆晶薄膜焊垫(COF Pad)、多工器(Mux)、测试焊垫(CT Pad)、测试电路、静电放电保护电路(ESD)以及其他可能存在的驱动电路及相关走线。

现今的显示面板朝向窄边框方向发展，周边区的面积(宽度)变得越来越小，位于周边区的电路以及走线会变得越来越密。为了适应窄边框的需求，现有的测试焊垫并不连接静电放电保护电路，上述的静电放电保护电路是用于显示区像素结构的静电防护。在对显示面板进行测试时，会产生大量的静电，而显示面板也极易受到静电的干扰而导致显示面板被炸伤，严重者会损坏显示面板。如何能够在窄边框的显示面板中增加用于测试焊垫的静电放电防护电路以提高显示面板在测试时的防静电能力，实为需要解决的问题之一。

发明内容

本发明提供一种显示面板，可以在测试焊垫上增加静电放电防护电路，有效提高显示面板在测试时的防静电能力，防止显示面板在测试时被炸伤，提升显示面板的显示质量，进而提高产品的成品率。

本发明实施例的一种显示面板，包括一第一基板，包含相邻的一显示区与一周边区；多个像素单元，设置于所述第一基板，且位于所述显示区；一测试焊垫，设置于所述第一基板，且位于所述周边区；至少一第一静电放电保护电路，设置于所述第一基板，且位于所述周边区，所述第一静电放电保护电路与所述测试焊垫电性连接；其中，所述测试焊垫至少部分覆盖所述第一静电放电保护电路。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1是本发明一实施例显示面板的结构的示意图。

图2是本发明一实施例第一静电放电保护电路的电路结构示意图。

图3A是本发明一实施例测试焊垫及第一静电放电保护电路层叠结构的俯视示意图。

图3B是图3A沿A-A’的剖面示意图。

其中，附图标记：

100：显示面板 110：显示区

120：周边区 130：测试焊垫

140：第一静电放电保护电路 150：第二静电放电保护电路

SUB：基板 141：第一半导体层

142：栅极绝缘层 143：第一金属层

144：第一绝缘层 145：第二金属层

146：第二绝缘层 147：第三金属层

147-1：走线区 148：第三绝缘层

149：焊垫金属层

S/D：第一掺杂区 D/S：第二掺杂区

CH：沟道区

VIA1：第一接触孔 VIA2：第二接触孔

VDD：电源 VSS：地

CTS：测试信号

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

图1是本发明一实施例显示面板的结构的示意图。如图1所示，本实施例的显示面板100包括显示区110以及周边区120。具体而言，多个像素单元(图中未示出)阵列设置于显示区110，测试焊垫130、第一静电放电保护电路140以及第二静电放电保护电路150则设置于周边区120。于图1所示的实施例中，显示面板100或显示区110为矩形形状，但本发明并不以此为限，可因不同的设计与需求，显示面板100或显示区110也可设置为圆形、椭圆形、其他不规则的弧形、三角形、五边形或其他多边形。另外，多个像素单元可为对齐或错位等方式排列成阵列。测试焊垫130、第一静电放电保护电路140以及第二静电放电保护电路150可以为一个或多个，举例而言，如图1所示，测试焊垫130为单一个数，但本发明并不以此为限，测试焊垫130也可为多个。于本实施例中，第一静电放电保护电路140与测试焊垫130实现电连接，用于对测试焊垫130进行静电保护；第二静电放电保护电路150连接至驱动电路的相关信号线路，举例而言，驱动电路可为多工器(Multiplexer，MUX)、栅极驱动电路(Gatedriver)、移位寄存器(Shift Register，SR)等。信号线路则可包含栅极驱动电路的各信号线路(Bus line)，起始信号线路(STV)、时钟脉冲信号线路(CK/XCK)、高/低电位信号线路(VEND/VGH/VGL)等，也可以是其他周边电路的各信号线路，如测试电路的控制信号线路(CT_Ctrl)、高/低电位信号线路(CT_odd/CT_even)等。测试焊垫130、第一静电放电保护电路140以及第二静电放电保护电路150的数量可以根据测试的需要进行设定。于本实施例中，第一静电放电保护电路140与测试焊垫130重叠设置，第一静电放电保护电路140既可以被测试焊垫130部分覆盖，也可以被测试焊垫130全部覆盖，可以根据周边区120的区域面积大小进行设置。另外，周边区120还形成有覆晶薄膜焊垫(COF Pad)、多工器(Mux)、测试电路以及其他可能存在的驱动电路及相关走线，为便于说明，在图中并未示出。

图2是本发明一实施例第一静电放电保护电路的电路结构示意图。如图2所示，第一静电放电保护电路140包括第一开关元件T1以及第二开关元件T2，第一开关元件T1、第二开关元件T2均包括第一端、第二端以及控制端。其中，第一开关元件T1的第一端连接至电源VDD，第二端以及控制端并联连接在一起，并电性连接至测试焊垫130；第二开关元件T2的第一端连接至第一开关元件T1的第二端及控制端，并共同电性连接至测试焊垫130，第二开关元件T2的第二端以及控制端并联连接在一起，并电性连接至地VSS。于本实施例中，当进行显示设备的性能/功能测试时，提供一测试信号CTS，且透过测试焊垫130向显示区提供测试信号CTS。

图3A是本发明一实施例测试焊垫及第一静电放电保护电路层叠结构的俯视示意图。图3B是图3A沿A-A’的剖面示意图。如图3A所示，测试焊垫130与第一静电放电保护电路140重叠设置，测试焊垫130覆盖第一静电放电保护电路140，并在区域Q处实现测试焊垫130与第一静电放电保护电路的电性连接。如果测试焊垫130不需要静电放电保护仅仅只需要传输测试信号CTS，则在区域Q处不进行连接。

具体的，结合图3A、图3B所示，在基板SUB上依序形成有第一半导体层141、栅极绝缘层142、第一金属层143、第一绝缘层144、第二金属层145、第二绝缘层146、第三金属层147、第三绝缘层148以及焊垫金属层149。

如图3B所示，首先在基板SUB上形成第一半导体层141，对第一半导体层141进行掺杂，在半导体层141两侧形成第一掺杂区S/D以及第二掺杂区D/S，在第一掺杂区S/D以及第二掺杂区D/S之间形成沟道区CH。然后，在基板SUB上形成栅极绝缘层142，栅极绝缘层142覆盖第一半导体层141；形成栅极绝缘层142之后，在栅极绝缘层142上形成第一金属层143，并图案化第一金属层143，使图案化后的第一金属层143与其下方的沟道区CH在垂直位置上相互对应。在第一金属层143及栅极绝缘层142上形成第一绝缘层144，第一绝缘层144覆盖第一金属层143以及栅极绝缘层142；在第一绝缘层144上形成第二金属层145并图案化第二金属层145，第二金属层145与第一掺杂区S/D、第二掺杂区D/S以及第一金属层143可实现电性连接。第一半导体层141、栅极绝缘层142、第一金属层143、第一绝缘层144、第二金属层145即可以构成本实施例第一静电放电保护电路140中的开关元件T1、T2，当然，形成开关元件还有很多其他的层，本发明仅示例性的进行描述，并不以此为限。需要说明的是，在栅极绝缘层142、第一绝缘层144中还形成有多个贯孔，用于实现第二金属层145、第一金属层143以及第一掺杂区S/D或第二掺杂区D/S之间的电性连接，为便于清楚说明，图3A中并未示出。

再如图3B所示，在第二金属层145以及第一绝缘层144上方形成第二绝缘层146，第二绝缘层146覆盖第二金属层145以及第一绝缘层144，在第二绝缘层146上形成第三金属层147并对其进行图案化，在第二绝缘层146以及第三金属层147上方形成第三绝缘层148，第三绝缘层148覆盖第二绝缘层146以及第三金属层147，在第三绝缘层148上方形成焊垫金属层149并对其进行图案化。焊垫金属层149可以是透明导电金属氧化物材料，例如，铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物等。

如图3B所示，其中，还在第二绝缘层146以及第三绝缘层148中形成开口，并分别在开口中形成第一接触孔VIA1以及第二接触孔VIA2；第一接触孔VIA1实现第二金属层145与第三金属层之间的电性连接，第二接触孔VIA2实现第三金属层147与焊垫金属层149之间的电性连接。由此，通过第一接触孔VIA1以及第二接触孔VIA2即可以实现测试焊垫130与第一静电放电保护电路140之间的电性连接。第一接触孔VIA1可以由第三金属层147或其他导电材料填充开口形成；第二接触孔VIA2可以由焊垫金属层149或其他导电材料填充开口形成。由此，第三金属层147、第三绝缘层148以及焊垫金属层149即形成了本实施例的测试焊垫130，当然，测试焊垫130还有其他构成方式，本实施例并不以此为限。需要指出的是，为便于说明，图3A中的测试焊垫130并未示出第三绝缘层148，仅示例性示出了第三金属层147以及焊垫金属层149。

另外，再如图2、图3A、图3B所示，如果需要将测试焊垫130上的测试信号CTS传输到显示区110时，测试焊垫130中的第三金属层147还包括一走线区147-1，由此，第三金属层147由两部分构成，一部分位于测试焊垫130焊垫金属层149的下方，属于焊垫区，用于形成测试焊垫130；另一部分为走线区147-1，用于传输测试信号CTS，测试焊垫130上的测试信号CTS通过走线区147-1传输到显示区110并电性连接至显示区110内的像素单元，实现对显示区110的测试。其中，走线区147-1第三金属层的宽度比焊垫区第三金属层147的宽度小，也可以根据具体布局选择不同的宽度。

综上所述，本实施例的显示面板100将第一静电放电保护电路140形成在测试焊垫130下方，并实现了测试焊垫130与第一静电放电保护电路140的电性连接。在测试期间，第一静电放电保护电路140可以实现对测试焊垫130的静电放电保护，在测试完成后正常显示时，第一静电放电保护电路140还可以用于对显示区110的静电放电保护。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种显示面板，其特征在于，包括：

一第一基板，包含相邻的一显示区与一周边区；

多个像素单元，设置于所述第一基板，且位于所述显示区；

一测试焊垫，设置于所述第一基板，且位于所述周边区；

至少一第一静电放电保护电路，设置于所述第一基板，且位于所述周边区，所述第一静电放电保护电路与所述测试焊垫电性连接；

其中，所述测试焊垫至少部分覆盖所述第一静电放电保护电路。

2.根据权利要求1所述的显示面板，其特征在于，更包含：

至少一第二静电放电保护电路，设置于所述第一基板，且位于所述周边区，其中所述第二静电放电保护电路与一周边信号线路电性连接，且所述周边信号线路位于所述周边区。

3.根据权利要求1所述的显示面板，其特征在于，所述第一静电放电保护电路更包含：

一第一半导体层，设置于所述第一基板，且所述第一半导体层具有一第一掺杂区、一第二掺杂区与一沟道区，且所述沟道区位于所述第一掺杂区与所述第二掺杂区之间；

一栅极绝缘层，覆盖于所述第一半导体层；

一第一金属层，设置于所述栅极绝缘层，且位置对应于所述沟道区；

一第一绝缘层，覆盖于所述第一金属层；以及

一第二金属层，设置于所述第一绝缘层，且连接于所述第一掺杂区或所述第二掺杂区。

4.根据权利要求3所述的显示面板，其特征在于，更包含：

一第二绝缘层，覆盖于所述第二金属层；

一第一接触孔，形成于所述第二绝缘层；

一第三金属层，设置于所述第二绝缘层上，且位于所述第一接触孔内，使得所述第三金属层连接于所述第二金属层；

一第三绝缘层，覆盖于所述第三金属层与所述第二绝缘层；

一第二接触孔，形成于所述第三绝缘层。

5.根据权利要求4所述的显示面板，其特征在于，所述测试焊垫至少包括一焊垫金属层，设置于所述第三绝缘层，且位于所述第二接触孔内，使得所述焊垫金属层连接于所述第二金属层。

6.根据权利要求5所述的显示面板，其特征在于，所述第三金属层包含相连的一焊垫区与一走线区，且所述焊垫区的位置对应于所述焊垫金属层，而走线区自所述焊垫区而向所述显示区延伸，其中焊垫区的宽度大于走线区的宽度。

7.根据权利要求5所述的显示面板，其特征在于，所述第三金属层包含相连的一焊垫区与一走线区，且所述焊垫区可经过所述第一接触孔而连接于所述第一静电放电保护电路，所述走线区则电性连接所述多个像素单元。

8.根据权利要求5所述的显示面板，其特征在于，所述焊垫金属层可以是透明导电层。

9.根据权利要求8所述的显示面板，其特征在于，所述透明导电层可以是金属氧化物导电材料。

10.根据权利要求9所述的显示面板，其特征在于，所述金属氧化物导电材料可以是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物。