CN109755170B - 高压金属氧化物半导体元件及其制造方法 - Google Patents

Abstract

一种高压金属氧化物半导体元件及其制造方法，该高压金属氧化物半导体元件元件包含：阱区、漂移区、栅极、源极、漏极以及多个埋柱。其中，栅极形成于上表面上，且部分栅极堆叠并连接部分阱区的正上方，且另一部分堆叠并连接部分漂移区的正上方。源极形成于上表面下方并接触于上表面，于横向上邻接于阱区。漏极形成于上表面下方并接触上表面，且于横向上邻接于漂移区，与源极由阱区以及漂移区隔开，且于横向上，漏极与源极位于栅极的不同侧。多个埋柱形成于上表面下方预设距离之下，并不接触于上表面，且漂移区包围每一埋柱的至少一部分，使多个埋柱与漂移区交错排列。

Description

高压金属氧化物半导体元件及其制造方法

技术领域

本发明涉及一种高压金属氧化物(Metal Oxide Semiconductor，MOS)半导体元件，特别是指一种可提高崩溃防护电压且不影响导通电阻的高压金属氧化物半导体元件。本发明还涉及高压金属氧化物半导体元件的制造方法。

背景技术

图1A、1B与1C分别显示一种现有技术的高压金属氧化物半导体元件(N型高压MOS元件100)的俯视图与对应的剖面图及立体图。如图1A、1B与1C所示，高压MOS元件100形成于半导体基板11，其中该半导体基板11于纵向上，具有相对的上表面11’与下表面11”。高压MOS元件100包含：P型阱区12、绝缘氧化区13、N型漂移区14、栅极15、N型源极16以及N型漏极16’。

图2A、2B与2C分别显示一种现有技术的高压金属氧化物半导体元件(N型高压MOS元件200)的俯视图与对应的剖面图及立体图。如图2A、2B与2C所示，高压MOS元件200形成于半导体基板11。高压MOS元件200包含：P型阱区22、绝缘氧化区13、场氧化区13’、本体区24、栅极25、源极16、漏极16’以及本体极27。

图1A、1B与1C与图2A、2B与2C中所示的现有技术，其缺点在于，N型高压金属氧化物半导体元件100及200于操作时，由于导通电阻与崩溃防护电压，是两难的权衡(trade off)关系，提高崩溃防护电压，会导致导通电阻提高；降低导通电阻，会降低崩溃防护电压。此种状况，在高压MOS元件，为本领域技术人员所熟知，在此不予赘述。

本发明相较于图1A、1B与1C与图2A、2B与2C的现有技术，可提高崩溃防护电压且不影响导通电阻，因而可降低成本或是增加效率，或扩大其应用范围。

发明内容

本发明的目的在于克服现有技术的不足与缺陷，提出一种高压金属氧化物半导体元件及其制造方法，可提高崩溃防护电压且不影响导通电阻，因而可降低成本或是增加效率，或扩大其应用范围。

为了实现上述发明目的，就其中一个观点言，本发明提供了一种高压金属氧化物半导体(Metal Oxide Semiconductor，MOS)元件，形成于一半导体基板，其中该半导体基板于一纵向上，具有相对的一上表面与一下表面，该高压MOS元件包含：一阱区，具有一第一导电型，于该纵向上，形成于该上表面下方并连接于该上表面；一漂移区，具有一第二导电型，于该纵向上，形成于该上表面下方并连接于该上表面，且该漂移区完全位于该阱区上，且于一横向上，该漂移区与该阱区连接；一栅极，于该纵向上，形成于该上表面上，且部分该栅极堆叠并连接部分该阱区的正上方，且该栅极另一部分堆叠并连接部分该漂移区的正上方；一源极，具有该第二导电型，于该纵向上，形成于该上表面下方并接触于该上表面，于该横向上邻接于该阱区，且该源极连接于该栅极的一第一侧下方；一漏极，具有该第二导电型，于该纵向上，形成于该上表面下方并接触于该上表面，且于该横向上邻接于该漂移区，与该源极由该阱区以及该漂移区隔开，且于该横向上，该漏极位于该栅极的一第二侧外，与该源极位于该栅极的不同侧；以及多个埋柱(buried column)，具有该第一导电型，于该纵向上，形成于该上表面下方一预设距离之下，并不接触于该上表面，且该漂移区包围每一埋柱的至少一部分，使该多个埋柱与该漂移区交错排列。

在一较佳实施例中，该高压MOS元件还包含一深阱区，具有该第一导电型，于该纵向上，形成于该阱区与该漂移区之下，且该深阱区与该多个埋柱连接。

在一较佳实施例中，其中该多个埋柱与介于该阱区与该漏极间的该漂移区，于一不导通操作时，完全耗尽。

在一种较佳实施例中，该预设距离大于0.1微米(μm)。

就另一个观点言，本发明还提供了一种高压金属氧化物半导体(Metal OxideSemiconductor，MOS)元件制造方法，包含：提供一半导体基板，于一纵向上，具有相对的一上表面与一下表面；形成一阱区于该上表面下方并连接于该上表面，该阱区具有一第一导电型；形成一漂移区于该上表面下方并连接于该上表面，且该漂移区完全位于该阱区上，该漂移区具有一第二导电型，且于一横向上，该漂移区与该阱区连接；形成一栅极于该上表面上，且部分该栅极堆叠并连接部分该阱区的正上方，且该栅极另一部分堆叠并连接部分该漂移区的正上方；形成一源极于该上表面下方并接触于该上表面，该源极具有该第二导电型，且于该横向上邻接于该阱区，且该源极连接于该栅极的一第一侧下方；形成一漏极于该上表面下方并接触于该上表面，该漏极具有该第二导电型，且于该横向上邻接于该漂移区，且该漏极与该源极由该阱区以及该漂移区隔开，且于该横向上，该漏极位于该栅极的一第二侧外，与该源极位于该栅极的不同侧；以及形成多个埋柱(buried column)于该上表面下方一预设距离之下，并不接触于该上表面，该埋柱具有该第一导电型，且该漂移区包围每一埋柱的至少一部分，使该多个埋柱与该漂移区交错排列。

在一较佳实施例中，该高压MOS元件制造方法还包含：形成一深阱区于该阱区与该漂移区之下，该深阱区具有该第一导电型，且该深阱区与该多个埋柱连接。

在一较佳实施例中，其中该多个埋柱与介于该阱区与该漏极间的该漂移区，于一不导通操作时，完全耗尽。

在一种较佳实施例中，该预设距离大于0.1微米(μm)。

就另一个观点言，本发明还提供了一种高压金属氧化物半导体(Metal OxideSemiconductor，MOS)元件，形成于一半导体基板，其中该半导体基板于一纵向上，具有相对的一上表面与一下表面，该高压MOS元件包含：一本体区，具有一第一导电型，于该纵向上，形成于该上表面下方并连接于该上表面；一漂移阱区，具有一第二导电型，于该纵向上，形成于该上表面下方并连接于该上表面，且该本体区完全位于该漂移阱区上，且于一横向上，该漂移阱区与该本体区连接；一栅极，于该纵向上，形成于该上表面上，且部分该栅极堆叠并连接部分该本体区的正上方，且该栅极另一部分堆叠并连接部分该漂移阱区的正上方；一源极，具有该第二导电型，于该纵向上，形成于该上表面下方并接触于该上表面，于该横向上邻接于该本体区，且该源极连接于该栅极的一第一侧下方；一漏极，具有该第二导电型，于该纵向上，形成于该上表面下方并接触于该上表面，且于该横向上邻接于该漂移阱区，与该源极由该本体区以及该漂移阱区隔开，且于该横向上，该漏极位于该栅极的一第二侧外，与该源极位于该栅极的不同侧；以及多个埋柱(buried column)，具有该第一导电型，于该纵向上，形成于该上表面下方一预设距离之下，并不接触于该上表面，且该漂移阱区包围每一埋柱的至少一部分，使该多个埋柱与该漂移阱区交错排列。

在一较佳实施例中，该高压MOS元件还包含一深阱区，具有该第一导电型，于该纵向上，形成于该漂移阱区之下，且该深阱区与该多个埋柱连接。

在一较佳实施例中，该高压MOS元件还包含一场氧化区，于该纵向上，形成于该上表面上，且部分该栅极堆叠并连接部分该场氧化区正上方。

在一较佳实施例中，该高压MOS元件还包含一本体极，具有该第一导电型，于该纵向上，形成于该上表面下方并连接于该上表面，并连接于该本体区，以作为该本体区的电气接点。

在一较佳实施例中，其中该多个埋柱与介于该本体区与该漏极间的该漂移阱区，于一不导通操作时，完全耗尽。

在一种较佳实施例中，该预设距离大于0.1微米(μm)。

就另一个观点言，本发明还提供了一种高压金属氧化物半导体(Metal OxideSemiconductor，MOS)元件制造方法，包含：提供一半导体基板，于一纵向上，具有相对的一上表面与一下表面；形成一本体区于该上表面下方并连接于该上表面，该本体区具有一第一导电型；形成一漂移阱区于该上表面下方并连接于该上表面，该漂移阱区具有一第二导电型，且该本体区完全位于该漂移阱区上，且于一横向上，该漂移阱区与该本体区连接；形成一栅极于该上表面上，且部分该栅极堆叠并连接部分该本体区的正上方，且该栅极另一部分堆叠并连接部分该漂移阱区的正上方；形成一源极于该上表面下方并接触于该上表面，该源极具有该第二导电型，且于该横向上邻接于该本体区，且该源极连接于该栅极的一第一侧下方；形成一漏极于该上表面下方并接触于该上表面，该漏极具有该第二导电型，且于该横向上邻接于该漂移阱区，且该漏极与该源极由该本体区以及该漂移阱区隔开，且于该横向上，该漏极位于该栅极的一第二侧外，与该源极位于该栅极的不同侧；以及形成多个埋柱(buried column)于该上表面下方一预设距离之下，并不接触于该上表面，该埋柱具有该第一导电型，且该漂移阱区包围每一埋柱的至少一部分，使该多个埋柱与该漂移阱区交错排列。

在一较佳实施例中，该高压MOS元件制造方法还包含以下步骤：形成一深阱区于该漂移阱区之下，该深阱区具有该第一导电型，且该深阱区与该多个埋柱连接。

在一较佳实施例中，该高压MOS元件制造方法还包含以下步骤：形成一场氧化区于该上表面上，且部分该栅极堆叠并连接部分该场氧化区正上方。

在一较佳实施例中，该高压MOS元件制造方法还包含以下步骤：形成一本体极于该上表面下方并连接于该上表面，并连接于该本体区，以作为该本体区的电气接点。

在一较佳实施例中，该多个埋柱与介于该本体区与该漏极间的该漂移阱区，于一不导通操作时，完全耗尽。

以下通过具体实施例详加说明，应当更容易了解本发明的目的、技术内容、特点及其所实现的功效。

附图说明

图1A、1B与1C分别显示一种现有技术的高压金属氧化物半导体元件的俯视示意图与对应的剖面示意图及立体图；

图2A、2B与2C分别显示本发明的高压金属氧化物半导体元件的一种实施例的俯视示意图与对应的剖面示意图及立体图；

图3A-3C显示本发明的第一个实施例；

图4A-4C显示本发明的第二个实施例；

图5A-5C显示本发明的第三个实施例；

图6A与6B显示本发明的第四个实施例；

图7A与7B显示本发明的第五个实施例；

图8A与8B显示本发明的第六个实施例；

图9A与9B显示本发明的第七个实施例；

图10A-10L显示本发明的第八个实施例；

图11A-11L显示本发明的第九个实施例。

图中符号说明

100，200，300，400，500，600，700，800，900，1100高压MOS元件

11 半导体基板

11’ 上表面

11” 下表面

12 阱区

13 绝缘氧化区

13’ 场氧化区

13a 操作区

14 漂移区

15，25 栅极

16 源极

16’ 漏极

22 漂移阱区

24 本体区

27 本体极

38 深阱区

39，49 埋柱

A-A’ 剖线

d 预设距离

S1 第一侧

S2 第二侧

具体实施方式

本发明中的附图均属示意，主要意在表示工艺步骤以及各层之间的上下次序关系，至于形状、厚度与宽度则并未依照比例绘制。

请参阅图3A-3C，图中分别显示根据本发明的高压金属氧化物半导体元件的一种实施例(高压MOS元件300)的俯视图与对应的剖面图(图3B对应于俯视图的剖线A-A’)及立体图图3C。如图3A、3B与3C所示，高压MOS元件300形成于一半导体基板11，其于一纵向上(如图3B中的虚线箭头方向，下同)，具有相对的一上表面11’与一下表面11”。高压MOS元件300包含：阱区12、绝缘氧化区13、漂移区14、栅极15、源极16、漏极16’以及埋柱39。

请继续参阅图3A、3B与3C，其中阱区12具有第一导电型，形成于半导体基板11中，且于纵向上，位于上表面11’下方并连接于该上表面11’。绝缘氧化区13形成于上表面11’上，用以定义高压MOS元件300的操作区13a，其中，操作区13a是指在导通与不导通的操作中，施加电压与电流的主要范围。漂移区14具有第二导电型，于纵向上，位于上表面11’下方并连接于该上表面11’，且漂移区14完全位于阱区12上；且于横向上(如图3B中的实线箭头方向，下同)，漂移区14与阱区12连接。栅极15形成于上表面11’上，且于纵向上，部分栅极15堆叠并接触于部分阱区12的正上方，且另一部分栅极15堆叠于部分漂移区14的正上方；需说明的是，栅极15在纵向垂直投影仅与阱区12重叠之处，为高压MOS元件300的沟道区。源极16具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，于横向上邻接于阱区12，且源极16连接于栅极15的第一侧S1下方。漏极16’具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，且于横向上邻接于漂移区14，与源极16由阱区12以及漂移区14隔开，且于横向上，漏极16’位于栅极15的第二侧S2外，与源极16位于栅极15的不同侧。

请继续参阅图3A、3B与3C，多个埋柱39具有第一导电型，于纵向上，形成于上表面11’下方一预设距离d之下，并不接触于上表面11’，如图所示，且漂移区14包围每一埋柱39的至少一部分，使多个埋柱39与漂移区14交错排列。一种较佳的实施方式，多个埋柱39与介于阱区12与漏极16’间的漂移区14，于不导通操作时，完全耗尽。

值得注意的是，本发明优于现有技术的其中一个技术特征在于：根据本发明，以高压MOS元件300为例，第一导电型多个埋柱39与第二导电型漂移区14在具有高反偏电压差(reverse bias voltage)时，可通过相邻的两埋柱39与其间隔中的漂移区14的耗尽(depletion)效应，而产生超结(super junction)，也就是，两相邻的埋柱39与其间隔中的漂移区14在此情况下全部成为耗尽区，如此一来，可承受较高的电压，提高崩溃防护电压；且在另一方面，由于埋柱39与上表面11’间具有预设距离d，使得高压MOS元件300在导通操作时的导通电流不因埋柱39而降低，这使得导通电阻不受影响，即，根据本发明的高压MOS元件300相较于现有技术，可以提高崩溃防护电压又不致影响导通电阻，因而可降低成本或是增加效率，或扩大其应用范围。一种较佳的实施方式中，埋柱39与阱区12电连接，或埋柱39由阱区12提供偏压。一种较佳的实施方式中，预设距离d大于0.1微米(μm)。

需说明的是，前述的“第一导电型”与“第二导电型”是指于高压MOS元件中，以不同导电型的杂质掺杂于半导体组成区域(例如但不限于前述的漂移区、本体区、本体连接区、源极、漏极与栅极等区域)内，使得半导体组成区域成为第一或第二导电型(例如但不限于第一导电型为N型，而第二导电型为P型，或反之亦可)。另外需说明的是，上表面11’是指半导体基板11在纵向上的上缘的表面，高压MOS元件导通操作时会有电流流经，上表面11’会受到高压MOS元件各部分区域影响，如氧化区位置，而在形貌上会有高低起伏。

此外需说明的是，所谓的高压MOS元件，是指于正常操作时，施加于漏极的电压高于一特定的电压，例如5V或其他更高的电压；本实施例中，高压MOS元件的漏极16’与前述的通道区之间，以漂移区14隔开，且漂移区14与漏极16’的横向距离根据正常操作时所承受的操作电压而调整，因而可操作于前述较高的特定电压。

图4A-4C显示本发明的第二个实施例。图4A-4C分别显示根据本发明的高压金属氧化物半导体元件的一种实施例(高压MOS元件400)的俯视图与对应的剖面图(图4B对应于俯视图的剖线A-A’)及立体图图4C。如图4A、4B与4C所示，高压MOS元件400形成于半导体基板11，其于纵向上(如图4B中的虚线箭头方向，下同)，具有相对的上表面11’与下表面11”。高压MOS元件400包含：阱区12、绝缘氧化区13、漂移区14、栅极15、源极16、漏极16’、深阱区38以及埋柱49。

请继续参阅图4A、4B与4C，其中阱区12具有第一导电型，形成于半导体基板11中，且于纵向上，位于上表面11’下方并连接于该上表面11’。绝缘氧化区13形成于上表面11’上，用以定义高压MOS元件400的操作区13a，其中，操作区13a是指在导通与不导通的操作中，施加电压与电流的主要范围。漂移区14具有第二导电型，于纵向上，位于上表面11’下方并连接于该上表面11’，且漂移区14完全位于阱区12上；且于横向上(如图4B中的实线箭头方向，下同)，漂移区14与阱区12连接。栅极15形成于上表面11’上，且于纵向上，部分栅极15堆叠并接触于部分阱区12的正上方，且另一部分栅极15堆叠于部分漂移区14的正上方；需说明的是，栅极15在纵向垂直投影仅与阱区12重叠之处，为高压MOS元件400的沟道区。源极16具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，于横向上邻接于阱区12，且源极16连接于栅极15的第一侧S1下方。漏极16’具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，且于横向上邻接于漂移区14，与源极16由阱区12以及漂移区14隔开，且于横向上，漏极16’位于栅极15的第二侧S2外，与源极16位于栅极15的不同侧。

请继续参阅图4A、4B与4C，深阱区38具有第一导电型，于纵向上，形成于阱区12与漂移区14之下并与阱区12上下连接，且深阱区38与多个埋柱49连接。多个埋柱49具有第一导电型，于纵向上，形成于上表面11’下方一预设距离d之下，并不接触于上表面11’，如图所示，且漂移区14包围每一埋柱49的一部分，使多个埋柱49与漂移区14交错排列。一种较佳的实施方式中，预设距离d大于0.1微米(μm)。

本实施例与第一个实施例不同之处，首先，在于第一个实施例的多个埋柱39沿着横向上平行排列，而在本实施例的多个埋柱49则是沿着宽度方向(如图4A与4C图中的虚线箭头方向，下同)平行排列。此外，本实施例高压MOS元件400相较于高压MOS元件300还包含深阱区38，可以与埋柱49电连接，以偏压埋柱49。一种较佳的实施方式，多个埋柱49与介于阱区12与漏极16’间的漂移区14，于不导通操作时，完全耗尽。

图5A-5C显示本发明的第三个实施例。图5A-5C分别显示根据本发明的高压金属氧化物半导体元件的一种实施例(高压MOS元件500)的俯视图与对应的剖面图(图5B对应于俯视图的剖线A-A’)及立体图图5C。如图5A、5B与5C所示，高压MOS元件500形成于半导体基板11，其于纵向上(如图5B中的虚线箭头方向，下同)，具有相对的上表面11’与下表面11”。高压MOS元件500包含：漂移阱区22、绝缘氧化区13、本体区24、栅极15、源极16、漏极16’、本体极27、深阱区38以及埋柱39。

请继续参阅图5A、5B与5C，其中漂移阱区22具有第二导电型，形成于半导体基板11中，且于纵向上，位于上表面11’下方并连接于该上表面11’。绝缘氧化区13形成于上表面11’上，用以定义高压MOS元件500的操作区13a，其中，操作区13a是指在导通与不导通的操作中，施加电压与电流的主要范围。本体区24具有第一导电型，于纵向上，位于上表面11’下方并连接于该上表面11’，且本体区24完全位于漂移阱区22上，且于横向上(如图5B图中的实线箭头方向，下同)，漂移阱区22与本体区24连接。栅极15形成于上表面11’上，且于纵向上，部分栅极15堆叠并接触于部分漂移阱区22的正上方，且另一部分栅极15堆叠于部分本体区24的正上方；需说明的是，栅极15在纵向垂直投影仅与本体区24重叠之处，为高压MOS元件500的沟道区。源极16具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，于横向上邻接于本体区24，且源极16连接于栅极15的第一侧S1下方。漏极16’具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，且于横向上邻接于漂移阱区22，与源极16由漂移阱区22以及本体区24隔开，且于横向上，漏极16’位于栅极15的第二侧S2外，与源极16位于栅极15的不同侧。

请继续参阅图5A、5B与5C，深阱区38具有第一导电型，于纵向上，形成于漂移阱区22与本体区24之下并与漂移阱区22上下连接，且深阱区38与多个埋柱39连接。多个埋柱39具有第一导电型，于纵向上，形成于上表面11’下方一预设距离d之下，并不接触于上表面11’，如图所示，且漂移阱区22包围每一埋柱39的至少一部分，使多个埋柱39与漂移阱区22交错排列。一种较佳的实施方式中，埋柱39与深阱区38电连接，或埋柱39由深阱区38提供偏压。一种较佳的实施方式中，预设距离d大于0.1微米(μm)。在一种较佳的实施例中，多个埋柱39与介于本体区24与漏极16’间的漂移阱区22，于不导通操作时，完全耗尽。本体极27具有第一导电型，于纵向上，形成于上表面11’下方并连接于上表面11’，并连接于本体区24，以作为本体区24的电气接点。

本实施例与第一个实施例不同之处，首先，在于第一个实施例具有阱区12与漂移区14，漂移区14完全位于阱区12上，而在本实施例的本体区24完全位于漂移阱区22上。此外，本实施例高压MOS元件500相较于高压MOS元件300还包含深阱区38，可以与埋柱39电连接，以偏压埋柱39。

图6A与6B显示本发明的第四个实施例。图6A与6B分别显示根据本发明的高压金属氧化物半导体元件的一种实施例(高压MOS元件600)的俯视图与对应的剖面图(图6B对应于俯视图的剖线A-A’)。如图6A与6B所示，高压MOS元件600形成于半导体基板11，其于纵向上(如图6B图中的虚线箭头方向，下同)，具有相对的上表面11’与下表面11”。高压MOS元件600包含：漂移阱区22、绝缘氧化区13、本体区24、栅极15、源极16、漏极16’、本体极27以及埋柱39。

请继续参阅图6A与6B，其中漂移阱区22具有第二导电型，形成于半导体基板11中，且于纵向上，位于上表面11’下方并连接于该上表面11’。绝缘氧化区13形成于上表面11’上，用以定义高压MOS元件600的操作区13a，其中，操作区13a是指在导通与不导通的操作中，施加电压与电流的主要范围。本体区24具有第一导电型，于纵向上，位于上表面11’下方并连接于该上表面11’，且本体区24完全位于漂移阱区22上，且于横向上(如图6B中的实线箭头方向，下同)，漂移阱区22与本体区24连接。栅极15形成于上表面11’上，且于纵向上，部分栅极15堆叠并接触于部分漂移阱区22的正上方，且另一部分栅极15堆叠于部分本体区24的正上方；需说明的是，栅极15在纵向垂直投影仅与本体区24重叠之处，为高压MOS元件600的沟道区。源极16具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，于横向上邻接于本体区24，且源极16连接于栅极15的第一侧S1下方。漏极16’具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，且于横向上邻接于漂移阱区22，与源极16由漂移阱区22以及本体区24隔开，且于横向上，漏极16’位于栅极15的第二侧S2外，与源极16位于栅极15的不同侧。

请继续参阅图6A与6B，多个埋柱49具有第一导电型，于纵向上，形成于上表面11’下方一预设距离d之下，并不接触于上表面11’，如图所示，且漂移阱区22包围每一埋柱49的至少一部分，使多个埋柱49与漂移阱区22交错排列。一种较佳的实施方式中，埋柱49与本体区24电连接，或埋柱39由本体区24提供偏压。一种较佳的实施方式中，预设距离d大于0.1微米(μm)。在一种较佳的实施例中，多个埋柱49与介于本体区24与漏极16’间的漂移阱区22，于不导通操作时，完全耗尽。本体极27具有第一导电型，于纵向上，形成于上表面11’下方并连接于上表面11’，并连接于本体区24，以作为本体区24的电气接点。

本实施例与第三个实施例不同之处，首先，在于第三个实施例具有深阱区38，而在本实施例的高压MOS元件600不包含深阱区。此外，本实施例高压MOS元件600相较于高压MOS元件500，本体区24与埋柱49在横向上连接，可以与埋柱49电连接，以偏压埋柱49。再者，第三个实施例的多个埋柱39沿着横向上平行排列，而在本实施例的多个埋柱49则是沿着宽度方向平行排列。

图7A与7B显示本发明的第五个实施例。图7A与7B分别显示根据本发明的高压金属氧化物半导体元件的一种实施例(高压MOS元件700)的俯视图与对应的剖面图(图7B对应于俯视图的剖线A-A’)。如图7A与7B所示，高压MOS元件700形成于半导体基板11，其于纵向上(如图7B图中的虚线箭头方向，下同)，具有相对的上表面11’与下表面11”。高压MOS元件700包含：漂移阱区22、绝缘氧化区13、本体区24、栅极15、源极16、漏极16’、本体极27、深阱区38以及埋柱49。

请继续参阅图7A与7B，深阱区38具有第一导电型，于纵向上，形成于漂移阱区22与本体区24之下并与漂移阱区22上下连接，且深阱区38与多个埋柱49连接。其中漂移阱区22具有第二导电型，形成于半导体基板11中，且于纵向上，位于上表面11’下方并连接于该上表面11’。绝缘氧化区13形成于上表面11’上，用以定义高压MOS元件700的操作区13a，其中，操作区13a是指在导通与不导通的操作中，施加电压与电流的主要范围。本体区24具有第一导电型，于纵向上，位于上表面11’下方并连接于该上表面11’，且本体区24完全位于漂移阱区22上，且于横向上(如图7B中的实线箭头方向，下同)，漂移阱区22与本体区24连接。栅极15形成于上表面11’上，且于纵向上，部分栅极15堆叠并接触于部分漂移阱区22的正上方，且另一部分栅极15堆叠于部分本体区24的正上方；需说明的是，栅极15在纵向垂直投影仅与本体区24重叠之处，为高压MOS元件700的沟道区。源极16具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，于横向上邻接于本体区24，且源极16连接于栅极15的第一侧S1下方。漏极16’具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，且于横向上邻接于漂移阱区22，与源极16由漂移阱区22以及本体区24隔开，且于横向上，漏极16’位于栅极15的第二侧S2外，与源极16位于栅极15的不同侧。

请继续参阅图7A与7B，深阱区38具有第一导电型，于纵向上，形成于漂移阱区22与本体区24之下并与漂移阱区22上下连接，且深阱区38与多个埋柱49连接。多个埋柱49具有第一导电型，于纵向上，形成于上表面11’下方一预设距离d之下，并不接触于上表面11’，如图所示，且漂移阱区22包围每一埋柱49的至少一部分，使多个埋柱49与漂移阱区22交错排列。一种较佳的实施方式中，埋柱49与深阱区38电连接，或埋柱49由深阱区38提供偏压。一种较佳的实施方式中，预设距离d大于0.1微米(μm)。在一种较佳的实施例中，多个埋柱49与介于本体区24与漏极16’间的漂移阱区22，于不导通操作时，完全耗尽。本体极27具有第一导电型，于纵向上，形成于上表面11’下方并连接于上表面11’，并连接于本体区24，以作为本体区24的电气接点。

本实施例与第三个实施例不同之处，在于第三个实施例的多个埋柱39沿着横向上平行排列，而在本实施例的多个埋柱49则是沿着宽度方向平行排列。

图8A与8B显示本发明的第六个实施例。图8A与8B分别显示根据本发明的高压金属氧化物半导体元件的一种实施例(高压MOS元件800)的俯视图与对应的剖面图(图8B对应于俯视图的剖线A-A’)。如图8A与8B所示，高压MOS元件800形成于半导体基板11，其于纵向上(如图8B中的虚线箭头方向，下同)，具有相对的上表面11’与下表面11”。高压MOS元件800包含：漂移阱区22、绝缘氧化区13、场氧化区13’、本体区24、栅极25、源极16、漏极16’、本体极27以及埋柱49。

请继续参阅图8A与8B，其中漂移阱区22具有第二导电型，形成于半导体基板11中，且于纵向上，位于上表面11’下方并连接于该上表面11’。绝缘氧化区13形成于上表面11’上，用以定义高压MOS元件800的操作区13a，其中，操作区13a是指在导通与不导通的操作中，施加电压与电流的主要范围。场氧化区13’于纵向上，形成于上表面11’上，且部分栅极25堆叠并连接部分场氧化区13’正上方。本体区24具有第一导电型，于纵向上，位于上表面11’下方并连接于该上表面11’，且本体区24完全位于漂移阱区22上，且于横向上(如图8B中的实线箭头方向，下同)，漂移阱区22与本体区24连接。栅极25形成于上表面11’上，且于纵向上，部分栅极25堆叠并接触于部分漂移阱区22的正上方，且另一部分栅极25堆叠于部分本体区24的正上方；需说明的是，栅极25在纵向垂直投影仅与本体区24重叠之处，为高压MOS元件800的沟道区。源极16具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，于横向上邻接于本体区24，且源极16连接于栅极25的第一侧S1下方。漏极16’具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，且于横向上邻接于漂移阱区22，与源极16由漂移阱区22以及本体区24隔开，且于横向上，漏极16’位于栅极25的第二侧S2外，与源极16位于栅极25的不同侧。

请继续参阅图8A与8B，多个埋柱49具有第一导电型，于纵向上，形成于上表面11’下方一预设距离d之下，并不接触于上表面11’(上表面11’如图8B中粗黑虚线所示意)，如图所示，且漂移阱区22包围每一埋柱49的至少一部分，使多个埋柱49与漂移阱区22交错排列。一种较佳的实施方式中，埋柱49与本体区24电连接，或埋柱39由本体区24提供偏压。一种较佳的实施方式中，预设距离d大于0.1微米(μm)。在一种较佳的实施例中，多个埋柱49与介于本体区24与漏极16’间的漂移阱区22，于不导通操作时，完全耗尽。本体极27具有第一导电型，于纵向上，形成于上表面11’下方并连接于上表面11’，并连接于本体区24，以作为本体区24的电气接点。

本实施例与第四个实施例不同之处，首先，在于相较第三个实施例，本实施例的高压MOS元件800还包含场氧化区13’。此外，本实施例高压MOS元件800中，部分栅极25堆叠并连接部分场氧化区13’正上方。

图9A与9B显示本发明的第七个实施例。图9A与9B分别显示根据本发明的高压金属氧化物半导体元件的一种实施例(高压MOS元件900)的俯视图与对应的剖面图(图9B对应于俯视图的剖线A-A’)。如图9A与9B所示，高压MOS元件900形成于半导体基板11，其于纵向上(如图9B中的虚线箭头方向，下同)，具有相对的上表面11’与下表面11”。高压MOS元件900包含：漂移阱区22、绝缘氧化区13、场氧化区13’、本体区24、栅极25、源极16、漏极16’、本体极27、深阱区38以及埋柱39。

请继续参阅图9A与9B，其中深阱区38具有第一导电型，于纵向上，形成于漂移阱区22与本体区24之下并与漂移阱区22上下连接，且深阱区38与多个埋柱39连接。漂移阱区22具有第二导电型，形成于半导体基板11中，且于纵向上，位于上表面11’下方并连接于该上表面11’。绝缘氧化区13形成于上表面11’上，用以定义高压MOS元件900的操作区13a，其中，操作区13a是指在导通与不导通的操作中，施加电压与电流的主要范围。场氧化区13’于纵向上，形成于上表面11’上，且部分栅极25堆叠并连接部分场氧化区13’正上方。本体区24具有第一导电型，于纵向上，位于上表面11’下方并连接于该上表面11’，且本体区24完全位于漂移阱区22上，且于横向上(如图9B中的实线箭头方向，下同)，漂移阱区22与本体区24连接。栅极25形成于上表面11’上，且于纵向上，部分栅极25堆叠并接触于部分漂移阱区22的正上方，且另一部分栅极25堆叠于部分本体区24的正上方；需说明的是，栅极25在纵向垂直投影仅与本体区24重叠之处，为高压MOS元件900的沟道区。源极16具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，于横向上邻接于本体区24，且源极16连接于栅极25的第一侧S1下方。漏极16’具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，且于横向上邻接于漂移阱区22，与源极16由漂移阱区22以及本体区24隔开，且于横向上，漏极16’位于栅极25的第二侧S2外，与源极16位于栅极25的不同侧。

请继续参阅图9A与9B，多个埋柱39具有第一导电型，于纵向上，形成于上表面11’下方一预设距离d之下，并不接触于上表面11’(上表面11’如图9B中粗黑虚线所示意)，如图所示，且漂移阱区22包围每一埋柱39的至少一部分，使多个埋柱39与漂移阱区22交错排列。一种较佳的实施方式中，埋柱39与深阱区38电连接，或埋柱39由深阱区38提供偏压。一种较佳的实施方式中，预设距离d大于0.1微米(μm)。本体极27具有第一导电型，于纵向上，形成于上表面11’下方并连接于上表面11’，并连接于本体区24，以作为本体区24的电气接点。

本实施例与第六个实施例不同之处，首先，在于本实施例高压MOS元件900相较于高压MOS元件800还包含深阱区38，可以与埋柱39电连接，以偏压埋柱39。此外，本实施例的多个埋柱39沿着横向上平行排列，而在第六实施例的多个埋柱49则是沿着宽度方向平行排列。

图10A-10L显示本发明的第八个实施例。图10A-10L显示根据本发明的高压MOS元件(高压MOS元件300)制造方法的俯视及剖视示意图。首先，如俯视示意图图10A与剖视示意图图10B所示(图10B对应于俯视图图10A的剖线A-A’)，提供半导体基板11并形成阱区12。其中，半导体基板11例如但不限于为P型硅基板，当然也可以为其他半导体基板。半导体基板11于一纵向(如图中的虚线箭头方向)上，具有相对的一上表面11’与一下表面11”。阱区12具有第一导电型，形成于半导体基板11中，且于纵向上，位于上表面11’下方并连接于该上表面11’，形成阱区12的方式，例如但不限于以离子植入工艺步骤所形成。

接着，如俯视示意图图10C与剖视示意图图10D所示(图10D对应于俯视图图10C的剖线A-A’)，形成绝缘氧化区13于上表面11’上(上表面11’如图10D中粗黑虚线所示意)，用以定义高压MOS元件300的操作区13a，其中，操作区13a是指在导通与不导通的操作中，施加电压与电流的主要范围。

接着，如俯视示意图图10E与剖视示意图图10F所示(图10F对应于俯视图图10E的剖线A-A’)，形成漂移区14于上表面11’下方并连接于上表面11’，漂移区14具有第二导电型，且漂移区14完全位于阱区12上；且于横向上(如图10F中的实线箭头方向，下同)，漂移区14与阱区12连接。其中，形成漂移区14的方法，例如但不限于以微影工艺、离子植入工艺、与热工艺形成，此为本领域技术人员所熟知，在此不予赘述。

接着，如俯视示意图图10G与剖视示意图图10H所示(图10H图对应于俯视图图10G的剖线A-A’)，形成多个埋柱(buried column)39于上表面11’下方预设距离d之下，并不接触于上表面11’，埋柱39具有第一导电型，且漂移区14包围每一埋柱39的至少一部分，使多个埋柱39与漂移区14交错排列。其中，形成埋柱39的方法，例如但不限于以微影工艺、离子植入工艺、与热工艺形成，此为本领域技术人员所熟知，在此不予赘述。一种较佳的实施方式，多个埋柱39与介于阱区12与漏极16’间的漂移区14，于不导通操作时，完全耗尽。须说明的是，形成埋柱39的方法，例如其中的离子植入工艺步骤中，可以设定植入的深度以控制预设距离d；也可以在后续的步骤中，以另外的离子植入工艺步骤，在上表面11’至上表面11’下预设距离d的范围中，植入第二导电型杂质，以将上表面11’至上表面11’下预设距离d的范围，在漂移区14的范围内，形成第二导电型区域，以避免该区域具有第一导电型。

接着，如俯视示意图图10I与剖视示意图图10J所示(图10J对应于俯视图图10I的剖线A-A’)，形成栅极15于上表面11’上，且于纵向上，部分栅极15堆叠并接触于部分阱区12的正上方，且另一部分栅极15堆叠于部分漂移区14的正上方；需说明的是，栅极15在纵向垂直投影仅与阱区12重叠之处，为高压MOS元件300的沟道区。其中，栅极15包含了介电层、导体层、与间隔层，此为本领域技术人员所熟知，在此不予赘述。

接着，如俯视示意图图10K与剖视示意图图10L所示(图10L对应于俯视图图10K的剖线A-A’)，形成源极16与漏极16’。其中源极16具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，于横向上邻接于阱区12，且源极16连接于栅极15的第一侧S1下方。漏极16’具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，且于横向上邻接于漂移区14，与源极16由阱区12以及漂移区14隔开，且于横向上，漏极16’位于栅极15的第二侧S2外，与源极16位于栅极15的不同侧。其中，形成源极16与漏极16’的方法，例如但不限于以微影工艺、离子植入工艺、与热工艺形成，此为本领域技术人员所熟知，在此不予赘述。一种较佳的实施方式中，埋柱39与阱区12电连接，或埋柱39由阱区12提供偏压。一种较佳的实施方式中，预设距离d大于0.1微米(μm)。

图11A-11L显示本发明的第九个实施例。图11A-11L显示根据本发明的高压MOS元件(高压MOS元件1100)制造方法的俯视及剖视示意图。首先，如俯视示意图图11A与剖视示意图图11B所示(图11B对应于俯视图图11A的剖线A-A’)，提供半导体基板11并形成深阱区38与漂移阱区22。其中，半导体基板11例如但不限于为P型硅基板，当然也可以为其他半导体基板。半导体基板11于一纵向(如图中的虚线箭头方向)上，具有相对的一上表面11’与一下表面11”。深阱区38具有第一导电型，于纵向上，形成于漂移阱区22与后续步骤所形成的本体区24之下，并与漂移阱区22上下连接，且深阱区38与后续步骤所形成的多个埋柱39连接。漂移阱区22具有第二导电型，形成于半导体基板11中，且于纵向上，位于上表面11’下方并连接于该上表面11’，形成漂移阱区22与深阱区38的方式，例如但不限于以离子植入工艺步骤所形成。

接着，如俯视示意图图11C与剖视示意图图11D所示(图11D对应于俯视图图11C的剖线A-A’)，形成绝缘氧化区13与场氧化区13’于上表面11’上(上表面11’如图11D中粗黑虚线所示意)。绝缘氧化区13用以定义高压MOS元件1100的操作区13a，其中，操作区13a是指在导通与不导通的操作中，施加电压与电流的主要范围。后续步骤所形成的栅极25中，部分栅极25堆叠并连接部分场氧化区13’正上方。

接着，如俯视示意图图11E与剖视示意图图11F所示(图11F对应于俯视图图11E的剖线A-A’)，形成多个埋柱(buried column)49于上表面11’下方预设距离d之下，并不接触于上表面11’，埋柱49具有第一导电型，且漂移阱区22包围每一埋柱49的至少一部分，使多个埋柱49与漂移阱区22交错排列。一种较佳的实施方式中，埋柱49与深阱区38电连接，或埋柱49由深阱区38提供偏压。一种较佳的实施方式中，预设距离d大于0.1微米(μm)。在一种较佳的实施例中，多个埋柱49与介于本体区24与漏极16’间的漂移阱区22，于不导通操作时，完全耗尽。其中，形成埋柱49的方法，例如但不限于以微影工艺、离子植入工艺、与热工艺形成，此为本领域技术人员所熟知，在此不予赘述。须说明的是，形成埋柱49的方法，例如其中的离子植入工艺步骤中，可以设定植入的深度以控制预设距离d；也可以在后续的步骤中，以另外的离子植入工艺步骤，在上表面11’至上表面11’下预设距离d的范围中，植入第二导电型杂质，以将上表面11’至上表面11’下预设距离d的范围，在漂移阱区22的范围内，形成第二导电型区域，以避免该区域具有第一导电型。须说明的是，本实施例的多个埋柱49是沿着宽度方向平行排列，且埋柱49与深阱区38连接。

接着，如俯视示意图图11G与剖视示意图图11H所示(图11H对应于俯视图图11G的剖线A-A’)，形成本体区24，其具有第一导电型，于纵向上，位于上表面11’下方并连接于该上表面11’，且本体区24完全位于漂移阱区22上，且于横向上(如图11H中的实线箭头方向，下同)，漂移阱区22与本体区24连接。

接着，如俯视示意图图11I与剖视示意图图11J所示(图11J对应于俯视图图11I的剖线A-A’)，形成栅极25于上表面11’上，且于纵向上，部分栅极25堆叠并接触于部分本体区24的正上方，且另一部分栅极25堆叠于部分漂移阱区22的正上方；需说明的是，栅极25在纵向垂直投影仅与本体区24重叠之处，为高压MOS元件1100的沟道区。其中，栅极25包含了介电层、导体层、与间隔层，此为本领域技术人员所熟知，在此不予赘述。

接着，如俯视示意图图11K与剖视示意图图11L所示(图11L对应于俯视图图11K的剖线A-A’)，形成源极16、漏极16’与本体极27。其中源极16具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，于横向上邻接于本体区24，且源极16连接于栅极25的第一侧S1下方。漏极16’具有第二导电型，于纵向上，形成于上表面11’下方并接触于上表面11’，且于横向上邻接于漂移阱区22，与源极16由本体区24以及漂移阱区22隔开，且于横向上，漏极16’位于栅极25的第二侧S2外，与源极16位于栅极25的不同侧。本体极27具有第一导电型，于纵向上，形成于上表面11’下方并连接于上表面11’，并连接于本体区24，以作为本体区24的电气接点。其中，形成源极16、漏极16’与本体极27的方法，例如但不限于以微影工艺、离子植入工艺、与热工艺形成，此为本领域技术人员所熟知，在此不予赘述。

以上已针对较佳实施例来说明本发明，但以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。所说明的各个实施例，并不限于单独应用，也可以组合应用。此外，在本发明的相同精神下，本领域技术人员可以想到各种等效变化以及各种组合，例如，在不影响元件主要的特性下，可加入其他工艺步骤或结构，如临界电压调整区、高压阱区、或是埋层等；再如，微影技术并不限于光罩技术，也可包含电子束微影技术；又如，埋柱的形式，以长板状为主，排列也以平行排列为主，也可以有不同的形状，只要在埋柱与阱区或漂移阱区为反向偏压时，形成超级结的形式，具有提高崩溃防护电压；且埋柱上缘与半导体基板上表面具有预设距离，使高压MOS元件在导通操作时，埋柱不明显影响导通电流在上表面的电流即可。本发明的范围应涵盖上述及其他所有等效变化。以上已针对较佳实施例来说明本发明，以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。在本发明的相同精神下，本领域技术人员可以想到各种等效变化。

Claims (6)

1.一种高压金属氧化物半导体元件，其特征在于，形成于一半导体基板，其中该半导体基板于一纵向上，具有相对的一上表面与一下表面，该高压金属氧化物半导体元件包含：

一阱区，具有一第一导电型，于该纵向上，形成于该上表面下方并连接于该上表面；

一漂移区，具有一第二导电型，于该纵向上，形成于该上表面下方并连接于该上表面，且该漂移区完全位于该阱区上，且于一横向上，该漂移区与该阱区连接；

一栅极，于该纵向上，形成于该上表面上，且部分该栅极堆叠并连接部分该阱区的正上方，且该栅极另一部分堆叠并连接部分该漂移区的正上方；

一源极，具有该第二导电型，于该纵向上，形成于该上表面下方并接触于该上表面，于该横向上邻接于该阱区，且该源极连接于该栅极的一第一侧下方；

一漏极，具有该第二导电型，于该纵向上，形成于该上表面下方并接触于该上表面，且于该横向上邻接于该漂移区，与该源极由该阱区以及该漂移区隔开，且于该横向上，该漏极位于该栅极的一第二侧外，与该源极位于该栅极的不同侧；

多个埋柱，具有该第一导电型，于该纵向上，形成于该上表面下方一预设距离之下，并不接触于该上表面，且该漂移区包围每一埋柱的至少一部分，使该多个埋柱与该漂移区交错排列；以及

一深阱区，具有该第一导电型，于该纵向上，形成于该阱区与该漂移区之下，且该深阱区与该多个埋柱连接。

2.如权利要求1所述的高压金属氧化物半导体元件，其中，两相邻的该埋柱与其间隔中的该漂移区，于一不导通操作时，完全耗尽。

3.如权利要求1所述的高压金属氧化物半导体元件，其中，该预设距离d大于0.1微米。

4.一种高压金属氧化物半导体元件制造方法，其特征在于，包含：

提供一半导体基板，于一纵向上，具有相对的一上表面与一下表面；

形成一阱区于该上表面下方并连接于该上表面，该阱区具有一第一导电型；

形成一漂移区于该上表面下方并连接于该上表面，且该漂移区完全位于该阱区上，该漂移区具有一第二导电型，且于一横向上，该漂移区与该阱区连接；

形成一栅极于该上表面上，且部分该栅极堆叠并连接部分该阱区的正上方，且该栅极另一部分堆叠并连接部分该漂移区的正上方；

形成一源极于该上表面下方并接触于该上表面，该源极具有该第二导电型，且于该横向上邻接于该阱区，且该源极连接于该栅极的第一侧下方；

形成一漏极于该上表面下方并接触于该上表面，该漏极具有该第二导电型，且于该横向上邻接于该漂移区，且该漏极与该源极由该阱区以及该漂移区隔开，且于该横向上，该漏极位于该栅极的一第二侧外，与该源极位于该栅极的不同侧；

形成多个埋柱于该上表面下方一预设距离之下，并不接触于该上表面，该埋柱具有该第一导电型，且该漂移区包围每一埋柱的至少一部分，使该多个埋柱与该漂移区交错排列；以及

形成一深阱区于该阱区与该漂移区之下，该深阱区具有该第一导电型，且该深阱区与该多个埋柱连接。

5.如权利要求4所述的高压金属氧化物半导体元件制造方法，其中，两相邻的该埋柱与其间隔中的该漂移区，于一不导通操作时，完全耗尽。

6.如权利要求4所述的高压金属氧化物半导体元件制造方法，其中，该预设距离大于0.1微米。

Images