CN109151349B - 全信息读出的像素单元电路及全信息读出方法 - Google Patents

Abstract

本发明提供一种全信息读出的像素探测器的像素单元电路及全信息读出方法，实现了对事例全部关键信息的无损探测。其中，像素单元电路包括：入射电荷探测单元，将入射电荷转换为数字脉冲输出，数字脉冲的底宽与入射电荷量成正比；信息分离单元，从数字脉冲分离出入射电荷的到达时间和电荷量，并生成像素的地址编码；信息读出单元，基于事例驱动实现数据的读出，当像素单元有入射电荷时，根据优先仲裁逻辑，读出入射电荷的到达时间、电荷量、以及像素的地址编码。

Description

全信息读出的像素单元电路及全信息读出方法

技术领域

本发明涉及像素探测器的领域，尤其涉及全信息读出的像素探测器的像素单元电路及全信息读出方法。

背景技术

像素读出芯片及其像素单元电路结构，是像素探测器、特别是混合型像素探测器的关键组成部分。图1是像素探测器的结构示意图，如图1所示，像素探测器整体一般由像素读出芯片101和传感器102通过倒装焊点阵互联，其中传感器102完成对信号的探测，将物理事例转换为电信号，并通过倒装焊焊点传给像素读出芯片101，像素读出芯片101完成电信号的信号处理，并将其转换为数字信号传输给上位机。

像素读出芯片101由像素单元电路104呈阵列式排列组成灵敏探测区，由相关的外围电路辅助完成芯片的控制和数据读出。灵敏探测区可以实现对物理事件的探测和成像，而像素单元电路104就构成了图像中的像素点。像素单元电路104通常决定了整个像素探测器的探测与工作模式，它所获取的物理信息质量决定了整个探测器的性能，是像素探测器的核心部分。

传统意义上的像素读出芯片或像素探测系统，主要基于电荷积分的方式完成对信号的探测。例如CCD、CMOS相机等等，通过同感光二极管相连的电容对电荷进行积分，将积分之后的幅度通过逐行扫描方式进行读出。这种探测模式只能对一段时间内的信号进行积分探测，无法分辨单个事例。此外，这种方法也无法有效分辨信号和噪声，信噪比不高。

为了有效的对单个光子或入射粒子进行分辨，发展出一类基于单光子计数的像素读出芯片形式。这类芯片在其像素单元电路汇总对单个入射信号进行低噪声前端放大和过阈甄别，将入射信号转换为数字脉冲。之后通过像素单元电路中的计数器对脉冲进行计数。其后，芯片需要按一定的刷新频率将各像素的计数结果进行读出并清零，以便开始新一轮的计数。如果以各像素的计数作为图像亮度，像素的二维位置对应图像点的位置，所读出的数据就形成了一帧图像，即芯片通常工作在帧刷新模式下。这种基于单光子计数的探测模式实现了对单个事例的探测，并通过放大甄别有效分辨了信号和噪声，提高了信噪比。然而，该模式对单个事例的信息获取仅限于“有”或“无”，每个事例中所包含其他大部分信息都将被舍弃。此外，受限于芯片通常所采用的帧刷新模式，在每帧所获得的读出数据中，实际也仅为一段时间内多个事例的计数之和，只有在极端情况-即该帧仅有一个入射事例时，才能分辨出这个单事例。即，单光子计数模式虽然实现了对单光子的探测，但却仍然没有实现对单光子事例的读出。

发明内容

针对以上的技术问题，本发明提供一种全信息读出的像素探测器的像素单元电路及全信息读出方法。每个像素单元电路均可以对每个入射事例的到达时间和信号能量(幅度)进行同时探测，并且与此同时，还将给出每个被击中像素的二维位置信息，进而通过事例驱动型的读出结构，每个事例的探测信息将被有序的读出。由此，本发明就实现了对事例全部关键信息的无损探测。

本发明提供了一种全信息读出的像素单元电路，包括：入射电荷探测单元，将入射电荷转换为数字脉冲输出，数字脉冲的底宽与入射电荷量成正比；信息分离单元，从数字脉冲分离出入射电荷的到达时间和电荷量，并生成像素的地址编码；信息读出单元，基于事例驱动实现数据的读出，当像素单元有入射电荷时，根据优先仲裁逻辑，读出入射电荷的到达时间、电荷量、以及像素的地址编码。

此外，优选入射电荷探测单元包括前置放大器、恒流源和比较器，恒流源作为前置放大器的反馈放电结构，入射电荷输入至前置放大器，从前置放大器输出三角波，通过比较器转换为数字脉冲，该数字脉冲的底宽与入射电荷量成正比。

此外，优选信息分离单元包括：脉冲前沿检测单元，检测入射电荷探测单元输出的数字脉冲的前沿，并产生锁存短脉冲；第一锁存器，脉冲前沿检测单元所产生的锁存短脉冲触发第一锁存器锁存该前沿的时刻的时间戳标志，即入射电荷的到达时间；脉冲后沿检测单元，检测入射电荷探测单元输出的数字脉冲的后沿，并产生锁存短脉冲；第二锁存器，脉冲后沿检测单元所产生的锁存短脉冲触发第二锁存器锁存该后沿的时刻的时间戳标志，前沿时间戳和后沿时间戳的差对应于电荷量；像素地址编码生成器，输出所击中的像素的地址编码；击中标志生成单元，当所述入射电荷探测单元输出数字脉冲时，生成击中标志。

此外，优选信息读出单元包括优先级仲裁单元，当击中标志生成单元生成击中标志时，优先级仲裁单元发出读出请求信号，当接收到读出应答信号时，判断同一列上该像素之前的像素的击中标志是否存在，如果存在击中标志，则不执行该像素的数据读出操作，如果该像素之前的像素的击中标志已被清除，则执行该像素的数据读出操作，通过数据总线传输所述信息分离单元所输出的前沿时间戳、后沿时间戳和像素的地址编码，信息读出后清除该像素的击中标志。

本发明还提供一种像素单元电路的全信息读出方法，包括以下步骤：入射电荷探测步骤，将入射电荷转换为数字脉冲输出，数字脉冲的底宽与入射电荷量成正比；信息分离步骤，从数字脉冲分离出入射电荷的到达时间和电荷量，并生成像素的地址编码；信息读出步骤，当像素单元有入射电荷到达时，根据优先仲裁逻辑，读出入射电荷的到达时间、电荷量、以及像素的地址编码。

此外，优选入射电荷探测步骤进一步包括以下步骤：入射电荷输入至前置放大器，恒流源作为前置放大器的反馈放电结构，从前置放大器输出三角波，三角波通过比较器被转换为数字脉冲，该数字脉冲的底宽与入射电荷量成正比。

此外，优选信息分离步骤进一步包括以下步骤：脉冲前沿检测步骤，检测入射电荷探测步骤输出的数字脉冲的前沿，并产生锁存短脉冲；第一锁存步骤，脉冲前沿检测步骤所产生的锁存短脉冲触发第一锁存器锁存该前沿的时刻的时间戳标志，即入射电荷的到达时间；脉冲后沿检测步骤，检测入射电荷探测步骤输出的数字脉冲的后沿，并产生锁存短脉冲；第二锁存步骤，脉冲后沿检测步骤所产生的锁存短脉冲触发第二锁存器锁存该后沿的时刻的时间戳标志，前沿时间戳和后沿时间戳的差对应于电荷量；像素地址编码生成步骤，输出所击中的像素的地址编码；击中标志生成步骤，当所述入射电荷探测步骤输出数字脉冲时，生成击中标志。

此外，优选信息读出步骤进一步包括优先级仲裁步骤，当击中标志生成步骤生成击中标志时，通过该像素单元所在的列总线发出读出请求信号，当接收到读出应答信号时，判断该像素之前的像素的击中标志是否存在，如果存在击中标志，则不执行该像素的数据读出操作，如果该像素之前的像素的击中标志已被清除，则执行该像素的数据读出操作，通过数据总线传输所述信息分离步骤所输出的前沿时间戳、后沿时间戳和像素的地址编码，信息读出后清除该像素的击中标志。

基于本发明的全信息读出的像素单元电路以及全信息读出方法，可同时获取每个入射电荷的到达时间、电荷能量，并给出电荷在像素阵列中的二维击中位置，这样就给出了每个入射事例的全部关键信息。相比传统像素探测器单元电路仅能同时给出幅度或时间等单一信息，本发明的像素单元电路利用紧凑的结构获得了击中事例的全部关键信息，并可同时保证较高的信噪比。结合高速数据读出，可以实现一种全新的动态探测模式。

本发明的全信息读出的像素单元电路结构以及全信息读出方法，关键点在于事例探测、信息分离、信息读出三个主要组成，由此在传统像素探测器读出电路的基础上实现了关键创新，并实现了一种全新的探测和成像模式。各个部分的关键创新点在于：事例探测部分在不显著增加复杂度的前提下，通过恒流源反馈结构，实现了三角波型输出；信息分离部分改变了传统像素单元电路依赖全局时钟的做法，改为基于边缘探测和时间戳锁存，在不显著增加电路面积的前提下增加了功能复杂度；而信息读出部分也在传统像素电路基于帧刷新读出的基础上，改进为与数据率相适应的事例驱动型读出，提高了单元电路的可接收计数率水平。

基于本发明的全信息读出的像素单元电路以及全信息读出方法，可以实现一种全新的无损成像模式。每个像素点除了位置信息外，还同时包含了时间和强度信息，如果将事例按照时间顺序重建，就可以实现整个物理过程的连续、无损的动态探测。

附图说明

图1是像素探测器的结构示意图。

图2是本发明涉及的全信息读出的像素探测器的像素单元电路的结构图。

图3是优先级读出仲裁逻辑的流程图。

图4是以一列像素为例的像素击中、优先级仲裁以及数据读出的时序图。

图5是本发明涉及的全信息读出方法的流程图。

图6是全信息读出方法的信息分离步骤的流程图。

具体实施方式

下面将结合附图，对本发明实施例的技术方案进行清楚、完整地描述，显然所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域相关技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护的范围。

图2是本发明涉及的全信息读出的像素探测器的像素单元电路的结构图。该像素单元电路依次实现了对入射事例的探测、信息分离，以及信息读出三个功能，下面将依次阐述各项功能的具体实现。

如图2所示，前置放大器201和比较器203构成了入射电荷探测单元。这部分大体上与一般的单光子计数型像素芯片中的像素单元电路类似。首先，入射电荷输入至前置放大器201，该前置放大器201通常为电荷灵敏前置放大器，实现对入射电荷的低噪声放大，并且其输出信号幅度与入射电荷量成正比。然而，与一般的像素单元电路不同，为了实现对入射事例的全信息探测，该电荷灵敏前置放大器201的反馈放电结构需要基于恒流源结构202，从而使得前置放大器201的输出波形呈现三角波特征，如图中所示。由此，在信号幅度与电荷量成正比的基础上，进一步实现了前置放大器的输出信号的底宽也同事例的电荷量成正比。然后，前置放大器201的输出信号输入至比较器203，通过在比较器203与固定阈值电平比较，该三角波将被转换为数字脉冲。这也使得该数字脉冲的底宽与入射电荷量成正比，并且完成了像素单元电路对单个入射事例的探测过程。

接下来，信息分离单元完成对事例被探测信息的存储。与一般的单光子计数型像素单元电路不同，本发明涉及的像素单元电路结构并不基于传统结构中的计数器，而是基于对事例脉冲的边沿检测和时间戳锁存完成。其中，时间戳标志由芯片的定时用时钟在时间计数器中产生二进制计数，再通过总线扇出到每个像素中。如图2所示，脉冲前沿检测单元204、第一锁存器208、脉冲后沿检测单元205、第二锁存器209、像素地址编码生成器207以及击中标志生成单元206构成了信息分离单元。

其中，脉冲前沿检测单元204检测到之前的入射电荷探测单元所输出的数字脉冲的前沿时，产生锁存短脉冲，该短脉冲触发第一锁存器208，对该时刻的时间戳标志进行锁存，该时间即入射电荷的到达时间，之后等待数据读出。脉冲后沿检测单元205检测到数字脉冲的后沿时，产生锁存短脉冲，该短脉冲触发第二锁存器209，对该时刻的时间戳标志进行锁存，之后等待数据读出。对应脉冲前沿的时间戳标志代表了事例的起始，即入射电荷的到达时间，而由于事例脉冲的底宽与入射电荷量成正比，因此脉冲前沿、后沿对应的时间戳之差就对应了电荷量。另外，当像素单元有事例到达时，击中标志生成单元206将产生击中标志。

此外，每个像素单元电路还具有像素地址编码生成器207，产生该像素特定的地址编码，对应了事例的击中位置。这样一来，就实现了事例脉冲全信息的数字化。

相比计数模式仅在每帧读出入射事例数的累积值，本发明由于对每个入射事例都读出其全部信息，因此数据量大大增加。此外，如果仍然采用帧刷新的方式进行数据读出，由于事例是随机到达的，将不可避免的导致高计数率情况下事例的丢失。为了保证全信息读出模式下芯片可接收的计数率水平，本发明涉及的像素单元电路基于事例驱动型结构实现数据的读出。

如图2所示，信息读出单元具有优先级读出仲裁逻辑单元210，当像素单元有事例到达时，击中标志生成单元产生击中标志，优先级读出仲裁逻辑单元通过该像素所在的列总线向芯片控制器提出数据读出请求，芯片控制器接收读出请求后，将给出读出应答信号，同样通过列总线传输至该列的每个像素单元，开始该列的数据读出操作。被击中的像素在接收到读出应答后，将事例被探测的信息-包括前沿时间戳、后沿时间戳、地址编码-挂载至数据总线上读出，读出结束后清零该像素的击中标志。

在从信息探测到信息读出的整个过程中，某一列的不同像素可以被同时击中，各不同像素产生的击中标志遵循线或逻辑传输至芯片控制器。只要该列的击中标志没有被清零，该列的本轮读出操作就将一直持续。击中标志生成单元206可以由二输入逻辑或器件来实现，其中一个输入来自同一列前一像素的逻辑或输出，另一个输入来自该像素本身的击中状态标志位，其输出连接按照同样的方式连接至同一列的下一个像素。

优先级读出仲裁逻辑单元决定了该列被击中像素占用数据总线的先后次序，使得同一时刻仅有一个像素单元的数据可以挂载到数据总线。即当该列某个像素被击中，使得该列的击中标志总线为高后，外围电路控制逻辑将产生读出应答脉冲序列，该读出应答脉冲序列将一直持续到该列击中标志总线被清零。

图3示出了优先级读出仲裁逻辑的流程图。如图3所示，步骤S301，当像素单元有事例到达时，产生击中标志，并通过该像素所在的列总线向芯片控制器提出数据读出请求，等待芯片控制器给出读出应答信号。步骤S302，当接收到该列的读出应答信号后，将判断前一像素的击中总线标志位是否为1，如果是，表明优先级更高的像素数据读出还未完成，当前读出应答脉冲对本像素无效。如果前一像素击中总线标志位为0，表明该列优先级更高的像素均已完成数据读出或未被击中，此时当前像素成为优先级最高的像素，进入步骤S303。在步骤S303，判断当前像素的击中标志位是否为1，如果当前像素的击中标志位是1，则当前像素处于被击中状态，进入步骤S304，执行数据读出操作，将该像素的数据及地址编码挂载至数据总线，之后，在步骤S305将该像素的击中标志清零，即是将优先级令牌向下传递。然后在步骤S306判断该列的击中标志位是否为0，如果为0，则表明该列中所有被击中像素的数据都已被读出，在步骤S307结束该轮的数据读出，控制逻辑将等待新的击中标志，从而产生下一轮读出应答脉冲序列。

图4以一列像素为单位给出了典型的像素击中、优先级仲裁以及数据读出的时序过程。其中，像素1和像素2被同时击中，以线或方式使击中标志总线变为高电平，然后向外围控制单元发出读出请求。外围控制单元响应该请求，产生读出应答脉冲序列。应答脉冲序列到达各像素后，将依优先级顺序(假设像素1优先级高于像素2)以及该像素被击中与否，将当前应答脉冲分配给优先级最高的被击中像素。当该像素获得应答脉冲分配后，将该像素的锁存数据挂载至数据总线上，完成数据读出，之后将该像素击中标志清零。当所有被击中像素完成读出后，击中标志总线被相应清零，读出应答脉冲序列也将停止产生，等待下一次击中标志总线的读出请求。

由于像素的地址编码也将与事例信息一同被读出，因此后端接收数据后，仍然可以分辨和重建出事例击中芯片的先后顺序、信号强度以及击中位置。

以上的数据读出过程一方面保证了不同像素互相独立，可以被同时击中，另一方面也保证了所有被击中像素的数据被有序的读出。

图5是本发明涉及的全信息读出方法的流程图。从大的功能划分，分为三个步骤，入射电荷探测步骤S501，信息分离步骤S502，信息读出步骤S503。

在入射电荷探测步骤S501，入射电荷被转换为数字脉冲并输出，该数字脉冲的底宽与入射电荷量成正比。具体的说，如图2所示，入射电荷输入至前置放大器201，该前置放大器201通常为电荷灵敏前置放大器，实现对入射电荷的低噪声放大，并且其输出信号幅度与入射电荷量成正比。恒流源202作为前置放大器201的反馈放电结构，从而使得前置放大器201输出三角波，三角波通过比较器203被转换为数字脉冲，该数字脉冲的底宽与入射电荷量成正比，这样完成了像素单元电路对单个入射事例的探测过程。

图6是信息分离步骤的流程图。以上的入射电荷探测步骤完成了信息的探测，接下来信息分离步骤实现信息的提取和分离。具体的说，在脉冲前沿检测步骤S601，当检测到入射电荷探测步骤所输出的数字脉冲的前沿时，产生锁存短脉冲，在第一锁存步骤S602，短脉冲触发第一锁存器，对该时刻的时间戳标志进行锁存，该时间即入射电荷的到达时间，之后等待数据读出。在脉冲后沿检测步骤S603，当检测到数字脉冲的后沿时，产生锁存短脉冲，在第二锁存步骤S604，短脉冲触发第二锁存器，对该时刻的时间戳标志进行锁存，之后等待数据读出。对应脉冲前沿的时间戳标志代表了事例的起始，即入射电荷的到达时间，而由于事例脉冲的底宽与入射电荷量成正比，因此脉冲前沿、后沿对应的时间戳之差就对应了电荷量。在像素地址编码生成步骤S605，输出所击中的像素的地址编码。在击中标志生成步骤S606，当所述入射电荷探测步骤输出数字脉冲时，生成击中标志。这样一来，就实现了事例脉冲全信息的数字化。

在信息读出步骤S503，进一步包括优先级仲裁步骤，遵循优先级逻辑仲裁信息读出的次序，参照图3，当击中标志生成步骤生成了击中标志时，通过该像素所在的列总线向芯片控制器提出数据读出请求，当接收到该列的读出应答信号后，判断前一像素的击中总线标志位是否为1，如果是1，表明优先级更高的像素数据读出还未完成，当前读出应答脉冲对本像素无效。如果前一像素击中总线标志位为0，表明该列优先级更高的像素均已完成数据读出或未被击中，此时当前像素成为优先级最高的像素。然后，判断当前像素的击中标志位是否为1，如果当前像素的击中标志位是1，则当前像素处于被击中状态，将该像素的数据及地址编码挂载至数据总线，执行数据读出操作。之后，将该像素的击中标志清零，即是将优先级令牌向下传递。然后判断该列的击中标志位是否为0，如果为0，则表明该列中所有被击中像素的数据都已被读出，从而结束该轮的数据读出，控制逻辑将等待新的击中标志，从而产生下一轮读出应答脉冲序列。

以上介绍了本发明的优选实施例，下面介绍几种可能的替代技术方案。

关于入射电荷探测单元，以上的实施例是基于恒流源反馈的电荷灵敏前置放大器来获得输出信号底宽与入射电荷量成正比的三角波，从而在波形中保留了事例的时间和能量信息。另一种可能的替代方案是仍然基于传统的电荷灵敏前置放大器，反馈结构仍基于传统的阻性反馈或者晶体管，其输出波形也可以呈现指数特征。在这种替代方案中，前置放大器输出波形的底宽虽然与事例的电荷量不成正比，但仍然与其成单调增长的正相关特性，可以完成对电荷量的唯一性数字变换。不过还需要对前放完成刻度过程，获得信号输出底宽与输入电荷的映射关系，才能在信号底宽完成数字化后将其换算成事例能量。与前面介绍的优选实施例相比，这种替代方案的数据处理较复杂。

另一种可能的替代方案是基于先积分保持再放电的两步过程，即对入射事例电荷首先通过电容积分并保持，事例到达时间首先被记录；之后利用独立的电流源(并非在运放反馈级上)对电容的保持幅度进行放电，获得底宽与信号量成正比的斜坡波形，并完成该斜坡波形底宽的数字化过程，完成事例能量的探测。可见，这样的结构也能完成时间和能量的探测，但是相比本发明前面提出的前放方案，此替代方案结构不够紧凑，将占用额外的电路面积。

关于信息分离单元，本发明提出了基于脉冲边沿检测和时间戳锁存的方式实现波形关键信息的分离和数字化。一种可能的替代方案是仍然基于传统像素芯片中的时钟计数方法。即在事例输出波形底宽时间内利用单元内计数器对时钟进行计数，这样同样可以获得信号底宽的数字化结果。然而这种方法与前面的优选实施例相比较，不能良好的兼容时钟测量，即由于事例无法第一时间就被读出，除非在每个像素单元内集成较深长度的时间戳计数器，存储事例的实际到达时间，否则也只能按照帧刷新方法读出。如前文所述，帧刷新读出方式将限制相邻事例之间的时间间隔和计数率，影响时间测量性能。而单元内较深长度的时间戳计数器又将大大降低电路集成度，并大量占用数据总线资源。

关于信息读出单元，本发明提出采用事例驱动型读出结构，来保证对高计数率的事例的探测和读出，从而实现对物理过程的连续探测，重建动态过程。显然，基于传统探测器的帧刷新读出方式，或者更一般的逐行扫描读出方式，仍然可以实现数据的读出。但是如前文所述，这种周期性的读出方式在每个周期内只能探测一个事例，将大大限制可接收的计数率水平。一种进一步的变通方法是在周期性读出的基础上，在像素单元中集成深度为N的数据寄存器，将每个周期内的入射事例信息进行分别缓存，等待周期性读出。这里N需要根据计数率和刷新率的关系，估算每个读出周期内击中像素单元的事例数来确定。显然，这种变通方案与前面介绍的优选方案相比，大大降低了像素单元的集成度，占用较大面积，使得像素尺寸增加，影响位置分辨。

以上介绍了本发明的优选实施例以及可替代的技术方案，通过以上的介绍可知，本发明提出了一种全信息读出的像素探测器的像素单元电路结构，可以获取击中芯片的每个入射事例的全部关键信息，包括击中时间、信号强度(能量以及幅度)，以及事例的击中位置。而传统的像素探测器及其单元电路结构在对入射事例的探测过程中，除了位置信息外，探测器仅能给出每个事例的部分信息或者单一信息，使得事例的大部分信息均被丢弃，无法精确的还原物理过程。本发明实现了一种全新的探测方法和成像模式，可以无损的获得每个事例的关键信息，并且通过后续的事例重建，动态的还原整个物理过程。其有益效果主要体现在如下几方面：

1、实现了一种全新的无损成像模式

传统像素探测器及其成像模式中，每个像素点所包含的信息是有限的。在电荷积分成像模式中，每个像素点是多个入射事例电荷(能量)的积分结果，无法表示单个事例；在单光子计数成像模式中，每个像素点表示了一段时间入射事例的个数，一般情况下也无法分辨单个事例；即使是在后来的单光子分辨型成像产品中，每个像素点在同一幅图像中，也只能要么表示入射事例到达时间，要么表示入射事例的强度，仍然存在信息的损失。

基于本发明提出的全信息读出探测模式，每个像素点都可实现单事例的分辨，并且探测信息除了像素本身包含的位置信息外，还同时包含了到达时间和事例强度。如果按照到达时间的顺序，以颜色深浅表示事例的强度，就可以实现整个物理过程的无损动态重建。由于并不依赖帧刷新方式读出，因此特别适合对高速动态过程的连续探测和成像。而传统帧刷新方式必须以帧刷新周期为间隔，因此两帧之间的物理过程也都将离散化，其间的物理过程将被叠加或者丢失。

2、实现了更多的探测功能，并可与传统探测模式兼容

在传统的基于单光子计数/分辨的像素探测器结构中，像素单元电路通常都由前放、比较器，以及以多位计数器为核心的数字部分所组成。在本发明提出的电路结构中，模拟部分仍由前放、比较器组成，而通过对前放反馈部分的改进，对前放和比较器输出信号进行了信号整形，使其在一般单光子探测模式仅表示信号“有”、“无”的基础上，保留了事例的全部信息。另一方面，本发明提出基于事例驱动型读出结构，不再基于传统像素探测器的帧刷新方式，最大限度的保证了物理过程的信息无损化读出。在此基础上，如果在图像或事例重建过程中，按照时间排序，并以固定的间隔(即帧周期)对该段时间内的事例进行汇总，提取所需事例数等所需信息，即将回到单光子计数型成像模式上。这表明本发明不光实现了一种全新的探测模式，并且可以向低端兼容到传统探测模式上，在具体实施过程中，也并未过多增加诸如单元面积等额外的设计资源的占用。

3、事例驱动型读出提高了单事例分辨应用中像素单元的可接收计数率水平和时间分辨率

在传统的基于帧刷新方式读出的像素探测器中，数据读出只以固定间隔进行。这样当需要探测单事例的到达时间或者信号强度时，每帧只能完成对单个事例的探测，否则多个事例的信息将发生混叠。然而由于芯片全局时钟频率的限制，一般帧刷新率最多仅为每秒千赫兹的水平，即帧读出间隔约为毫秒量级。这就严重限制了单事例分辨应用中像素单元的可接收计数率水平。同样，在进行单事例到达时间测量应用时，由于每帧只能接收单个事例，使得这种应用对相邻事例的时间分辨能力受到较大限制。

本发明提出的基于事例驱动型的读出结构良好的解决了这一问题，即事例只要击中芯片，就将产生读出请求；在芯片控制器的处理下，较短时间后就将产生针对该请求的读出应答，将事例数据读出；有多个事例同时击中时，由优先级逻辑进行读出次序的仲裁。考虑到一般单事例探测的像素探测器规模，即使在多个事例同时击中同一列的情况下，像素单元的应答时间也不超过微秒量级，这意味着像素单元可接收的计数率水平相比传统探测器有了量级上的提升。进一步的，由于大大缩短了相邻事例的可接收间隔时间，也意味着连续时间分辨能力有了量级上的提升。

以上记载了本发明的优选实施例以及替代方案，但是本发明的精神和范围不限于这里所公开的具体内容。本领域技术人员能够根据本发明的教导而做出更多的实施方式和应用，这些实施方式和应用都在本发明的精神和范围内。本发明的精神和范围不由具体实施例来限定，而由权利要求来限定。

Claims (4)

1.一种全信息读出的像素单元电路，包括：

入射电荷探测单元，将入射电荷转换为数字脉冲输出，数字脉冲的底宽与入射电荷量成正比；

信息分离单元，从所述数字脉冲分离出入射电荷的到达时间和电荷量，并生成像素的地址编码；

信息读出单元，基于事例驱动实现数据的读出，当像素单元有入射电荷时，根据优先仲裁逻辑，读出入射电荷的到达时间、电荷量、以及像素的地址编码，

所述信息分离单元包括：

脉冲前沿检测单元，检测所述入射电荷探测单元输出的数字脉冲的前沿，并产生锁存短脉冲；

第一锁存器，脉冲前沿检测单元所产生的锁存短脉冲触发第一锁存器锁存该前沿的时刻的时间戳标志，即入射电荷的到达时间；

脉冲后沿检测单元，检测所述入射电荷探测单元输出的数字脉冲的后沿，并产生锁存短脉冲；

第二锁存器，脉冲后沿检测单元所产生的锁存短脉冲触发第二锁存器锁存该后沿的时刻的时间戳标志，前沿时间戳和后沿时间戳的差对应于电荷量；

像素地址编码生成器，输出所击中的像素的地址编码；

击中标志生成单元，当所述入射电荷探测单元输出数字脉冲时，生成击中标志，

所述信息读出单元包括优先级仲裁单元，当击中标志生成单元生成击中标志时，优先级仲裁单元发出读出请求信号，当接收到读出应答信号时，判断同一列上该像素之前的像素的击中标志是否存在，如果存在击中标志，则不执行该像素的数据读出操作，如果该像素之前的像素的击中标志已被清除，则执行该像素的数据读出操作，通过数据总线传输所述信息分离单元所输出的前沿时间戳、后沿时间戳和像素的地址编码，信息读出后清除该像素的击中标志。

2.根据权利要求1所述的全信息读出的像素单元电路，其中，

所述入射电荷探测单元包括前置放大器、恒流源和比较器，恒流源作为所述前置放大器的反馈放电结构，入射电荷输入至前置放大器，从前置放大器输出三角波，通过比较器转换为数字脉冲，该数字脉冲的底宽与入射电荷量成正比。

3.一种像素单元电路的全信息读出方法，包括以下步骤：

入射电荷探测步骤，将入射电荷转换为数字脉冲输出，数字脉冲的底宽与入射电荷量成正比；

信息分离步骤，从所述数字脉冲分离出入射电荷的到达时间和电荷量，并生成像素的地址编码；

信息读出步骤，当像素单元有入射电荷到达时，根据优先仲裁逻辑，读出入射电荷的到达时间、电荷量、以及像素的地址编码，

所述信息分离步骤进一步包括以下步骤：

脉冲前沿检测步骤，检测所述入射电荷探测步骤输出的数字脉冲的前沿，并产生锁存短脉冲；

第一锁存步骤，脉冲前沿检测步骤所产生的锁存短脉冲触发第一锁存器锁存该前沿的时刻的时间戳标志，即入射电荷的到达时间；

脉冲后沿检测步骤，检测所述入射电荷探测步骤输出的数字脉冲的后沿，并产生锁存短脉冲；

第二锁存步骤，脉冲后沿检测步骤所产生的锁存短脉冲触发第二锁存器锁存该后沿的时刻的时间戳标志，前沿时间戳和后沿时间戳的差对应于电荷量；

像素地址编码生成步骤，输出所击中的像素的地址编码；

击中标志生成步骤，当所述入射电荷探测步骤输出数字脉冲时，生成击中标志，

所述信息读出步骤进一步包括优先级仲裁步骤，当击中标志生成步骤生成击中标志时，通过该像素单元所在的列总线发出读出请求信号，当接收到读出应答信号时，判断该像素之前的像素的击中标志是否存在，如果存在击中标志，则不执行该像素的数据读出操作，如果该像素之前的像素的击中标志已被清除，则执行该像素的数据读出操作，通过数据总线传输所述信息分离步骤所输出的前沿时间戳、后沿时间戳和像素的地址编码，信息读出后清除该像素的击中标志。

4.根据权利要求3所述的像素单元电路的全信息读出方法，其中，

入射电荷探测步骤进一步包括以下步骤：入射电荷输入至前置放大器，恒流源作为所述前置放大器的反馈放电结构，从前置放大器输出三角波，三角波通过比较器被转换为数字脉冲，该数字脉冲的底宽与入射电荷量成正比。

Images