[go: up one dir, main page]

CN109121438B - 半导体装置以及包括该半导体装置的显示装置 - Google Patents

半导体装置以及包括该半导体装置的显示装置 Download PDF

Info

Publication number
CN109121438B
CN109121438B CN201780023312.6A CN201780023312A CN109121438B CN 109121438 B CN109121438 B CN 109121438B CN 201780023312 A CN201780023312 A CN 201780023312A CN 109121438 B CN109121438 B CN 109121438B
Authority
CN
China
Prior art keywords
oxide semiconductor
transistor
film
semiconductor film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780023312.6A
Other languages
English (en)
Other versions
CN109121438A (zh
Inventor
山崎舜平
冈崎健一
津吹将志
马场晴之
重信幸惠
肥冢绘美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202111645114.8A priority Critical patent/CN114284364A/zh
Publication of CN109121438A publication Critical patent/CN109121438A/zh
Application granted granted Critical
Publication of CN109121438B publication Critical patent/CN109121438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

在包括氧化物半导体的晶体管中，抑制电特性的变动且提高可靠性。半导体装置包括晶体管。晶体管包括第一栅电极、第一栅电极上的第一绝缘膜、第一绝缘膜上的氧化物半导体膜、氧化物半导体膜上的第二绝缘膜、第二绝缘膜上的第二栅电极、以及氧化物半导体膜及第二栅电极上的第三绝缘膜。氧化物半导体膜包括与第二栅电极重叠的沟道区域、与第三绝缘膜接触的源区域以及与第三绝缘膜接触的漏区域。第一栅电极与第二栅电极电连接。在对晶体管的饱和区域中的场效应迁移率进行测量时，场效应迁移率的最小值与场效应迁移率的最大值之差为15cm2/Vs以下。

Description

半导体装置以及包括该半导体装置的显示装置
技术领域
本发明的一个实施方式涉及一种包括氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置。
注意，本发明的一个实施方式不局限于上述技术领域。本说明书等所公开的发明的一个实施方式的技术领域涉及一种物体、方法或制造方法。本发明涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。本发明的实施方式尤其涉及一种半导体装置、显示装置、发光装置、蓄电装置、存储装置、其驱动方法或其制造方法。
在本说明书等中，半导体装置一般是指通过利用半导体特性而能够工作的装置。晶体管等半导体元件、半导体电路、运算装置、存储装置都是半导体装置的一个实施方式。摄像装置、显示装置、液晶显示装置、发光装置、电光装置、发电装置(包括薄膜太阳能电池或有机薄膜太阳能电池等)及电子设备有时都包括半导体装置。
背景技术
通过利用形成在具有绝缘表面的衬底上的半导体薄膜来形成晶体管(也称为场效应晶体管(FET)或薄膜晶体管(TFT))的技术受到关注。该晶体管被广泛地应用于如集成电路(IC)及图像显示装置(显示装置)等电子器件。作为可以用于晶体管的半导体薄膜，以硅为代表的半导体材料被周知。作为其他材料，氧化物半导体受到关注。
例如，公开了一种技术，其中使用氧化物薄膜形成自对准顶栅晶体管(参照专利文献1)。
此外，实现高场效应迁移率(有时，简称为迁移率或μFE)的半导体装置具有如下结构：其中，层叠有多个氧化物半导体层，在该多个氧化物半导体层中的被用作沟道的氧化物半导体层包含铟及镓，并且铟的比率比镓的比率高(参照专利文献2)。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2009-278115号公报
[专利文献2]日本专利申请公开第2014-007399号公报
发明内容
作为包括氧化物半导体膜的晶体管的结构，可以举出底栅结构或顶栅结构等。当将包括氧化物半导体膜的晶体管用于显示装置时，使用底栅晶体管的情况多于使用顶栅晶体管的情况，这是因为其制造工序比较简单且其制造成本低。
然而，底栅晶体管有如下缺点：随着显示装置的屏幕的大型化或者显示装置的图像的高清晰化，该显示装置的典型例子是具有4k×2k像素(水平方向的3840个像素，垂直方向的2160个像素)或8k×4k像素(水平方向的7680个像素，垂直方向的4320个像素)的高清晰显示装置，晶体管的栅电极与源电极及漏电极之间的寄生电容所导致的信号迟延等增大，这导致显示装置的显示质量的降低。于是，作为包括氧化物半导体膜的顶栅晶体管，期待着具有稳定的半导体特性及高可靠性的结构的开发。
鉴于上述问题，本发明的一个实施方式的目的之一是在包括氧化物半导体的晶体管中，抑制电特性的变动并提高可靠性。本发明的一个实施方式的另一目的之一是提供一种包括氧化物半导体的顶栅晶体管。本发明的一个实施方式的另一目的之一是提供一种包括氧化物半导体的通态电流(on-state current)大的晶体管。本发明的一个实施方式的另一目的之一是提供一种包括氧化物半导体的关态电流(off-state current)小的晶体管。本发明的一个实施方式的另一目的之一是提供一种功耗低的半导体装置。本发明的一个实施方式的另一目的之一是提供一种新颖的半导体装置。
注意，上述目的的记载不妨碍其他目的的存在。本发明的一个实施方式并不需要实现所有上述目的。上述目的以外的目的从说明书等的记载看来是显而易见的，并可以从说明书等中抽取上述目的以外的目的。
本发明的一个实施方式是包括晶体管的半导体装置。晶体管包括第一栅电极、第一栅电极上的第一绝缘膜、第一绝缘膜上的氧化物半导体膜、氧化物半导体膜上的第二绝缘膜、第二绝缘膜上的第二栅电极、以及氧化物半导体膜及第二栅电极上的第三绝缘膜。氧化物半导体膜包括与第二栅电极重叠的沟道区域、与第三绝缘膜接触的源区域以及与第三绝缘膜接触的漏区域。第一栅电极和第二栅电极电连接。当进行晶体管的饱和区域中的场效应迁移率的测量时，场效应迁移率的最小值与最大值之差为15cm2/Vs以下。
在上述实施方式中，优选在施加到第一栅电极及第二栅电极的电压在3V至10V的范围内并且施加到漏区域的电压在10V至20V的范围内时，进行场效应迁移率的测量。
在上述实施方式中，氧化物半导体膜优选包含In、M(M为Al、Ga、Y或Sn)及Zn。
在上述实施方式中，优选的是，In、M及Zn的原子个数比在In:M:Zn＝4:2:3附近，并且当In的比例为4时，M的比例为1.5以上且2.5以下，Zn的比例为2以上且4以下。
本发明的其他的一个实施方式是一种显示装置，该显示装置包括上述实施方式中任一个的半导体装置以及显示元件。本发明的其他的一个实施方式是一种显示模块，该显示模块包括该显示装置以及触摸传感器。本发明的其他的一个实施方式是一种电子设备，该电子设备包括上述实施方式中任一个的半导体装置、显示装置或显示模块以及操作键或电池。
根据本发明的一个实施方式，在包括氧化物半导体的晶体管中，可以抑制电特性的变动并提高可靠性。根据本发明的一个实施方式，可以提供一种包括氧化物半导体的顶栅晶体管。根据本发明的一个实施方式，可以提供一种包括氧化物半导体的通态电流大的晶体管。根据本发明的一个实施方式，可以提供一种包括氧化物半导体的关态电流小的晶体管。根据本发明的一个实施方式，可以提供一种功耗低的半导体装置。根据本发明的一个实施方式，可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。本发明的一个实施方式并不需要实现所有上述效果。上述效果以外的效果从说明书、附图、权利要求书等的描述中是显而易见的，并可以从所述描述中抽取。
附图说明
在附图中：
图1A至图1C各自示出晶体管的Id-Vg特性；
图2A和图2B示出晶体管的Id-Vg特性及Id-Vd特性；
图3示出基于GCA计算出的Id-Vg特性以及线性迁移率及饱和迁移率的曲线；
图4A至图4C是晶体管的俯视图及截面图；
图5是说明晶体管的有效沟道长度的概念的示意图；
图6A至图6C是各自示出施主密度的示意图；
图7示出Id-Vg特性；
图8示出Id-Vg特性；
图9示出界面态密度的计算结果；
图10A和图10B示出Id-Vg特性；
图11示出迁移率曲线的形状；
图12示出迁移率曲线的计算结果；
图13示出sDOS的结果；
图14A和图14B是说明半导体装置的截面图；
图15A和图15B是说明半导体装置的截面图；
图16A和图16B是说明半导体装置的截面图；
图17A和图17B是说明半导体装置的截面图；
图18A和图18B是说明半导体装置的截面图；
图19A和图19B是说明半导体装置的截面图；
图20A和图20B是说明半导体装置的截面图；
图21A和图21B是说明半导体装置的截面图；
图22A至图22C各自示出晶体管的带结构；
图23A至图23C各自示出氧化物半导体的原子个数比的范围；
图24示出InMZnO4的结晶；
图25是在沟道区域中包括氧化物半导体的晶体管的能带图；
图26A至图26C是氧化物半导体膜的截面TEM图像及截面HR-TEM图像；
图27A至图27C是氧化物半导体膜的截面TEM图像及截面HR-TEM图像；
图28A至图28C是氧化物半导体膜的截面TEM图像及截面HR-TEM图像；
图29A至图29C示出氧化物半导体膜的XRD测量结果及电子衍射图案；
图30A至图30C示出氧化物半导体膜的XRD测量结果及电子衍射图案；
图31A至图31C示出氧化物半导体膜的XRD测量结果及电子衍射图案；
图32A和图32B示出电子衍射图案；
图33示出电子衍射图案的线轮廓；
图34示出说明电子衍射图案的线轮廓、线轮廓的相对亮度R及线轮廓的半峰全宽的概念图；
图35A1、图35A2、图35B1、图35B2、图35C1和图35C2示出电子衍射图案及线轮廓；
图36示出从氧化物半导体膜的电子衍射图案估计的相对亮度；
图37A1、图37A2、图37B1、图37B2、图37C1和图37C2示出氧化物半导体膜的截面TEM图像及通过该图像的分析得到的截面TEM图像；
图38A至图38C示出氧化物半导体膜的SIMS测量结果；
图39是示出显示装置的一个实施方式的俯视图；
图40是示出显示装置的一个实施方式的截面图；
图41是示出显示装置的一个实施方式的截面图；
图42是示出显示装置的一个实施方式的截面图；
图43A至图43D是说明EL层的形成方法的截面图；
图44是说明液滴喷射装置的概念图；
图45是示出显示装置的一个实施方式的截面图；
图46是示出显示装置的一个实施方式的截面图；
图47A至图47C示出半导体装置的截面；
图48示出半导体装置的截面；
图49A至图49C是说明显示装置的方框图及电路图；
图50A至图50C是说明本发明的一个实施方式的电路图及时序图；
图51A至图51C是说明本发明的一个实施方式的图表及电路图；
图52A和图52B是说明本发明的一个实施方式的电路图及时序图；
图53A和图53B是说明本发明的一个实施方式的电路图及时序图；
图54A至图54E是说明本发明的一个实施方式的方框图、电路图及波形图；
图55A和图55B是说明本发明的一个实施方式的电路图及时序图；
图56A和图56B是各自说明本发明的一个实施方式的电路图；
图57A至图57C是各自说明本发明的一个实施方式的电路图；
图58示出显示模块；
图59A至图59E示出电子设备；
图60A至图60G示出电子设备；
图61A和图61B是说明显示装置的透视图；
图62示出实施例中的晶体管的Id-Vg特性；
图63示出实施例中的晶体管的Id-Vg特性；
图64示出实施例中的晶体管的Id-Vg特性；
图65示出实施例中的晶体管的Id-Vg特性；
图66示出实施例中的晶体管的Id-Vg特性；
图67示出实施例中的晶体管的Id-Vg特性；以及
图68示出实施例中的晶体管的阈值电压。
具体实施方式
下面，参照附图对实施方式进行说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，有时为了明确起见，夸大表示大小、层的厚度或区域。因此，本发明的一个实施方式并不一定限定于该尺寸。此外，附图示意性地示出了理想的例子，本发明的一个实施方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而附的，而不是为了在数目方面上进行限定的。
在本说明书中，为了方便起见，使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够通过沟道区域流过漏极和源极之间。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书等中，“源极”和“漏极”可以互相调换。
在本说明书等中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其他具有各种功能的元件等。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书等中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换称为“导电膜”。与此同样，有时可以将“绝缘膜”换称为“绝缘层”。
在本说明书等中，在没有特别的说明的情况下，关态电流是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的漏极电流。在没有特别的说明的情况下，n沟道型晶体管的关闭状态是指栅极与源极间的电压(Vgs：栅极-源极电压)低于阈值电压Vth的状态，p沟道型晶体管的关闭状态是指栅极与源极间的电压Vgs高于阈值电压Vth的状态。例如，n沟道型晶体管的关态电流有时是指栅极-源极电压Vgs低于阈值电压Vth时的漏极电流。
晶体管的关态电流有时取决于Vgs。因此，“晶体管的关态电流为I以下”有时指存在使晶体管的关态电流为I以下的Vgs。晶体管的关态电流有时是指预定的Vgs中的关闭状态、预定的范围内的Vgs中的关闭状态或能够获得充分小的关态电流的Vgs中的关闭状态等时的关态电流。
作为一个例子，设想一种n沟道型晶体管，该n沟道型晶体管的阈值电压Vth为0.5V，Vgs为0.5V时的漏极电流为1×10-9A，Vgs为0.1V时的漏极电流为1×10-13A，Vgs为-0.5V时的漏极电流为1×10-19A，Vgs为-0.8V时的漏极电流为1×10-22A。在Vgs为-0.5V时或在Vgs为-0.5V至-0.8V的范围内时，该晶体管的漏极电流为1×10-19A以下，所以有时称该晶体管的关态电流为1×10-19A以下。由于存在该晶体管的漏极电流为1×10-22A以下的Vgs，因此有时称该晶体管的关态电流为1×10-22A以下。
在本说明书等中，有时以每沟道宽度W的电流值表示具有沟道宽度W的晶体管的关态电流，或者以每预定的沟道宽度(例如1μm)的电流值表示具有沟道宽度W的晶体管的关态电流。在为后者时，有时以电流/长度(例如，A/μm)表示关态电流。
晶体管的关态电流有时取决于温度。在本说明书中，在没有特别的说明的情况下，关态电流有时为室温、60℃、85℃、95℃或125℃下的关态电流。或者，关态电流有时为保证包括该晶体管的半导体装置等的可靠性的温度或者包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃的温度范围)下的关态电流。晶体管的关态电流为I以下的情况有时是指：在室温、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置的可靠性的温度或者该半导体装置等被使用的温度(例如，5℃至35℃的温度范围)下，存在使晶体管的关态电流成为I以下的Vgs。
晶体管的关态电流有时取决于漏极与源极间的电压Vds。在本说明书中，在没有特别的说明的情况下，关态电流有时为Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流。或者，关态电流有时为保证包括该晶体管的半导体装置等的可靠性的Vds或者该半导体装置等所使用的Vds下的关态电流。晶体管的关态电流为I以下的情况有时是指：在Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、在保证包括该晶体管的半导体装置等的可靠性的Vds或该半导体装置等所使用的Vds下，存在使晶体管的关态电流成为I以下的Vgs。
在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于关闭状态时的流过源极的电流。
在本说明书等中，有时“泄漏电流”表示相同于关态电流的意思。在本说明书等中，关态电流例如有时指当晶体管处于关闭状态时流在源极与漏极间的电流。
在本说明书等中，晶体管的阈值电压是指在晶体管中形成沟道时的栅极电压(Vg)。具体而言，在以横轴表示栅极电压(Vg)且以纵轴表示漏极电流(Id)的平方根的图表中，晶体管的阈值电压有时是指：在标绘出的曲线(Vg-√Id特性)中将具有最大倾斜度的切线外推时的直线与漏极电流(Id)的平方根为0(Id为0A)处的交叉点的栅极电压(Vg)。或者，晶体管的阈值电压有时是指在以L为沟道长度且以W为沟道宽度，Id[A]×L[μm]/W[μm]的值为1×10-9[A]时的栅极电压(Vg)。
在本说明书等中，例如当导电性充分低时，有时“半导体”具有“绝缘体”的特性。此外，“半导体”和“绝缘体”的边境不太清楚，因此有时不能精确地区别“半导体”和“绝缘体”。由此，有时可以将本说明书等中的“半导体”换称为“绝缘体”。同样地，有时可以将本说明书等中的“绝缘体”换称为“半导体”。另外，有时可以将本说明书等中的“绝缘体”换称为“半绝缘体”。
在本说明书等中，例如当导电性充分高时，有时“半导体”具有“导电体”的特性。此外，“半导体”和“导电体”的边境不太清楚，因此有时不能精确地区别“半导体”和“导电体”。由此，有时可以将本说明书等中的“半导体”换称为“导电体”。同样地，有时可以将本说明书等中的“导电体”换称为“半导体”。
在本说明书等中，半导体中的杂质是指半导体的主要成分之外的元素。例如，浓度低于0.1atomic％的元素是杂质。如果半导体包含杂质，有可能在半导体中形成态密度(density of states：DOS)，载流子迁移率有可能降低，或者结晶性有可能降低。在半导体包含氧化物半导体时，作为改变半导体特性的杂质的例子，有第1族元素、第2族元素、第14族元素、第15族元素、主要成分之外的过渡金属等，作为典型例子，有氢(还包含于水中)、锂、钠、硅、硼、磷、碳、氮。在氧化物半导体中，有时由于氢等杂质的混入产生氧空位。此外，当半导体包含硅时，作为改变半导体特性的杂质的例子，有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素。
在本说明书等中，金属氧化物是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(也简称为OS)等。例如，有时将用于晶体管的活性层的金属氧化物称为氧化物半导体。换言之，OS FET是包含金属氧化物或氧化物半导体的晶体管。
在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物。此外，也可以将包含氮的金属氧化物称为金属氧氮化物。
在本说明书等中，有时记载CAAC(c-axis aligned crystal)或CAC(cloud-aligned composite)。CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
对氧化物半导体或金属氧化物的结晶结构的一个例子进行说明。注意，以使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])且通过溅射法沉积的氧化物半导体为一个例子进行说明。将使用上述靶材在100℃以上且130℃以下的衬底温度下通过溅射法形成的氧化物半导体称为sIGZO，将使用上述靶材在室温(R.T.)的衬底温度下通过溅射法形成的氧化物半导体称为tIGZO。例如，sIGZO具有nc(nano crystal)和CAAC中的一方或双方的结晶结构。此外，tIGZO具有nc的结晶结构。注意，在此指的室温(R.T.)还是指对衬底不进行意图性的加热时的温度。
在本说明书等中，CAC-OS或CAC-metal oxide在材料的一部分中具有导电体的功能，在材料的另一部分中具有介电质(或绝缘体)的功能，CAC-OS或CAC-metal oxide整体上具有半导体的功能。在将CAC-OS或CAC-metal oxide用于晶体管的活性层的情况下，导电体具有使被用作载流子的电子(或空穴)流过的功能，介电质具有不使被用作载流子的电子流过的功能。通过导电体的功能和介电质的功能的互补作用，可以使CAC-OS或CAC-metaloxide具有开关功能(开启/关闭的功能)。在CAC-OS或CAC-metal oxide中，通过使各功能分离可以使各功能最大化。
在本说明书等中，CAC-OS或CAC-metal oxide包括导电体区域及介电质区域。导电体区域具有上述导电体的功能，介电质区域具有上述介电质的功能。在材料中，导电体区域和介电质区域有时以纳米粒子级分离。导电体区域和介电质区域有时在材料中不均匀地分布。在进行观察时，有时导电体区域以其边缘模糊的方式以云状连接。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
此外，在CAC-OS或CAC-metal oxide中，导电体区域和介电质区域有时各自具有0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸并分散在材料中。
(实施方式1)
在本实施方式中，参照图1A至图1C、图2A和图2B、图3、图4A至图4C、图5、图6A至图6C、图7、图8、图9、图10A和图10B、图11、图12、图13、图14A和图14B、图15A和图15B、图16A和图16B、图17A和图17B、图18A和图18B、图19A和图19B、图20A和图20B、图21A和图21B以及图22A至图22C说明本发明的一个实施方式的半导体装置。
本发明的一个实施方式是包括晶体管的半导体装置。晶体管包括第一栅电极、第一栅电极上的第一绝缘膜、第一绝缘膜上的氧化物半导体膜、氧化物半导体膜上的第二绝缘膜、第二绝缘膜上的第二栅电极、以及氧化物半导体膜及第二栅电极上的第三绝缘膜。氧化物半导体膜包括与第二栅电极重叠的沟道区域、与第三绝缘膜接触的源区域以及与第三绝缘膜接触的漏区域。第一栅电极与第二栅电极电连接。
在上述晶体管的饱和区域中，场效应迁移率的最小值与场效应迁移率的最大值之差为15cm2/Vs以下。
换言之，本发明的一个实施方式的半导体装置是在沟道区域中包括氧化物半导体膜的晶体管，该晶体管的饱和区域中的场效应迁移率的变动极小。当将这样的半导体装置例如用作有机EL显示器的像素的晶体管时，可以得到高可靠性。
<1-1.晶体管的特性>
首先，参照图2A、图2B和图3说明晶体管的一般特性。
[晶体管的Id-Vg特性]
首先，说明晶体管的漏极电流-栅极电压特性(Id-Vg特性)。图2A示出晶体管的Id-Vg特性的一个例子。在图2A中，为了明确起见，示出将多晶硅用于晶体管的活性层的情况。在图2A中，纵轴表示Id，横轴表示Vg。
如图2A所示，Id-Vg特性大致分为三个区域。第一个区域称为截止区域(OFF区域)，第二个区域称为亚阈值区域，第三个区域称为导通区域(ON区域)。亚阈值区域与导通区域的边界的栅极电压称为阈值电压(Vth)。
为了得到良好的晶体管的特性，优选的是，截止区域的漏极电流(也称为关态电流或Ioff)小，导通区域的漏极电流(也称为通态电流或Ion)大。作为晶体管的通态电流的指标经常使用场效应迁移率。后面说明场效应迁移率的详细内容。
此外，为了以低电压驱动晶体管，优选的是，亚阈值区域中的Id-Vg特性的倾斜度陡峭。将亚阈值区域的Id-Vg特性的变化程度的指标称为subthreshold swing(SS)或S值。S值以如下公式(1)表示。
[公式1]
Figure GDA0003269302280000131
S值是在亚阈值区域中漏极电流变化一位数时所需要的栅极电压的变化量的最小值。S值越小，可以越急剧地进行开启和关闭的开关工作。
[晶体管的Id-Vd特性]
接着，说明晶体管的漏极电流-漏极电压特性(Id-Vd特性)。图2B示出晶体管的Id-Vd特性的一个例子。在图2B中，纵轴表示Id，横轴表示Vd。
如图2B所示，导通区域还分为两个区域。将第一个区域称为线性区域，将第二个区域称为饱和区域。在线性区域中，漏极电流随着漏极电压的上升抛物线状地变大。另一方面，在饱和区域中，即使漏极电压变化，漏极电流的变化也不大。按照真空管，有时将线性区域称为三极管区域，将饱和区域称为五极管区域。
有时线性区域是指Vg比Vd大的状态(Vd<Vg)。有时饱和区域是指Vd比Vg大的状态(Vg<Vd)。但是，实际上需要考虑晶体管的阈值电压。因此，有时将从栅极电压减去晶体管的阈值电压而得到的值比漏极电压大的状态(Vd<Vg-Vth)称为线性区域。同样地，有时将从栅极电压减去晶体管的阈值电压的值比漏极电压小的状态(Vg-Vth<Vd)称为饱和区域。
有时将饱和区域的电流恒定时的晶体管的Id-Vd特性表示为“饱和性良好”。在将晶体管用于有机EL显示器时，晶体管的饱和性良好是特别重要的。例如，通过将饱和性良好的晶体管用作有机EL显示器的像素的晶体管，即使漏极电压变化也可以抑制像素的亮度的变化。
[漏极电流的分析模型]
接着，说明漏极电流的分析模型。作为漏极电流的分析模型，已知基于缓变沟道近似(GCA)的漏极电流的分析式。基于GCA，晶体管的漏极电流以如下公式(2)表示。
[公式2]
Figure GDA0003269302280000141
在公式(2)中，上方公式是线性区域中的漏极电流的公式，下方的公式是饱和区域中的漏极电流的公式。
[场效应迁移率]
接着，说明场效应迁移率。作为晶体管的电流驱动能力的指标，使用场效应迁移率。如上所述，晶体管的导通区域分为线性区域及饱和区域。可以从各个区域的特性，根据基于GCA的漏极电流的分析式算出晶体管的场效应迁移率。当需要进行区分时，线性区域中的场效应迁移率和饱和区域中的场效应迁移率分别称为线性迁移率及饱和迁移率。线性迁移率以如下公式(3)表示，饱和迁移率以如下公式(4)表示。
[公式3]
Figure GDA0003269302280000151
[公式4]
Figure GDA0003269302280000152
在本说明书等中，将从公式(3)及公式(4)算出的曲线称为迁移率曲线。图3示出从基于GCA的漏极电流的分析式算出的迁移率曲线。在图3中，晶体管的Id-Vg特性重叠于线性迁移率及饱和迁移率的迁移率曲线。
在图3中，从基于GCA的漏极电流的分析式算出Id-Vg特性。迁移率曲线的形状有助于了解晶体管的内部状态。
例如，着眼于图3中的饱和迁移率的曲线的形状。当栅极电压增加时，晶体管的载流子(电子或空穴)被电场加速而得到能量。因此，载流子由于电场而得到指定的能量，而饱和迁移率增加。但是载流子不是无限地被加速的，碰撞到热振动的晶格间原子或被离子化的杂质原子等而损失能量，其结果是，饱和迁移率逐渐降低。
<1-2.特性评价用晶体管的制造>
接着，说明本发明的一个实施方式的晶体管的结构，并示出所制造的晶体管的电特性的评价结果。
[晶体管的结构例子1]
图4A是晶体管100A的俯视图。图4B是沿着图4A的点划线X1-X2的截面图，图4C是沿着图4A的点划线Y1-Y2的截面图。注意，为了明确起见，在图4A中，省略绝缘膜110等部分构成要素。有时在后面的晶体管的俯视图中，与图4A同样地省略部分构成要素。此外，有时将点划线X1-X2方向称为沟道长度(L)方向，将点划线Y1-Y2方向称为沟道宽度(W)方向。
图4A至图4C所示的晶体管100A包括衬底102上的导电膜106、导电膜106上的绝缘膜104、绝缘膜104上的氧化物半导体膜108、氧化物半导体膜108上的绝缘膜110、绝缘膜110上的导电膜112、绝缘膜104、氧化物半导体膜108及导电膜112上的绝缘膜116。氧化物半导体膜108包括与导电膜112重叠的沟道区域108i、与绝缘膜116接触的源区域108s以及与绝缘膜116接触的漏区域108d。
绝缘膜116包含氮或氢。绝缘膜116与源区域108s及漏区域108d接触，因此包含在绝缘膜116中的氮或氢添加到源区域108s及漏区域108d。源区域108s及漏区域108d在被添加氮或氢时都具有高载流子密度。
晶体管100A也可以还包括绝缘膜116上的绝缘膜118、通过设置在绝缘膜116、118中的开口141a与源区域108s电连接的导电膜120a、以及通过设置在绝缘膜116、118中的开口141b与漏区域108d电连接的导电膜120b。此外，绝缘膜122也可以设置在绝缘膜118、导电膜120a及导电膜120b上。虽然在图4B和图4C中示出设置有绝缘膜122的结构，但是本发明的一个实施方式不局限于此，不一定需要设置绝缘膜122。
在本说明书等中，有时将绝缘膜104、绝缘膜110、绝缘膜116、绝缘膜118以及绝缘膜122分别称为第一绝缘膜、第二绝缘膜、第三绝缘膜、第四绝缘膜以及第五绝缘膜。绝缘膜104被用作第一栅极绝缘膜，绝缘膜110被用作第二栅极绝缘膜。绝缘膜116及118被用作保护绝缘膜，绝缘膜122被用作平坦化膜。
绝缘膜110包括过剩氧区域。由于绝缘膜110包括过剩氧区域，能够对氧化物半导体膜108所包括的沟道区域108i供应过剩氧。其结果是，能够由过剩氧填补会形成在沟道区域108i中的氧空位，因此可以提供可靠性高的半导体装置。
此外，为了对氧化物半导体膜108供应过剩氧，也可以向形成在氧化物半导体膜108下的绝缘膜104供应过剩氧。此时，包含在绝缘膜104中的过剩氧有可能供应到氧化物半导体膜108所包括的源区域108s及漏区域108d。当对源区域108s及漏区域108d供应过剩氧时，源区域108s及漏区域108d的电阻会上升。
另一方面，在形成在氧化物半导体膜108上的绝缘膜110包含过剩氧的结构中，可以只对沟道区域108i选择性地供应过剩氧。或者，可以在对沟道区域108i、源区域108s及漏区域108d供应过剩氧之后，选择性地增高源区域108s及漏区域108d的载流子密度，此时可以防止源区域108s及漏区域108d的电阻上升。
此外，氧化物半导体膜108所包括的源区域108s及漏区域108d各自优选包含形成氧空位的元素或与氧空位键合的元素。该形成氧空位的元素或与氧空位键合的元素的典型例子包括氢、硼、碳、氮、氟、磷、硫、氯、钛、稀有气体等。稀有气体元素的典型例子包括氦、氖、氩、氪以及氙。在绝缘膜116包含上述元素中的一个或多个时，形成氧空位的元素从绝缘膜116扩散到源区域108s及漏区域108d。并且/或者，上述形成氧空位的元素通过杂质添加处理被添加到源区域108s及漏区域108d。
添加到氧化物半导体膜的杂质元素切断氧化物半导体膜中的金属元素与氧的键合，因此形成氧空位。或者，当对氧化物半导体膜添加杂质元素时，氧化物半导体膜中的与金属元素键合的氧与杂质元素键合，氧从金属元素脱离，而形成氧空位。其结果是，氧化物半导体膜具有更高的载流子密度，因此其导电率得到提高。
导电膜106被用作第一栅电极，导电膜112被用作第二栅电极。导电膜120a被用作源电极，导电膜120b被用作漏电极。
如图4C所示，开口143设置在绝缘膜104、110中。导电膜106通过开口143与导电膜112电连接。因此，对导电膜106及导电膜112施加同一电位。此外，也可以不设置开口143而对导电膜106及导电膜112施加不同电位。或者，也可以不设置开口143，而且将导电膜106用作遮光膜。例如，当使用遮光性材料形成导电膜106时，可以抑制光从底部照射到沟道区域108i。
如图4B及图4C所示，氧化物半导体膜108与被用作第一栅电极的导电膜106及被用作第二栅电极的导电膜112相对，并夹在被用作栅电极的两个导电膜之间。
此外，导电膜112的沟道宽度方向上的长度比氧化物半导体膜108的沟道宽度方向上的长度大。在沟道宽度方向上，氧化物半导体膜108整体夹着绝缘膜110被导电膜112覆盖。导电膜112和导电膜106通过形成于绝缘膜104及110中的开口143连接，因此在沟道宽度方向上，氧化物半导体膜108的一个侧面夹着绝缘膜110与导电膜112相对。
换言之，在晶体管100A的沟道宽度方向上，导电膜106及112在形成于绝缘膜104及110中的开口143连接，导电膜106及112夹着绝缘膜104及绝缘膜110围绕氧化物半导体膜108。
通过采用上述结构，可以利用被用作第一栅电极的导电膜106及被用作第二栅电极的导电膜112的电场电围绕晶体管100A所包括的氧化物半导体膜108。可以将如晶体管100A那样的利用第一栅电极及第二栅电极的电场电围绕形成有沟道区域的氧化物半导体膜108的晶体管的装置结构称为Surrounded channel(S-channel：围绕沟道)结构。
因为晶体管100A具有S-channel结构，所以可以使用导电膜106或导电膜112对氧化物半导体膜108有效地施加用来引起沟道的电场；由此，晶体管100A的电流驱动能力得到提高，从而可以得到大通态电流特性。因为是大通态电流，所以可以使晶体管100A微型化。另外，由于晶体管100A具有氧化物半导体膜108被导电膜106及导电膜112围绕的结构，所以可以提高晶体管100A的机械强度。
在从晶体管100A的沟道宽度方向看时，可以在氧化物半导体膜108的没有形成开口143的一侧形成与开口143不同的开口。
[晶体管的制造]
接着，形成相当于上述晶体管100A的晶体管，并且对该晶体管的电特性进行评价。在本实施方式中，制造以下的样品A1至A3。
样品A1至样品A3都是形成有沟道长度L为2μm且沟道宽度W为3μm的晶体管的样品。样品A1及样品A2都是形成有对比用晶体管的样品，样品A3是形成有本发明的一个实施方式的晶体管的样品。样品A1至样品A3通过如下方法制造：氧化物半导体膜的沉积条件互不相同而其他步骤相同。
[样品A1至A3的制造方法]
首先，使用溅射装置在玻璃衬底上形成厚度为10nm的钛膜和厚度为100nm的铜膜。接着，利用光刻法对该导电膜进行加工。
接着，在衬底及导电膜上形成包括四个绝缘膜的叠层。在真空中，利用等离子体增强化学气相沉积(PECVD)装置连续地形成绝缘膜。作为绝缘膜，依次使用并层叠厚度为50nm的氮化硅膜、厚度为300nm的氮化硅膜、厚度为50nm的氮化硅膜以及厚度为50nm的氧氮化硅膜。
接着，在绝缘膜上形成氧化物半导体膜，将该氧化物半导体膜加工为岛状，由此形成半导体层。作为氧化物半导体膜108，形成厚度为40nm的氧化物半导体膜。样品A1至A3各自的氧化物半导体膜的沉积条件不同。
用于样品A1的氧化物半导体膜的形成条件为如下：衬底温度为170℃；将流量为140sccm的氩气体和流量为60sccm的氧气体导入溅射装置的处理室中；将压力设定为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])施加2.5kW的交流电力。注意，有时将沉积气体整体中氧所占的比率称为氧流量比。样品A1的氧化物半导体膜的沉积中的氧流量比为30％。
用于样品A2的氧化物半导体膜的形成条件为如下：衬底温度为130℃；将流量为180sccm的氩气体和流量为20sccm的氧气体导入溅射装置的处理室中；将压力设定为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])施加2.5kW的交流电力。样品A2的氧化物半导体膜的沉积中的氧流量比为10％。
用于样品A3的氧化物半导体膜的形成条件为如下：衬底温度为室温(R.T.)；将流量为180sccm的氩气体和流量为20sccm的氧气体导入溅射装置的处理室中；将压力设定为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])施加2.5kW的交流电力。样品A3的氧化物半导体膜的沉积中的氧流量比为10％。
接着，在绝缘膜及氧化物半导体层上形成绝缘膜。作为绝缘膜，利用PECVD装置形成厚度为150nm的氧氮化硅膜。
接着，进行加热处理。在氮和氧的混合气体气氛下以350℃进行1小时的加热处理。
接着，在绝缘膜的所希望的区域中形成开口。使用干蚀刻法形成开口。
接着，在绝缘膜上及开口中形成厚度为100nm的氧化物半导体膜，将该氧化物半导体膜加工为岛状，由此形成导电膜。此外，在形成导电膜之后，连续地对与导电膜的底面接触的绝缘膜进行加工，由此形成绝缘膜。
作为导电膜，依次形成厚度为10nm的氧化物半导体膜、厚度为50nm的氮化钛膜、厚度为100nm的铜膜。氧化物半导体膜的形成条件为如下：衬底温度为170℃；将流量为200sccm的氧气体导入溅射装置的处理室中；将压力设定为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])施加2.5kW的交流电力。利用溅射装置形成氮化钛膜和铜膜。
接着，从氧化物半导体膜、绝缘膜及导电膜上方进行等离子体处理。使用PECVD装置，在衬底温度为220℃且包含氩气体和氮气体的混合气氛下进行等离子体处理。
接着，在氧化物半导体膜、绝缘膜及导电膜上形成绝缘膜。利用PECVD装置层叠厚度为100nm的氮化硅膜及厚度为300nm的氧氮化硅膜来形成绝缘膜。
接着，在形成的绝缘膜上形成掩模，使用该掩模在绝缘膜中形成开口。
以填充开口的方式形成导电膜，将该导电膜加工为岛状，由此形成被用作源电极及漏电极的导电膜。作为该导电膜，利用溅射装置形成厚度为10nm的钛膜和厚度为100nm的铜膜。
此后，在绝缘膜及导电膜上形成绝缘膜。将厚度为1.5μm的丙烯酸类感光树脂用于绝缘膜。
通过上述步骤，制造样品A1至样品A3。
[晶体管的Id-Vg特性]
接着，测量上面制造的样品A1至样品A3的晶体管的Id-Vg特性。作为各晶体管的Id-Vg特性的测量条件，施加到被用作第一栅电极的导电膜的电压(以下，将该电压还称为栅极电压(Vg))以及施加到被用作第二栅电极的导电膜的电压(以下，将该电压还称为背栅极电压(Vbg))从-10V每隔0.25V变化到+10V。施加到被用作源电极的导电膜的电压(以下，将该电压还称为源极电压(Vs))为0V(comm)，施加到被用作漏电极的导电膜的电压(以下，将该电压还称为漏极电压(Vd))为0.1V和20V。
图1A、图1B和图1C分别示出样品A1、A2和A3的Id-Vg特性结果。在图1A至图1C中，第一纵轴表示Id(A)，第二纵轴表示场效应迁移率(μFE)(cm2/Vs)，横轴表示Vg(V)。另外，在Vd为20V时进行场效应迁移率的测量。
如图1A至图1C所示，当改变氧化物半导体膜的沉积条件时，晶体管的Id-Vg特性有不同倾向。尤其是，在晶体管的场效应迁移率的迁移率曲线的形状有差异。
从图1A至图1C所示的样品A1至A3的迁移率曲线的形状，计算出晶体管的饱和区域中的场效应迁移率的最小值及最大值、以及通过从最大值减去最小值而得到的各值。在此，晶体管的饱和区域在Vg为3V以上且10V以下的范围内。该范围内的栅极电压一般用于显示器等的应用。
在样品A1中，晶体管的饱和区域中的场效应迁移率的最小值为9.8cm2/Vs，最大值为28.3cm2/Vs。就是说，样品A1的晶体管的饱和区域中的场效应迁移率的最小值与最大值之差为18.5cm2/Vs。在样品A2中，晶体管的饱和区域中的场效应迁移率的最小值为23.3cm2/Vs，最大值为51.1cm2/Vs。就是说，样品A2的晶体管的饱和区域中的场效应迁移率的最小值与最大值之差为27.8cm2/Vs。在样品A3中，晶体管的饱和区域中的场效应迁移率的最小值为55.8cm2/Vs，最大值为67.0cm2/Vs。就是说，样品A3的晶体管的饱和区域中的场效应迁移率的最小值与最大值之差为11.2cm2/Vs。
换言之，在样品A1中，晶体管的饱和区域中的场效应迁移率的最小值比场效应迁移率的最大值低65.3％左右。在样品A2中，晶体管的饱和区域中的场效应迁移率的最小值比场效应迁移率的最大值低54.4％左右。在样品A3中，晶体管的饱和区域中的场效应迁移率的最小值比场效应迁移率的最大值低16.7％左右。如上所述，形成有本发明的一个实施方式的晶体管的样品A3具有晶体管的饱和区域中的场效应迁移率的最小值比场效应迁移率的最大值低30％以下，优选低20％以下的特性。
如此，形成有本发明的一个实施方式的晶体管的样品A3具有如下特性，即晶体管的饱和区域中的场效应迁移率的最小值与场效应迁移率的最大值之差极小，即为15cm2/Vs以下。此外，样品A3在低Vg区域(例如，Vg大于0V且为5V以下的区域)中具有高场效应迁移率。当将具有这样的特性的晶体管例如用作有机EL显示器的像素的晶体管时，可以得到高电流驱动能力以及高可靠性。
<1-3.通过器件模拟的迁移率曲线的形状的评价>
在图1A至图1C所示的晶体管的场效应迁移率的迁移率曲线的形状有差异，因此，通过器件模拟对迁移率曲线的形状进行评价。
在器件模拟中，作为决定迁移率曲线的形状的因素，假设三种因素：1.迁移率的温度依赖性；2.沟道区域的施主密度分布；以及3.氧化物半导体膜中的浅缺陷态密度。
[1.迁移率的温度依赖性]
在包括氧化物半导体膜的晶体管中，由于自身发热而场效应迁移率急剧地上升。氧化物半导体膜的电子迁移率(μn)的温度依赖性以下述公式(5)表示。
[公式5]
Figure GDA0003269302280000231
在公式(5)中，μn300表示室温下的氧化物半导体膜的电子迁移率，TL表示晶格温度。如公式(5)所示，包括氧化物半导体膜的晶体管的场效应迁移率以温度T的1.5乘方左右的比例上升。
[2.沟道区域的施主密度分布]
所制造的样品A1至A3的晶体管具有不同的沟道区域的施主密度分布，因为氧化物半导体膜的沉积条件不同。换言之，样品A1至A3的晶体管具有不同的有效沟道长度。
在此，参照图5说明样品A1至A3的晶体管的有效沟道长度。
图5是示出晶体管的有效沟道长度的概念的示意图。
在图5中，GE、GI和OS分别表示栅电极、栅极绝缘膜和氧化物半导体膜。在氧化物半导体膜中，形成有n型区域。晶体管的有效沟道长度(Leff)以下述公式(6)表示。
[公式6]
Leff＝Lg-2ΔL (6)
在公式(6)中，Lg表示栅极长度，△L表示沟道长度的缩小宽度。
例如，可以通过传输线模型(TLM)分析得到晶体管的有效沟道长度。
在以下的说明中，基于上述有效沟道长度，假设其中从n型区域到沟道区域施主密度逐渐减少的模型。就是说，施主根据高斯分布向沟道区域减少。图6A至图6C示出说明样品A1至A3的施主密度的示意图。图6A、图6B和图6C分别示出样品A1的施主密度、样品A2的施主密度以及样品A3的施主密度。
在图6A至图6C中，GE、GI和OS分别表示栅电极、栅极绝缘膜和氧化物半导体膜。在图6A至图6C所示的氧化物半导体膜中，以灰色示出施主密度为5×1018cm-3以上的区域，以黑色示出施主密度为1×1016cm-3以下的区域。
从图6A至图6C所示的结果，样品A1的有效沟道长度被估计为2.0μm，样品A2的有效沟道长度被估计为1.2μm，样品A3的有效沟道长度被估计为0.8μm。换言之，样品A1的△L、样品A2的△L和样品A3的△L分别估计为0μm、0.4μm和0.6μm。
[3.氧化物半导体膜的浅缺陷态密度]
接着，说明氧化物半导体膜中的浅缺陷态密度(也称为sDOS)。可以从包括氧化物半导体膜的晶体管的电特性估计出氧化物半导体膜的sDOS。在以下的说明中，测量出晶体管的界面态密度。此外，说明在考虑该界面态密度和被界面态俘获的电子数Ntrap的情况下预测出亚阈值泄漏电流的方法。
通过比较实测的晶体管的漏极电流-栅极电压(Id-Vg)与计算的漏极电流-栅极电压(Id-Vg)特性，可以测量出被界面态俘获的电子数Ntrap。
图7示出源极电压Vs为0V且漏极电压Vd为0.1V时的晶体管的通过计算得到的理想Id-Vg特性以及实测的Id-Vg特性。此外，在晶体管的测量结果中，只标绘出容易测量出漏极电压Id的1×10-13A以上的值。
与通过计算得到的理想的Id-Vg特性相比，实测的Id-Vg特性的相对于栅极电压Vg的漏极电流Id的变化更缓慢。这有可能是因为电子被位于导带底的能量(记载为Ec)附近的浅界面态俘获。在该测量中，通过使用费米分布函数考虑被浅界面态俘获的(每单位面积及每单位能量的)电子数Ntrap，可以更严格地估计出界面态密度Nit。
首先，对使用图8所示的示意性的Id-Vg特性来评价被界面陷阱态俘获的电子数Ntrap的方法进行说明。虚线示出通过计算得到的没有陷阱态的理想的Id-Vg特性。在虚线上，以ΔVid表示漏极电流从Id1变为Id2时的栅极电压Vg的变化。实线示出实测的Id-Vg特性。在实线上，以ΔVex表示漏极电流从Id1变为Id2时的栅极电压Vg的变化。将在漏极电流为Id1时要观察的界面的电位及漏极电流为Id2时要观察的界面的电位分别称为φit1、φit2，将该变化量称为Δφit。
在图8中，实测值的倾斜度比计算值小，由此可知ΔVex常比ΔVid大。此时，ΔVex与ΔVid之间的差异相当于在浅界面态中俘获电子时需要的电位差。因此，可以以下述公式(7)表示被俘获的电子所引起的电荷的变化量ΔQtrap。
[公式7]
ΔQtrap＝-Ctg(ΔVex-ΔVid) (7)
Ctg是每单位面积的绝缘体和半导体的合成电容。此外，可以使用被俘获的(每单位面积及每单位能量的)电子数Ntrap以公式(8)表示ΔQtrap。此外，q表示元电荷。
[公式8]
ΔQtrap＝-qNtrapΔφit (8)
通过联立公式(7)与公式(8)得到公式(9)。
[公式9]
-Ctg(ΔVex-ΔVid)＝-qNtrapΔφit (9)
接着，通过取公式(9)的Δφit的极限0得到公式(10)。
[公式10]
Figure GDA0003269302280000251
就是说，通过使用理想的Id-Vg特性、实测的Id-Vg特性及公式(10)，可以估计出被界面俘获的电子数Ntrap。此外，可以通过使用器件仿真器的上述计算，求得漏极电流与界面处的电位的关系。
可以以公式(11)表示每单位面积和每单位能量的电子数Ntrap与界面态密度Nit之间的关系。
[公式11]
Figure GDA0003269302280000261
在此，f(E)表示费米分布函数。通过由公式(11)拟合从公式(10)得到的Ntrap，决定Nit。可以通过使用设定该Nit的器件仿真器，得到包括Id<0.1pA的传导特性。
将图7中实测的Id-Vg特性适用于公式(10)，在图9中以白色圆圈示出抽取Ntrap的结果。图9中的纵轴表示半导体的导带底Ec处的费米能量Ef。极大值位于Ec的正下的虚线上。当作为公式(11)中的Nit假设公式(12)中的尾端分布时，如图9的虚线那样，可以以非常高的准确度拟合Ntrap，其结果是，作为拟合参数得到峰值Nta＝1.67×1013cm-2eV-1、以及特性宽度Wta＝0.105eV。
[公式12]
Figure GDA0003269302280000262
图10A和图10B示出通过将所得到的界面态的拟合曲线反馈到使用器件仿真器的计算来倒算Id-Vg特性的结果。图10A示出在漏极电压Vd为0.1V及1.8V时的计算的Id-Vg特性、以及在漏极电压Vd为0.1V及1.8V时的晶体管的实测的Id-Vg特性。图10B是以图10A的漏极电流Id为对数的图表。
通过计算得到的曲线与实测值的标绘大致一致，由此可知计算值和测量值具有高重复性。由此可知，作为计算出浅缺陷态密度的方法，上述方法是充分妥当的。
[迁移率曲线的计算结果]
氧化物半导体膜中的sDOS影响到场效应迁移率的迁移率曲线。尤其是，在阈值电压附近，电子被sDOS俘获而迁移率曲线的形状变化。氧化物半导体膜中的sDOS用公式(12)的Nta及Wta与氧化物半导体膜的厚度(tOS)之积表示。于是，基于公式(12)，计算出迁移率曲线。表1示出用于计算的参数。
[表1]
Figure GDA0003269302280000271
Figure GDA0003269302280000281
在本实施方式中，对在改变Wta的值时的迁移率曲线进行计算。图11示出Wta的值互不相同的迁移率曲线的形状。在图11中，Nta为2.5×1019cm-3eV-1，△L为0。此外，设置Wta为0.015eV、0.02eV、0.025eV、0.03eV、0.035eV、0.04eV及0.045eV的7个条件。
如图11所示，Wta的值越小，即sDOS的能量宽度越小，迁移率曲线的上升越急剧。此外，可知,sDOS的能量宽度越小，迁移率曲线的峰值从高Vg一侧漂移到低Vg一侧并减小。
接着，基于图6A至图6C所示的样品A1至A3的施主密度分布以及图11所示的迁移率曲线的形状，对相当于样品A1至A3的模型的迁移率曲线的形状进行计算。图12示出迁移率曲线的计算结果。
图12示出相当于样品A1至A3的模型的迁移率曲线的计算结果。在样品A1中，Nta为3.0×1019cm-3eV-1，△L为0，Wta为0.045eV。在样品A2中，Nta为3.0×1019cm-3eV-1，△L为0.4μm，Wta为0.035eV。在样品A3中，Nta为2.5×1019cm-3eV-1，△L为0.6μm，Wta为0.025eV。
可以认为图12示出大致反映有图1A至图1C所示的样品A1至A3的迁移率曲线的形状的结果。
如上所述，可知sDOS大大影响到晶体管的场效应迁移率的迁移率曲线的形状。因此，上述样品A1至A3有可能具有氧化物半导体膜中的不同的sDOS值。
于是，为了对样品A1至A3的氧化物半导体膜中的sDOS进行测量，制造样品B1至B3。样品B1至B3只在晶体管的尺寸这一点上不同于样品A1至A3。样品B1、B2和B3分别使用与样品A1、A2和A3相同的方法制造。
图13示出样品B1至B3的sDOS的结果。样品B1至B3的每一个的晶体管的尺寸为L/W＝6/50μm。
如图13所示，从样品B1观察到氧化物半导体膜中的最高的sDOS，其次为样品B2、样品B3。就是说，可知：从样品A1观察到氧化物半导体膜中的最高的sDOS，其次为样品A2、样品A3，上述器件模拟的结果是妥当的。
此外，在样品B1至B3的每一个中，sDOS的峰值小于5×1012cm-2eV-1，这表示样品B1至B3各自具有极低的sDOS。氧化物半导体膜中的sDOS的峰值优选小于2.5×1012cm-2eV-1，更优选小于1.5×1012cm-2eV-1，进一步优选小于1.0×1012cm-2eV-1。
如此，当降低氧化物半导体膜中的sDOS时，迁移率曲线可以急剧地上升。此外，可以将高Vg一侧的迁移率曲线的峰值漂移到低Vg一侧，且可以减少峰值。就是说，当降低氧化物半导体膜中的sDOS时，包括氧化物半导体膜的晶体管的场效应迁移率的迁移率曲线可以急剧地上升，并且迁移率曲线的饱和性得到提高。
<1-4.晶体管的构成要素>
接着，对图4A至图4C所示的晶体管的构成要素进行详细说明。
[衬底]
衬底102可以使用具有能够承受制造工序中的热处理的程度的耐热性的材料形成。
具体而言，可以使用无碱玻璃、钠钙玻璃、钾玻璃、水晶玻璃、石英或蓝宝石等。另外，也可以使用无机绝缘膜。该无机绝缘膜的例子包括氧化硅膜、氮化硅膜、氧氮化硅膜、氧化铝膜等。
上述无碱玻璃的厚度例如为0.2mm以上且0.7mm以下即可。或者，通过对无碱玻璃进行抛光，实现上述厚度即可。
作为无碱玻璃，可以使用具有如下中的任何尺寸的大型玻璃衬底：第六世代(1500mm×1850mm)、第七世代(1870mm×2200mm)、第八世代(2200mm×2400mm)、第九世代(2400mm×2800mm)、第十世代(2950mm×3400mm)。由此，可以制造大型显示装置。
另外，可以使用由硅或碳化硅形成的单晶半导体衬底或多晶半导体衬底、由硅锗等形成的化合物半导体衬底、SOI衬底等作为衬底102。
作为衬底102也可以使用金属等无机材料。金属等无机材料的例子包括不锈钢及铝等。
此外，作为衬底102也可以使用树脂、树脂薄膜或塑料等有机材料。该树脂薄膜的例子包括聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、聚氨酯、丙烯酸树脂、环氧树脂、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)及具有硅氧烷键合的硅酮等树脂等。
作为衬底102，也可以使用组合无机材料与有机材料的复合材料。该复合材料的例子包括键合有金属板或薄板状的玻璃板的树脂薄膜、其中纤维状的金属、粒子状的金属、纤维状的玻璃或粒子状的玻璃分散的树脂薄膜、或者其中纤维状的树脂、粒子状的树脂分散的无机材料。
衬底102可以至少支撑在其上或下形成的膜或层，也可以是绝缘膜、半导体膜、导电膜中的一个或多个。
[第一绝缘膜]
绝缘膜104可以通过适当地利用溅射法、CVD法、蒸镀法、脉冲激光沉积(PLD)法、印刷法、涂敷法等形成。绝缘膜104例如可以以具有氧化物绝缘膜及/或氮化物绝缘膜的单层结构或叠层结构的方式形成。为了提高与氧化物半导体膜108的界面特性，绝缘膜104中的至少与氧化物半导体膜108接触的区域优选使用氧化物绝缘膜形成。当绝缘膜104使用因加热而释放氧的氧化物绝缘膜形成时，可以利用加热处理使绝缘膜104所包含的氧移动到氧化物半导体膜108中。
绝缘膜104的厚度可以为50nm以上、100nm以上且3000nm以下或200nm以上且1000nm以下。通过增加绝缘膜104的厚度，可以使绝缘膜104的氧释放量增加，而能够减少绝缘膜104与氧化物半导体膜108之间的界面的界面态、以及包含在氧化物半导体膜108的沟道区域108i中的氧空位。
绝缘膜104例如可以以具有氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化镓膜或者Ga-Zn氧化物膜等的单层结构或叠层结构的方式形成。在本实施方式中，绝缘膜104具有氮化硅膜和氧氮化硅膜的叠层结构。通过绝缘膜104具有这样的作为下侧的层包括氮化硅膜且作为上侧的层包括氧氮化硅膜的叠层结构，可以对氧化物半导体膜108高效地供应氧。
[氧化物半导体膜]
在实施方式2中详细地说明氧化物半导体膜108。
[第二绝缘膜]
此外，绝缘膜110具有对氧化物半导体膜108供应氧的功能，尤其是对沟道区域108i供应氧的功能。例如，绝缘膜110可以使用氧化物绝缘膜或氮化物绝缘膜的单层或叠层形成。为了提高与氧化物半导体膜108的界面特性，绝缘膜110中的与氧化物半导体膜108接触的区域优选至少使用氧化物绝缘膜形成。作为绝缘膜110例如可以使用氧化硅膜、氧氮化硅膜、氮氧化硅膜或氮化硅膜等。
绝缘膜110的厚度可以为5nm以上且400nm以下、5nm以上且300nm以下或者10nm以上且250nm以下。
优选的是，绝缘膜110的缺陷优选少，典型的是通过电子自旋共振法(ESR)观察的信号尽量少。上述信号的例子包括起因于在g值为2.001时观察的E’中心的信号。此外，E’中心起因于硅的悬空键。作为绝缘膜110使用起因于E’中心的自旋密度为3×1017spins/cm3以下、优选为5×1016spins/cm3以下的氧化硅膜或氧氮化硅膜即可。
在绝缘膜110中，除了上述信号以外，有时还观察到起因于二氧化氮(NO2)的信号。该信号因N的核自旋而分成三个信号；第一信号、第二信号以及第三信号。在g值为2.037以上且2.039以下时观察到第一信号。在g值为2.001以上且2.003以下时观察到第二信号。在g值为1.964以上且1.966以下时观察到第三信号。
例如，作为绝缘膜110优选使用起因于二氧化氮(NO2)的自旋密度为1×1017spins/cm3以上且低于1×1018spins/cm3的绝缘膜。
注意，二氧化氮(NO2)等氮氧化物(NOx)在绝缘膜110中形成态。该态位于氧化物半导体膜108的能隙中。由此，当氮氧化物(NOx)扩散到绝缘膜110与氧化物半导体膜108的界面时，有时该态在绝缘膜110一侧俘获电子。其结果是，被俘获的电子留在绝缘膜110与氧化物半导体膜108的界面附近，由此使晶体管的阈值电压向正方向漂移。因此，通过作为绝缘膜110使用氮氧化物的含量少的膜，可以减小晶体管的阈值电压的漂移。
作为氮氧化物(NOx)的释放量少的绝缘膜例如可以使用氧氮化硅膜。该氧氮化硅膜是在热脱附谱分析法(TDS:Thermal Desorption Spectroscopy)中氨释放量比氮氧化物(NOx)的释放量多的膜，典型的是氨释放量为1×1018cm-3以上且5×1019cm-3以下。此外，上述氨释放量为TDS中的加热处理温度为50℃以上且650℃以下或50℃以上且550℃以下的范围内的总量。
由于当进行加热处理时，氮氧化物(NOx)与氨及氧起反应，所以通过使用氨释放量多的绝缘膜可以减少氮氧化物(NOx)。
当使用SIMS对绝缘膜110进行分析时，膜中的氮浓度优选为6×1020atoms/cm3以下。
绝缘膜110也可以使用硅酸铪(HfSiOx)、含有氮的硅酸铪(HfSixOyNz)、含有氮的铝酸铪(HfAlxOyNz)或氧化铪等high-k材料形成。通过使用该high-k材料，可以降低晶体管的栅极漏电流。
[第三绝缘膜]
绝缘膜116包含氮或氢。此外，绝缘膜116也可以包含氟。作为绝缘膜116例如可以使用氮化物绝缘膜。该氮化物绝缘膜可以使用氮化硅、氮氧化硅、氧氮化硅、氮氟化硅、氟氮化硅等形成。绝缘膜116中的氢浓度优选为1×1022atoms/cm3以上。此外，绝缘膜116与氧化物半导体膜108的源区域108s及漏区域108d接触。因此，与绝缘膜116接触的源区域108s及漏区域108d中的杂质(氮或氢)浓度变高，由此可以提高源区域108s及漏区域108d的载流子密度。
[第四绝缘膜]
作为绝缘膜118可以使用氧化物绝缘膜。此外，作为绝缘膜118可以使用氧化物绝缘膜与氮化物绝缘膜的叠层膜。绝缘膜118例如可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化镓或Ga-Zn氧化物。
此外，绝缘膜118优选被用作来自外部的氢或水等的阻挡膜。
绝缘膜118的厚度可以为30nm以上且500nm以下或100nm以上且400nm以下。
[第五绝缘膜]
绝缘膜122具有绝缘性，并使用无机材料或有机材料形成。该无机材料的例子包括氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氮化铝等。该有机材料的例子包括丙烯酸树脂或聚酰亚胺树脂等感光性树脂材料。
[导电膜]
通过利用溅射法、真空蒸镀法、PLD法及热CVD法等，可以形成导电膜106、112、120a、120b。作为导电膜106、112、120a、120b都可以使用导电金属膜、具有反射可见光的功能的导电膜或具有使可见光透过的功能的导电膜。
具有导电性的金属膜可以使用包含选自铝、金、铂、银、铜、铬、钽、钛、钼、钨、镍、铁、钴、钯和锰中的金属元素的材料。或者，也可以使用包含上述金属元素中的任何金属元素的合金。
作为上述具有导电性的金属膜，具体而言，可以使用在钛膜上层叠铜膜的两层结构、在氮化钛膜上层叠铜膜的两层结构、在氮化钽膜上层叠铜膜的两层结构、依次层叠钛膜、铜膜和钛膜的三层结构等。尤其是，优选使用包含铜元素的导电膜，因为可以降低电阻。作为包含铜元素的导电膜的例子，可举出包含铜及锰的合金膜。能够通过利用湿蚀刻法对该合金膜进行加工，所以是优选的。
注意，作为导电膜106、112、120a、120b，优选使用氮化钽膜。该氮化钽膜具有导电性且具有对铜或氢的高阻挡性。因为从氮化钽膜本身释放的氢少，所以可以作为与氧化物半导体膜108接触的金属膜或氧化物半导体膜108的附近的金属膜适合地使用氮化钽膜。
作为上述具有导电性的导电膜也可以使用导电高分子或导电聚合物。
作为上述具有反射可见光的功能的导电膜可以使用包含选自金、银、铜和钯中的金属元素的材料。尤其是，由于通过使用包含银元素的导电膜，可以提高对可见光的反射率，所以是优选的。
作为上述具有使可见光透过的功能的导电膜可以使用包含选自铟、锡、锌、镓和硅中的元素的材料。具体而言，可以使用In氧化物、Zn氧化物、In-Sn氧化物(也称为ITO)、In-Sn-Si氧化物(也称为ITSO)、In-Zn氧化物、In-Ga-Zn氧化物等。
作为上述具有使可见光透过的功能的导电膜也可以使用包含石墨烯或石墨的膜。含有氧化石墨烯的膜可以通过如下方法形成：形成含有氧化石墨烯的膜并使其还原。作为还原方法，可以采用利用加热的方法以及利用还原剂的方法等。
可以通过无电镀法形成导电膜112、120a、120b。作为通过该无电镀法可沉积的材料，例如可以使用选自Cu、Ni、Al、Au、Sn、Co、Ag和Pd中的一个或多个。更优选使用Cu或Ag，因为可以降低导电膜的电阻。
当通过无电镀法形成导电膜时，也可以在该导电膜下形成扩散防止膜，以便防止该导电膜的构成元素扩散到外部。也可以在该扩散防止膜与该导电膜之间形成能够使导电膜生长的种子层。上述扩散防止膜例如可以利用溅射法形成。作为该扩散防止膜例如可以使用氮化钽膜或氮化钛膜。上述种子层可以利用无电镀法形成。作为该种子层可以使用与利用无电镀法形成的导电膜的材料同样的材料。
作为导电膜112，可以使用以In-Ga-Zn氧化物为代表的氧化物半导体。该氧化物半导体在从绝缘膜116供应氮或氢时可以具有高载流子密度。换言之，氧化物半导体用作氧化物导电体(OC)。因此，将氧化物半导体可以用于栅电极。
例如，导电膜112可以具有氧化物导电体(OC)的单层结构、金属膜的单层结构或氧化物导电体(OC)及金属膜的叠层结构等。
注意，优选的是，导电膜112具有遮光性金属膜的单层结构或氧化物导电体(OC)及遮光性金属膜的叠层结构，因为可以阻挡光到达形成在导电膜112的下方的沟道区域108i。当导电膜112具有氧化物半导体或氧化物导电体(OC)及遮光性金属膜的叠层结构时，在氧化物半导体或氧化物导电体(OC)上形成金属膜(例如，钛膜或钨膜等)时发挥如下效果中的任何效果：金属膜的构成元素扩散到氧化物半导体或氧化物导电体(OC)一侧而氧化物半导体或氧化物导电体(OC)低电阻化、因沉积金属膜时的损伤(例如，溅射损伤等)而低电阻化以及在金属膜中扩散氧化物半导体或氧化物导电体(OC)中的氧，由此形成氧空位而低电阻化。
导电膜106、112、120a、120b的厚度可以为30nm以上且500nm以下或100nm以上且400nm以下。
<1-5晶体管的结构例子2>
接着，参照图14A及图14B、图15A及图15B以及图16A及图16B对与图4A至图4C所示的晶体管结构不同的晶体管结构进行说明。
图14A及图14B是晶体管100B的截面图。图15A及图15B是晶体管100C的截面图。图16A及图16B是晶体管100D的截面图。晶体管100B、100C及100D的俯视图与图4A所示的晶体管100A的俯视图同样，所以未图示。
图14A及图14B所示的晶体管100B与晶体管100A的不同之处在于导电膜112的叠层结构、导电膜112的形状及绝缘膜110的形状。
晶体管100B的导电膜112包括绝缘膜110上的导电膜112_1、导电膜112_1上的导电膜112_2。例如，通过作为导电膜112_1使用氧化物导电膜，可以对绝缘膜110添加过剩氧。上述氧化物导电膜可以利用溅射法在含氧气体的气氛下形成。作为上述氧化物导电膜例如可以使用包含铟和锡的氧化物膜、包含钨和铟的氧化物膜、包含钨和铟和锌的氧化物膜、包含钛和铟的氧化物膜、包含钛和铟和锡的氧化物膜、包含铟和锌的氧化物膜、包含硅和铟和锡的氧化物膜、包含铟和镓和锌的氧化物膜。
如图14B所示，导电膜112_2与导电膜106通过开口143连接。通过在形成将成为导电膜112_1的导电膜之后形成开口143，可以实现图14B所示的形状。当将氧化物导电膜用作导电膜112_1时，通过采用导电膜112_2与导电膜106连接的结构，可以降低导电膜112与导电膜106的接触电阻。
晶体管100B的导电膜112及绝缘膜110具有锥形形状。更具体而言，导电膜112的下端部位于导电膜112的上端部的外侧。绝缘膜110的下端部位于绝缘膜110的上端部的外侧。另外，导电膜112的下端部位于与绝缘膜110的上端部大致相同的位置上。
优选的是，如晶体管100B那样地导电膜112及绝缘膜110具有锥形形状，因为与是导电膜112及绝缘膜110为矩形形状的晶体管100A的情况相比，可以提高绝缘膜116的覆盖性。
晶体管100B的其他构成要素与上述晶体管100A相同，并发挥相同的效果。
图15A及图15B所示的晶体管100C与晶体管100A的不同之处在于导电膜112的叠层结构、导电膜112的形状及绝缘膜110的形状。
晶体管100C的导电膜112包括绝缘膜110上的导电膜112_1、导电膜112_1上的导电膜112_2。此外，导电膜112_1的下端部位于导电膜112_2的下端部的外侧。可以使用相同的掩模进行加工来形成导电膜112_1、导电膜112_2、绝缘膜110。为了得到上述结构，例如，利用湿蚀刻法对导电膜112_2进行加工，利用干蚀刻法对导电膜112_1及绝缘膜110进行加工。
通过采用晶体管100C的结构，有时在氧化物半导体膜108中形成区域108f。区域108f形成在沟道区域108i与源区域108s之间及沟道区域108i与漏区域108d之间。
区域108f被用作高电阻区域或低电阻区域。高电阻区域具有与沟道区域108i相等的电阻，且不与用作栅电极的导电膜112重叠。当区域108f为高电阻区域时，区域108f被用作偏置区域。为了抑制晶体管100C的通态电流的降低，被用作偏置区域的区域108f各自的在沟道长度(L)方向上的长度可以为1μm以下。
低电阻区域具有比沟道区域108i低且比源区域108s及漏区域108d高的电阻。当区域108f为低电阻区域时，区域108f被用作Lightly Doped Drain(LDD)区域。被用作LDD区域的区域108f可以实现漏区域的电场缓和，因此可以降低起因于漏区域的电场的晶体管的阈值电压的变动。
注意，当区域108f被用作LDD区域时，例如从绝缘膜116对区域108f供应氮、氢和氟中的一个以上或者将绝缘膜110及导电膜112_1用作掩模从导电膜112_1的上方添加杂质元素，该杂质经过导电膜112_1及绝缘膜110添加到氧化物半导体膜108，由此可以形成区域108f。
如图15B所示，导电膜112_2与导电膜106通过开口143连接。
晶体管100C的其他构成要素与上述晶体管100A相同，并发挥相同的效果。
图16A及图16B所示的晶体管100D与晶体管100A的不同之处在于导电膜112的叠层结构、导电膜112的形状及绝缘膜110的形状。
晶体管100D的导电膜112包括绝缘膜110上的导电膜112_1、导电膜112_1上的导电膜112_2。此外，导电膜112_1的下端部位于导电膜112_2的下端部的外侧。另外，绝缘膜110的下端部形位于导电膜112_1的下端部的外侧。可以使用相同的掩模进行加工来形成导电膜112_1、导电膜112_2、绝缘膜110。为了得到上述结构，例如，利用湿蚀刻法对导电膜112_2及导电膜112_1进行加工，利用干蚀刻法对绝缘膜110进行加工。
与晶体管100C同样地，在晶体管100D中有时在氧化物半导体膜108中形成区域108f。区域108f形成在沟道区域108i与源区域108s之间及沟道区域108i与漏区域108d之间。
如图16B所示，导电膜112_2与导电膜106通过开口143连接。
晶体管100D的其他构成要素与上述晶体管100A相同，并发挥相同的效果。
<1-6.晶体管的结构例子3>
接着，参照图17A及图17B、图18A及图18B、图19A及图19B、图20A及图20B以及图21A及图21B对与图4A至图4C所示的晶体管100A的结构不同的晶体管结构进行说明。
图17A及图17B是晶体管100E的截面图。图18A及图18B是晶体管100F的截面图。图19A及图19B是晶体管100G的截面图。图20A及图20B是晶体管100H的截面图，图21A及图21B是晶体管100J的截面图。晶体管100E、晶体管100F、晶体管100G、晶体管100H及晶体管100J的俯视图由于与图4A所示的晶体管100A的俯视图同样，所以未图示。
晶体管100E、晶体管100F、晶体管100G、晶体管100H及晶体管100J与上述晶体管100A的不同之处在于氧化物半导体膜108的结构。其他的构成要素与上述晶体管100A相同，并发挥相同的效果。
图17A及图17B所示的晶体管100E的氧化物半导体膜108包括绝缘膜104上的氧化物半导体膜108_1、氧化物半导体膜108_1上的氧化物半导体膜108_2、氧化物半导体膜108_2上的氧化物半导体膜108_3。沟道区域108i、源区域108s及漏区域108d各自具有氧化物半导体膜108_1、氧化物半导体膜108_2及氧化物半导体膜108_3的三层结构。
图18A及图18B所示的晶体管100F的氧化物半导体膜108包括绝缘膜104上的氧化物半导体膜108_2、氧化物半导体膜108_2上的氧化物半导体膜108_3。沟道区域108i、源区域108s及漏区域108d各自具有氧化物半导体膜108_2及氧化物半导体膜108_3的两层结构。
图19A及图19B所示的晶体管100G的氧化物半导体膜108包括绝缘膜104上的氧化物半导体膜108_1、氧化物半导体膜108_1上的氧化物半导体膜108_2。沟道区域108i、源区域108s及漏区域108d各自具有氧化物半导体膜108_1及氧化物半导体膜108_2的两层结构。
图20A及图20B所示的晶体管100H的氧化物半导体膜108包括绝缘膜104上的氧化物半导体膜108_1、氧化物半导体膜108_1上的氧化物半导体膜108_2、氧化物半导体膜108_2上的氧化物半导体膜108_3。沟道区域108i具有氧化物半导体膜108_1、氧化物半导体膜108_2及氧化物半导体膜108_3的三层结构，源区域108s及漏区域108d各自具有氧化物半导体膜108_1及氧化物半导体膜108_2的两层结构。此外，在晶体管100H的沟道宽度(W)方向上的截面中，氧化物半导体膜108_3覆盖氧化物半导体膜108_1及氧化物半导体膜108_2的侧面。
图21A及图21B所示的晶体管100J的氧化物半导体膜108包括绝缘膜104上的氧化物半导体膜108_2、氧化物半导体膜108_2上的氧化物半导体膜108_3。沟道区域108i具有氧化物半导体膜108_2及氧化物半导体膜108_3的两层结构，源区域108s及漏区域108d各自具有氧化物半导体膜108_2的单层结构。此外，在晶体管100J的沟道宽度(W)方向上的截面中，氧化物半导体膜108_3覆盖氧化物半导体膜108_2的侧面。
沟道区域108i的沟道宽度(W)方向的侧面或该侧面附近的区域由于容易受到加工时的损伤而形成缺陷(例如氧空位)，或者由于杂质附着等而容易被污染。因此，即使沟道区域108i实质上本征，也通过施加电场等的压力使沟道区域108i的沟道宽度(W)方向的侧面或该侧面附近的区域活化，从而容易成为低电阻(n型)区域。此外，如果沟道区域108i的沟道宽度(W)方向的侧面或该侧面附近的区域为n型区域，则由于该n型区域成为载流子的路径，因此有时会形成寄生沟道。
因此，在晶体管100H及晶体管100J中，沟道区域108i具有叠层结构，沟道宽度(W)方向上的沟道区域108i的侧面由叠层的一个层覆盖。通过采用该结构，可以抑制沟道区域108i的侧面或其附近的缺陷或者可以降低杂质附着在沟道区域108i的侧面或其附近。
[带结构]
这里，参照图22A至图22C对绝缘膜104、氧化物半导体膜108_1、108_2、108_3及绝缘膜110的带结构、绝缘膜104、氧化物半导体膜108_2、108_3及绝缘膜110的带结构以及绝缘膜104、氧化物半导体膜108_1、108_2及绝缘膜110的带结构进行说明。此外，图22A至图22C都是沟道区域108i的带结构。
图22A示出包括绝缘膜104、氧化物半导体膜108_1、108_2、108_3及绝缘膜110的叠层的厚度方向的带结构的一个例子。图22B示出包括绝缘膜104、氧化物半导体膜108_2、108_3及绝缘膜110的叠层的厚度方向的带结构的一个例子。图22C示出包括绝缘膜104、氧化物半导体膜108_1、108_2及绝缘膜110的叠层的厚度方向的带结构的一个例子。此外，为了容易理解，带结构示出绝缘膜104、氧化物半导体膜108_1、108_2、108_3及绝缘膜110的导带底能级(Ec)。
在图22A的带结构中，作为绝缘膜104、110的每一个使用氧化硅膜，作为氧化物半导体膜108_1使用利用In、Ga和Zn的原子个数比为1:3:2的金属氧化物靶材形成的氧化物半导体膜，作为氧化物半导体膜108_2使用利用In、Ga和Zn的原子个数比为4:2:4.1的金属氧化物靶材形成的氧化物半导体膜，作为氧化物半导体膜108_3使用利用In、Ga和Zn的原子个数比为1:3:2的金属氧化物靶材而形成的氧化物半导体膜。
在图22B的带结构中，作为绝缘膜104、110的每一个使用氧化硅膜，作为氧化物半导体膜108_2使用利用In、Ga和Zn的原子个数比为4:2:4.1的金属氧化物靶材形成的氧化物半导体膜，作为氧化物半导体膜108_3使用利用In、Ga和Zn的原子个数比为1:3:2的金属氧化物靶材而形成的氧化物半导体膜。
在图22C的带结构中，作为绝缘膜104、110的每一个使用氧化硅膜，作为氧化物半导体膜108_1使用利用In、Ga和Zn的原子个数比为1:3:2的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜108_2使用利用In、Ga和Zn的原子个数比为4:2:4.1的金属氧化物靶材而形成的氧化物半导体膜。
如图22A所示，在氧化物半导体膜108_1、108_2、108_3中，导带底能级平缓地变化。如图22B所示，在氧化物半导体膜108_2、108_3中，导带底能级平缓地变化。如图22C所示，在氧化物半导体膜108_1、108_2中，导带底能级平缓地变化。换言之，导带底能级连续地变化或连续接合。为了实现这种带结构，使在氧化物半导体膜108_1与氧化物半导体膜108_2之间的界面处或氧化物半导体膜108_2与氧化物半导体膜108_3之间的界面处不存在形成陷阱中心或复合中心等缺陷态的杂质。
为了在氧化物半导体膜108_1、108_2、108_3中形成连续接合，需要使用具备装载闭锁室的多室方式的沉积装置(溅射装置)在不使各膜暴露于大气的情况下连续地形成膜。
通过采用图22A、图22B或图22C所示的带结构，氧化物半导体膜108_2被用作阱(well)，并且在具有上述叠层结构的晶体管中，沟道区域形成在氧化物半导体膜108_2中。
通过提供氧化物半导体膜108_1、108_3，可以使缺陷态远离氧化物半导体膜108_2。
有时与用作沟道区域的氧化物半导体膜108_2的导带底能级(Ec)相比，缺陷态离真空能级更远，而电子容易积累在缺陷态中。当电子积累在缺陷态中时，电子成为负固定电荷，导致晶体管的阈值电压向正方向上漂移。因此，优选的是，缺陷态比氧化物半导体膜108_2的导带底能级(Ec)更接近于真空能级。通过采用上述结构，电子不容易积累在缺陷态。其结果是，能够增大晶体管的通态电流并提高场效应迁移率。
氧化物半导体膜108_1、108_3的每一个的导带底能级与氧化物半导体膜108_2的导带底能级相比更接近于真空能级，典型的是，氧化物半导体膜108_2的导带底能级与氧化物半导体膜108_1、108_3的每一个的导带底能级之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。换言之，氧化物半导体膜108_1、108_3的每一个的电子亲和势与氧化物半导体膜108_2的电子亲和势之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。
通过具有上述结构，氧化物半导体膜108_2被用作主要的电流路径。就是说，氧化物半导体膜108_2被用作沟道区域，氧化物半导体膜108_1、108_3被用作氧化物绝缘膜。氧化物半导体膜108_1、108_3优选都包括构成形成沟道区域的氧化物半导体膜108_2的一部分的金属元素中的一种以上。通过采用上述结构，在氧化物半导体膜108_1与氧化物半导体膜108_2之间的界面处或在氧化物半导体膜108_2与氧化物半导体膜108_3之间的界面处不容易产生界面散射。由此，在该界面处载流子的移动不被阻碍，因此晶体管可以具有高场效应迁移率。
为了防止氧化物半导体膜108_1、108_3的每一个被用作沟道区域的一部分，氧化物半导体膜108_1、108_3使用导电率足够低的材料。因此，根据其物性及/或功能可以将氧化物半导体膜108_1、108_3称为氧化物绝缘膜。或者，氧化物半导体膜108_1、108_3使用其电子亲和势(真空能级与导带底能级之差)低于氧化物半导体膜108_2且其导带底能级与氧化物半导体膜108_2的导带底能级有差异(能带偏置(offset))的材料。此外，为了抑制产生起因于漏极电压值的阈值电压之间的差异，氧化物半导体膜108_1、108_3优选使用其导带底能级比氧化物半导体膜108_2的导带底能级更接近于真空能级材料。例如，氧化物半导体膜108_2的导带底能级与氧化物半导体膜108_1、108_3的每一个的导带底能级之差优选为0.2eV以上，更优选为0.5eV以上。
氧化物半导体膜108_1、108_3优选不具有尖晶石型结晶结构。这是因为如果氧化物半导体膜108_1、108_3具有尖晶石型结晶结构，则导电膜120a、120b的构成元素有时会在该尖晶石型结晶结构与其他区域之间的界面处扩散到氧化物半导体膜108_2中。注意，氧化物半导体膜108_1、108_3各自优选为后面说明的CAAC-OS，此时阻挡导电膜120a、120b的构成元素如铜元素的性质得到提高。
虽然在本实施方式中，示出作为氧化物半导体膜108_1、108_3的每一个使用利用In、Ga和Zn的原子个数比为1:3:2的金属氧化物靶材形成的氧化物半导体膜的例子，但是本发明的一个实施方式不局限于此。例如，作为氧化物半导体膜108_1、108_3的每一个，也可以使用利用In、Ga和Zn的原子个数比为1:1:1、1:1:1.2、1:3:4、1:3:6、1:4:5、1:5:6或者1:10:1的金属氧化物靶材形成的氧化物半导体膜。或者，作为氧化物半导体膜108_1、108_3，也可以使用利用Ga和Zn的原子个数比为10:1的金属氧化物靶材形成的氧化物半导体膜。当作为氧化物半导体膜108_2使用利用In、Ga和Zn的原子个数比为1:1:1的金属氧化物靶材形成的氧化物半导体膜，作为氧化物半导体膜108_1、108_3使用利用Ga和Zn的原子个数比为10:1的金属氧化物靶材形成的氧化物半导体膜时，可以使氧化物半导体膜108_2的导带底能级与氧化物半导体膜108_1、108_3的导带底能级之间的差异为0.6eV以上，所以是优选的。
当氧化物半导体膜108_1、108_3使用In、Ga和Zn的原子个数比为1:1:1的金属氧化物靶材形成时，氧化物半导体膜108_1、108_3中的In、Ga和Zn的原子个数比可能是1:β1:β2(0<β1≤2，0<β2≤2)。当氧化物半导体膜108_1、108_3使用In、Ga和Zn的原子个数比为1:3:4的金属氧化物靶材形成时，氧化物半导体膜108_1、108_3中的In、Ga和Zn的原子个数比可能是1:β3:β4(1≤β3≤5，2≤β4≤6)。当氧化物半导体膜108_1、108_3使用In、Ga和Zn的原子个数比为1:3:6的金属氧化物靶材形成时，氧化物半导体膜108_1、108_3中的In、Ga和Zn的原子个数比可能是1:β5:β6(1≤β5≤5，4≤β6≤8)。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中，参照图23A至图23C、图24、图25、图26A至图26C、图27A至图27C、图28A至图28C、图29A至图29C、图30A至图30C、图31A至图31C、图32A和图32B、图33、图34、图35A1至图35C2、图36、图37A1至图37C2以及图38A至图38C对可用于本发明的一个实施方式的氧化物半导体膜的组成和结构等进行说明。
<2-1.氧化物半导体膜的组成>
首先，对氧化物半导体膜的组成进行说明。
氧化物半导体膜优选至少包含铟或锌。尤其优选包含铟和锌。另外，优选还包含铝、镓、钇或锡等。另外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一个或多个元素。
在此考虑氧化物半导体膜包含铟、元素M及锌的情况。元素M为铝、镓、钇或锡等。或者，元素M还可以为硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M可以组合上述元素的两种以上。
首先，使用图23A至图23C说明本发明的一个实施方式的氧化物半导体膜所包含的铟、元素M及锌的优选的原子个数比范围。注意，未图示氧原子的比率。氧化物半导体膜所包含的铟、元素M及锌的原子个数比的各项分别由[In]、[M]及[Zn]表示。
在图23A至图23C中，虚线表示[In]:[M]:[Zn]＝(1+α):(1-α):1(-1≤α≤1)的原子个数比的线、[In]:[M]:[Zn]＝(1+α):(1-α):2的原子个数比的线、[In]:[M]:[Zn]＝(1+α):(1-α):3的原子个数比的线、[In]:[M]:[Zn]＝(1+α):(1-α):4的原子个数比的线及[In]:[M]:[Zn]＝(1+α):(1-α):5的原子个数比的线。
点划线表示[In]:[M]:[Zn]＝1:1:β(β≥0)的原子个数比的线、[In]:[M]:[Zn]＝1:2:β的原子个数比的线、[In]:[M]:[Zn]＝1:3:β的原子个数比的线、[In]:[M]:[Zn]＝1:4:β的原子个数比的线、[In]:[M]:[Zn]＝2:1:β的原子个数比的线及[In]:[M]:[Zn]＝5:1:β的原子个数比的线。
双点划线表示[In]:[M]:[Zn]＝(1+γ):2:(1-γ)(-1≤γ≤1)的原子个数比的线。图23A至图23C所示的具有[In]:[M]:[Zn]＝0:2:1的原子个数比或其附近值的氧化物半导体膜易具有尖晶石型结晶结构。
图23A和图23B示出本发明的一个实施方式的氧化物半导体膜所包含的铟、元素M及锌的优选的原子个数比范围的例子。
图24示出[In]:[M]:[Zn]＝1:1:1的原子个数比的InMZnO4的结晶结构的例子。图24是在从平行于b轴的方向观察InMZnO4时的结晶结构。图24所示的包含M、Zn、氧的层(下面将该层称为(M,Zn)层)中的金属元素表示元素M或锌。此时，元素M和锌的比例相同。元素M和锌可以相互置换，其排列不规则。
InMZnO4具有层状结晶结构(也称为层状结构)，如图24所示，包含铟及氧的层(下面称为In层):包含元素M、锌及氧的(M,Zn)层＝1:2。
铟和元素M可以相互置换。因此，可以用铟取代(M,Zn)层中的元素M，可以将该层表示为(In,M,Zn)层。在此情况下，获得In层:(In,M,Zn)层＝1:2的层状结构。
具有[In]:[M]:[Zn]＝1:1:2的原子个数比的氧化物具有In层:(M,Zn)层＝1:3的层状结构。就是说，当[Zn]相对于[In]及[M]增大时，在氧化物晶化的情况下，相对于In层的(M,Zn)层的比例增加。
注意，在氧化物中，在In层:(M,Zn)层＝1:非整数时，氧化物有时具有多种In层:(M,Zn)层＝1:整数的层状结构。例如，在[In]:[M]:[Zn]＝1:1:1.5的情况下，氧化物有时具有In层:(M,Zn)层＝1:2的层状结构和In层:(M,Zn)层＝1:3的层状结构混在一起的结构。
例如，当使用溅射装置形成氧化物时，形成其原子个数比与靶材的原子个数比错开的膜。尤其是，根据沉积时的衬底温度，有时膜的[Zn]小于靶材的[Zn]。
有时在氧化物中，多个相共存(例如，二相共存、三相共存等)。例如，在原子个数比接近[In]:[M]:[Zn]＝0:2:1的情况下，尖晶石型结晶结构和层状结晶结构的二相容易共存。在原子个数比接近[In]:[M]:[Zn]＝1:0:0的情况下，方铁锰矿型结晶结构和层状结晶结构的二相容易共存。当在氧化物中多个相共存时，在不同的结晶结构之间有时形成晶界。
当氧化物的铟含量高时，可以提高载流子迁移率(电子迁移率)。
另一方面，当氧化物的铟含量及锌含量变低时，载流子迁移率变低。因此，在是[In]:[M]:[Zn]＝0:1:0的原子个数比及其附近值的原子个数比(例如，图23C中的区域C)的情况下，绝缘性变高。
因此，本发明的一个实施方式的氧化物优选具有图23A的以区域A表示的原子个数比。当具有该原子数个比时，可以获得载流子迁移率高且晶界少的层状结构。
图23B中的区域B示出[In]:[M]:[Zn]＝4:2:3至4:2:4.1的原子个数比及其附近值。附近值包含[In]:[M]:[Zn]＝5:3:4的原子个数比。具有以区域B表示的原子个数比的氧化物是具有特别高的结晶性及高载流子迁移率的优异的氧化物。
在氧化物半导体膜是In-M-Zn氧化物的情况下，优选用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子个数比满足In≧M及Zn≧M。作为这种溅射靶材的金属元素的原子个数比，In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝2:1:1.5、In:M:Zn＝2:1:2.3、In:M:Zn＝2:1:3、In:M:Zn＝3:1:2、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:7是优选的。所形成的氧化物半导体膜的原子个数比大致在±40％的范围内离上述溅射靶材中的金属元素的原子个数比偏离。例如，当使用原子个数比为In:Ga:Zn＝4:2:4.1的溅射靶材时，所形成的氧化物半导体膜的原子个数比有可能是In:Ga:Zn＝4:2:3或其附近。
在本说明书等中，“附近”是相对于金属原子M的原子的比率的±1的范围，优选为±0.5的范围。例如，在氧化物半导体膜的组成为In:Ga:Zn＝4:2:3附近的情况下，Ga的比率为1以上且3以下(1≤Ga≤3)且Zn的比率为2以上且4以下(2≤Zn≤4)，优选为Ga的比率为1.5以上且2.5以下(1.5≤Ga≤2.5)且Zn的比率为2以上且4以下(2≤Zn≤4)。
注意，氧化物半导体膜形成层状结构的条件不是根据原子个数比唯一决定的。根据原子个数比，形成层状结构的难以有差异。另一方面，即使在原子个数比相同的情况下，也根据形成条件，有时形成层状结构，有时不形成层状结构。因此，图示的区域各自是表示氧化物半导体膜具有层状结构时的原子个数比的区域，区域A至C的边界不清楚。
<2-2.氧化物半导体膜的载流子密度>
接着，说明氧化物半导体膜的载流子密度。
作为给氧化物半导体膜的载流子密度带来影响的因子的例子，可以举出氧化物半导体膜中的氧空位(Vo)和杂质。
当氧化物半导体膜中的氧空位量增多时，如果氢与该氧空位键合(也可以将该状态称为VoH)，缺陷态密度则增高。缺陷态密度还根据氧化物半导体膜中的杂质量的增多而增高。由此，可以通过控制氧化物半导体膜中的缺陷态密度，控制氧化物半导体膜的载流子密度。
下面，对将氧化物半导体膜用于沟道区域的晶体管进行说明。
在以抑制晶体管的阈值电压的负向漂移或降低晶体管的关态电流为目的的情况下，优选减少氧化物半导体膜的载流子密度。在以降低氧化物半导体膜的载流子密度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。高纯度本征的氧化物半导体膜的载流子密度低于8×1015cm-3，优选低于1×1011cm-3，更优选低于1×1010cm-3，且为1×10-9cm-3以上。
另一方面，在以增加晶体管的通态电流或提高晶体管的场效应迁移率为目的的情况下，优选增加氧化物半导体膜的载流子密度。在以增加氧化物半导体膜的载流子密度为目的的情况下，稍微增加氧化物半导体膜的杂质浓度或缺陷态密度。或者，优选缩小氧化物半导体膜的带隙。例如，在得到晶体管的Id-Vg特性的优异的导通/截止比的范围中，杂质浓度稍高或缺陷态密度稍高的氧化物半导体膜可以被看作实质上本征。此外，因电子亲和力大而带隙小的热激发电子(载流子)密度增高的氧化物半导体膜可以被看作实质上本征。另外，使用电子亲和力较大的氧化物半导体膜的晶体管的阈值电压更低。
实质上本征的氧化物半导体膜的载流子密度优选为1×105cm-3以上且低于1×1018cm-3，更优选为1×107cm-3以上且1×1017cm-3以下，进一步优选为1×109cm-3以上且5×1016cm-3以下，进一步优选为1×1010cm-3以上且1×1016cm-3以下，进一步优选为1×1011cm-3以上且1×1015cm-3以下。
另外，通过使用实质上本征的氧化物半导体膜，有时晶体管的可靠性得到提高。在此，使用图25说明将氧化物半导体膜用于沟道区域的晶体管的可靠性得到提高的理由。图25是说明将氧化物半导体膜用于沟道区域的晶体管的能带的图。
在图25中，GE表示栅电极，GI表示栅极绝缘膜，OS表示氧化物半导体膜，SD表示源电极或漏电极。就是说，图25是栅电极、栅极绝缘膜、氧化物半导体膜、与氧化物半导体膜接触的源电极或漏电极的能带的例子。
在图25中，将氧化硅膜用作栅极绝缘膜，将In-Ga-Zn氧化物用作氧化物半导体膜。有可能形成在氧化硅膜中的缺陷的迁移能级(εf)会形成在离栅极绝缘膜的导带底有3.1eV左右的位置，栅极电压(Vg)为30V时的氧化物半导体膜与氧化硅膜的界面处的氧化硅膜的费米能级(Ef)会形成在离栅极绝缘膜的导带底有3.6eV左右的位置。氧化硅膜的费米能级依赖于栅极电压而变动。例如，随着栅极电压增大，氧化物半导体膜与氧化硅膜之间的界面处的氧化硅膜的费米能级(Ef)变低。图25中的白色圆圈表示电子(载流子)，x表示氧化硅膜中的缺陷态。
如图25所示，当在被施加栅极电压的状态下载流子被热激发时，载流子被缺陷态(附图中的x)俘获，缺陷态的每一个的荷电状态从正(“+”)变为中性(“0”)。就是说，当对氧化硅膜的费米能级(Ef)加热激发的能量的值比缺陷的迁移能级(εf)高时，氧化硅膜中的缺陷态的荷电状态从正变为中性，晶体管的阈值电压向正方向变动。
当使用电子亲和势不同的氧化物半导体膜时，有时栅极绝缘膜与氧化物半导体膜的界面的费米能级不同。当使用电子亲和势较大的氧化物半导体膜时，在栅极绝缘膜与氧化物半导体膜的界面或其附近，栅极绝缘膜的导带底相对提高。此时，有可能形成在栅极绝缘膜中的缺陷态(图25中的x)也相对提高，因此栅极绝缘膜的费米能级与氧化物半导体膜的费米能级的能量差变大。当该能量差变大时，被栅极绝缘膜俘获的电荷变少。例如，有可能形成在氧化硅膜中的缺陷态的荷电状态的变化变少，而可以减少栅极偏压热(Gate BiasTemperature：GBT)应力中的晶体管的阈值电压的变动。
当将氧化物半导体膜用于晶体管的沟道形成区域，可以减少晶界处的载流子散乱等，因此可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
此外，被氧化物半导体膜的缺陷态俘获的电荷到释放需要较长的时间，有时像固定电荷那样动作。因此，有时在缺陷态密度高的氧化物半导体膜中形成有沟道区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体膜中的杂质浓度是有效的。为了降低氧化物半导体膜中的杂质浓度，优选还降低与氧化物半导体膜相邻的膜中的杂质浓度。作为杂质的例子有氢、氮、碱金属、碱土金属、铁、镍、硅等。
在此，说明氧化物半导体膜中的杂质的影响。
在氧化物半导体膜包含第14族元素之一的硅或碳时，形成缺陷态。因此，将氧化物半导体膜中的硅或碳的浓度、与氧化物半导体膜之间的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，当氧化物半导体膜包含碱金属或碱土金属时，有时形成缺陷态而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体膜的晶体管容易具有常开启特性。由此，优选降低氧化物半导体膜中的碱金属或碱土金属的浓度。具体而言，将通过SIMS测得的氧化物半导体膜中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
包含在氧化物半导体膜中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体膜的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体膜中的氢。具体而言，将通过SIMS测得的氧化物半导体膜的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体膜用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
氧化物半导体膜的能隙优选为2eV以上或2.5eV以上。
氧化物半导体膜的厚度为3nm以上且200nm以下，优选为3nm以上且100nm以下，更优选为3nm以上且60nm以下。
<2-3.氧化物半导体的结构>
接着，对氧化物半导体的结构进行说明。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体的例子，有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体的例子，有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS。
非晶结构一般被认为具有如下特征：具有各向同性而不具有不均匀结构；处于亚稳态且原子的配置没有被固定化；键角不固定；具有短程有序性而不具有长程有序性；等。
就是说，不能将稳定的氧化物半导体称为完全非晶(completely amorphous)氧化物半导体。另外，不能将不具有各向同性的氧化物半导体(例如，在微小区域中具有周期结构的氧化物半导体)称为完全非晶氧化物半导体。另一方面，不具有各向同性的a-like OS具有包括空洞(void)的不稳定结构。在不稳定这一点上，a-like OS在物性上接近于非晶氧化物半导体。
[CAAC-OS]
首先，说明CAAC-OS。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
CAAC-OS是结晶性高的氧化物半导体。氧化物半导体的结晶性有时因杂质的混入或缺陷的形成等而降低，这意味着CAAC-OS中的杂质及缺陷(例如，氧空位)少。
此外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅或过渡金属元素。例如，与氧的键合力比构成氧化物半导体的一部分的金属元素强的元素(例如，硅)会从氧化物半导体夺取氧，其结果是，打乱氧化物半导体的原子排列，导致结晶性下降。由于铁或镍等重金属、氩、二氧化碳等的原子半径(或分子半径)大，所以会打乱氧化物半导体的原子排列，导致结晶性下降。
[nc-OS]
接着，对nc-OS进行说明。
将说明利用XRD的nc-OS的分析。当利用out-of-plane法分析nc-OS的结构时，不出现表示取向性的峰值。换言之，nc-OS的结晶不具有取向性。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-OS的缺陷态密度比a-like OS及非晶氧化物半导体低。注意，在nc-OS中的不同的颗粒之间没有晶体取向的规律性。所以，nc-OS的缺陷态密度有时比CAAC-OS高。
[a-like OS]
a-like OS具有nc-OS的结构与非晶氧化物半导体的结构之间的结构。
a-like OS包含空洞或低密度区域。由于a-like OS包含空洞，所以其结构不稳定。
由于a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具体而言，a-like OS的密度为具有相同组成的单晶氧化物半导体的78.6％以上且低于92.3％。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的92.3％以上且低于100％。形成其密度低于单晶氧化物半导体的密度的78％的氧化物半导体是很困难的。
例如，在原子个数比In:Ga:Zn为1:1:1的氧化物半导体中，具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此，例如，在原子个数比In:Ga:Zn为1:1:1的氧化物半导体中，a-like OS的密度为5.0g/cm3以上且低于5.9g/cm3。例如，在原子个数比In:Ga:Zn为1:1:1的氧化物半导体中，nc-OS的密度和CAAC-OS的密度为5.9g/cm3以上且低于6.3g/cm3。
当在单晶态中不存在具有相同组成的氧化物半导体时，通过以任意比例组合组成不同的单晶氧化物半导体，可以估计出相当于所希望的组成的单晶氧化物半导体的密度。可以根据组成不同的单晶氧化物半导体的组合比例使用加权平均估计出具有所希望的组成的单晶氧化物半导体的密度。注意，优选尽可能减少所组合的单晶氧化物半导体的种类来估计密度。
如上所述，氧化物半导体具有各种结构及各种特性。注意，在本发明的一个实施方式的氧化物半导体膜中，非晶氧化物半导体、a-like OS、nc-OS和CAAC-OS中的两种以上也可以混在一起。以下示出此时的例子。
本发明的一个实施方式的氧化物半导体膜可以包括两种结晶部。换言之，两种结晶部在氧化物半导体膜中混在一起。一种结晶部(也称为第一结晶部)在厚度方向(也称为膜面方向或与形成表面或膜表面垂直的方向)上具有取向性，即具有c轴取向性。另一种结晶部(也称为第二结晶部)不具有c轴取向性且具有无序取向性。
注意，为了简单起见，将结晶部分为两个种类：具有c轴取向性的第一结晶部以及不具有c轴取向性的第二结晶部。有时第一结晶部及第二结晶部的结晶性和结晶尺寸等没有特别的差异而不能区别。就是说，在说明本发明的一个实施方式的氧化物半导体膜时，有时可以不区别第一结晶部及第二结晶部。
例如，本发明的一个实施方式的氧化物半导体膜包括多个结晶部，其中至少一个结晶部具有c轴取向性。在存在于膜中的结晶部中，不具有c轴取向性的结晶部的比率也可以比具有c轴取向性的结晶部高。例如，在本发明的一个实施方式的氧化物半导体膜的厚度方向的截面的透射电子显微图像中，观察到多个结晶部，其中不具有c轴取向性的第二结晶部的比率有时比具有c轴取向性的第一结晶部高。换言之，在本发明的一个实施方式的氧化物半导体膜中，不具有c轴取向性的第二结晶部的比率较高。
当氧化物半导体膜中的不具有c轴取向性的第二结晶部的比率较高时，可以获得如下效果。
当在氧化物半导体膜附近设置有充分氧供应源时，不具有c轴取向性的第二结晶部可以被用作氧扩散路径。因此，当在氧化物半导体膜附近设置有供应充分氧供应源时，可以将氧从该供应源经过不具有c轴取向性的第二结晶部供应到具有c轴取向性的第一结晶部。因此，可以减少氧化物半导体膜中的氧空位量。当将这种氧化物半导体膜用作晶体管的半导体膜时，可以得到高可靠性和高场效应迁移率。
在第一结晶部中，特定的结晶面在厚度方向上取向。因此，当在大致垂直于包括第一结晶部的氧化物半导体膜的顶面的方向上进行X射线衍射(XRD：X-ray Diffraction)测量时，在指定的衍射角(2θ)处观察到来源于该第一结晶部的衍射峰值。然而，即使氧化物半导体膜包括第一结晶部,也由于支撑衬底所导致的X射线的散乱或背景的上升而有时观察不到充分的衍射峰值。氧化物半导体膜中的第一结晶部的比率越高，衍射峰值越高。因此，衍射峰值的高度(强度)可能用于氧化物半导体膜的结晶性的指标。
作为氧化物半导体膜的结晶性的评价方法，可以举出电子衍射法。例如，当对本发明的一个实施方式的氧化物半导体膜的截面进行电子衍射测量而观察电子衍射图案时，观察到具有起因于第一结晶部的衍射斑点的第一区域、以及具有起因于第二结晶部的衍射斑点的第二区域。
具有起因于第一结晶部的衍射斑点的第一区域来源于具有c轴取向部的结晶部。具有起因于第二结晶部的衍射斑点的第二区域来源于不具有取向性的结晶部或具有无序取向性的结晶部。因此，有时，根据电子束的直径(即，观察区域的面积)，观察到不同的图案。在本说明书等中，将利用直径为
Figure GDA0003269302280000541
以上且
Figure GDA0003269302280000542
以下的电子束进行测量的电子衍射称为纳米束电子衍射(NBED：Nano Beam Electron Diffraction)。
注意，也可以利用与NBED不同的方法评价本发明的一个实施方式的氧化物半导体膜的结晶性。作为氧化物半导体膜的结晶性的评价方法的例子，可以举出电子衍射、X射线衍射、中子衍射等。在电子衍射中，除了上述NBED以外，还可以适当地使用透射电子显微镜(TEM：Transmission Electron Microscopy)、扫描型电子显微镜(SEM：Scanning ElectronMicroscopy)、会聚束电子衍射(CBED：Convergent Beam Electron Diffraction)、选区电子衍射(SAED：Selected Area Electron Diffraction)等。
在NBED中，在使用直径较大的电子束(例如，
Figure GDA0003269302280000543
以上且
Figure GDA0003269302280000544
以下或
Figure GDA0003269302280000545
以上且
Figure GDA0003269302280000546
以下)获得的纳米束电子衍射图案中，观察到环状的图案。该环状的图案有时在径向方向上有亮度分布。另一方面，在使用直径足够小的电子束(例如，
Figure GDA0003269302280000547
以上且
Figure GDA0003269302280000548
以下)获得的NBED电子衍射图案中，有时在上述环状的图案位置上观察到分布在圆周方向(也称为θ方向)上的多个斑点。就是说，在使用直径较大的电子束获得的环状的图案是由上述多个斑点的集合体形成的。
<2-4.氧化物半导体膜的结晶性的评价>
制造各包括氧化物半导体膜的三个样品(样品X1至样品X3)，对其结晶性进行评价。在不同条件下形成三种氧化物半导体膜。首先，说明样品X1至样品X3的制造方法。
[样品X1]
样品X1是在玻璃衬底上形成有厚度为100nm左右的氧化物半导体膜的样品。该氧化物半导体膜包含铟、镓及锌。样品X1的氧化物半导体膜的形成条件为如下：衬底温度为170℃；将流量为140sccm的氩气体和流量为60sccm的氧气体导入溅射装置的处理室中；将压力设定为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])施加2.5kW的交流电力。样品X1的形成条件下的氧流量比为30％。
[样品X2]
样品X2是在玻璃衬底上形成有厚度为100nm左右的氧化物半导体膜的样品。样品X2的氧化物半导体膜的形成条件为如下：衬底温度为130℃；将流量为180sccm的氩气体和流量为20sccm的氧气体导入溅射装置的处理室中。样品X2的形成条件下的氧流量比为10％。衬底温度和氧流量比以外的条件与上述样品X1的条件相同。
[样品X3]
样品X3是在玻璃衬底上形成有厚度为100nm左右的氧化物半导体膜的样品。样品X3中的氧化物半导体膜的形成条件为如下：衬底温度为室温(R.T.)；将流量为180sccm的氩气体和流量为20sccm的氧气体导入溅射装置的处理室中。样品X3的形成条件下的氧流量比为10％。衬底温度和氧流量比以外的条件与上述样品X1的条件相同。
表2示出样品X1至样品X3的形成条件。
[表2]
Figure GDA0003269302280000551
Figure GDA0003269302280000561
接着，对样品X1至样品X3的结晶性进行评价。在本实施方式中，通过进行截面TEM观察、XRD测量及电子衍射，评价结晶性。
[截面TEM观察]
图26A至图26C、图27A至图27C以及图28A至图28C示出样品X1至样品X3的截面TEM观察结果。注意，图26A和图26B是样品X1的截面TEM图像，图27A和图27B是样品X2的截面TEM图像，图28A和图28B是样品X3的截面TEM图像。
图26C、图27C和图28C分别是样品X1、样品X2和样品X3的截面的高分辨率透射电子显微镜(HR-TEM：High Resolution-TEM)图像。截面HR-TEM图像可以利用球面像差校正(Spherical Aberration Corrector)功能获得。尤其将利用球面像差校正功能获取的高分辨率TEM图像称为Cs校正高分辨率TEM图像。例如可以使用JEOL Ltd.制造的原子分辨率分析型电子显微镜JEM-ARM200F等观察Cs校正高分辨率TEM图像。
如图26A至图26C及图27A至图27C所示，在样品X1及样品X2中，观察到原子在厚度方向上排列为层状的结晶部。尤其是，在HR-TEM图像中，容易观察到原子排列为层状的结晶部。如图28A至图28C所示，在样品X3中，难以观察到原子在厚度方向上排列为层状的样子。
[XRD测量]
接着，对各样品的XRD测量结果进行说明。
图29A示出样品X1的XRD测量结果，图30A示出样品X2的XRD测量结果，图31A示出样品X3的XRD测量结果。
在XRD测量中，使用out-of-plane法之一的粉末法(也称为θ-2θ法)。在θ-2θ法中，在改变X射线的入射角的同时，使与X射线源对置地设置的检测器的角度与入射角相同，来测量出X射线衍射强度。另外，也可以使用掠入射XRD(GIXRD：Grazing-Incidence XRD)法(也称为薄膜法或Seemann-Bohlin(西曼-波林)法)。该GIXRD法是out-of-plane法之一，其中以从膜表面0.40°左右的角度使X射线入射，改变检测器的角度来测量出X射线衍射强度。在图29A、图30A及图31A中，纵轴以任意单位表示衍射强度，横轴表示角度2θ。
如图29A及图30A所示，在样品X1及样品X2中，都观察到2θ＝31°附近的衍射强度的峰值。另一方面，如图31A所示，在样品X3中，难以观察到2θ＝31°附近的衍射强度的峰值，或者2θ＝31°附近的衍射强度的峰值极小或者不存在。
观察到衍射强度的峰值的衍射角(2θ＝31°附近)对应于单晶InGaZnO4的结构模型中的(009)面的衍射角被观察。因此，上述峰值表示样品X1及样品X2的每一个包括其c轴在厚度方向上取向的结晶部(以下，也称为具有c轴取向性的结晶部或第一结晶部)。关于样品X3，根据XRD测量难以判断是否包括具有c轴取向性的结晶部。
[电子衍射]
接着，说明样品X1至样品X3的电子衍射测量的结果。在电子衍射测量中，取得以垂直于各样品的截面的方式入射电子束时的电子衍射图案。将电子束的直径设定为
Figure GDA0003269302280000571
及
Figure GDA0003269302280000572
在电子衍射中，随着所入射的电子束的直径增大以及样品的厚度增大，电子衍射图案趋于示出纵深方向的信息。因此，通过不仅减小电子束的直径而且减小样品的纵深方向的厚度，可以得到局部区域的信息。另一方面，在样品的纵深方向的厚度过小的情况(例如，样品的纵深方向的厚度为5nm以下)下，只能得到极微小的区域的信息。因此，在结晶存在于极微小的区域时得到的电子衍射图案有时与单晶的电子衍射图案相同。当极微小的区域的分析不是目的时，优选将样品的纵深方向的厚度例如设定为10nm以上且100nm以下，典型的是，设定为10nm以上且50nm以下。
图29B和图29C示出样品X1的电子衍射图案，图30B和图30C示出样品X2的电子衍射图案，图31B和图31C示出样品X3的电子衍射图案。
在图29B和图29C、图30B和图30C以及图31B和图31C所示的电子衍射图案中，为了明确起见调整了对比度。在图29B和图29C、图30B和图30C、图31B和图31C中，图案的中央的最亮的亮点是起因于入射的电子束的，是电子衍射图案的中心(也称为直接斑点或透过波)。
另外，如图29B所示，在入射的电子束的直径被设为
Figure GDA0003269302280000581
时，观察到分布为圆周状的多个斑点，由此可知氧化物半导体膜包含具有无序的面取向的多个极微小的结晶部。如图29C所示，在入射的电子束的直径被设为
Figure GDA0003269302280000582
时，来自结晶部的多个衍射斑点连接而其亮度被平均化，形成环状的衍射图案。在图29C中，观察到其半径互不相同的两个环状衍射图案。在此，按半径小的顺序将这些环称为第一环、第二环。可以确认到第一环的亮度比第二环高。另外，在与第一环重叠的位置上确认到亮度高的两个斑点(也称为第一区域)。
该第一区域和第一环的中心之间的在径向方向上的距离与单晶InGaZnO4的结构模型中的(009)面的衍射斑点和其中心之间的在径向方向上的距离大致一致。第一区域是起因于c轴取向性的衍射斑点。
此外，如图29C所示，观察到环状的衍射图案是表示在氧化物半导体膜中存在具有无序取向性的结晶部(以下，也称为不具有c轴取向性的结晶部或第二结晶部)。
由于两个第一区域以相对于电子衍射图案的中心点对称的方式配置，并且其亮度大致相同，因此可以推测两个第一区域具有双重对称性。另外，如上所述，两个第一区域是起因于c轴取向性的衍射斑点，穿过两个第一区域与中心的直线的方向与结晶部的c轴的方向一致。因为在图29C中，厚度方向是上下方向，所以可知在氧化物半导体膜中，存在其c轴在厚度方向上取向的结晶部。
如上所述，可以确认到样品X1的氧化物半导体膜包括具有c轴取向性的结晶部和不具有c轴取向性的结晶部的双方。
图30B和图30C以及图31B和图31C所示的电子衍射图案中的结果与图29B和图29C所示的电子衍射图案大致相同。起因于c轴取向性的两个斑点(第一区域)的亮度按样品X1、样品X2、样品X3的顺序明亮，所以可知具有c轴取向性的结晶部的比率按上述顺序高。
[氧化物半导体膜的结晶性的定量化方法]
接着，使用图32A和图32B、图33以及图34说明氧化物半导体膜的结晶性的定量化方法的例子。
首先，准备电子衍射图案(参照图32A)。
图32A是在使用直径为
Figure GDA0003269302280000591
的电子束的对厚度为100nm的氧化物半导体膜进行测量时的电子衍射图案，图32B是对图32A所示的电子衍射图案进行对比调整之后的电子衍射图案。
在图32B中，在直接斑点的上下观察到两个明显的斑点(第一区域)。这两个斑点(第一区域)是与InGaZnO4的结构模型中的(00l)面相对应的衍射斑点，即起因于具有c轴取向性的结晶部。除了上述第一区域以外，观察到位于第一区域的大致同心圆上的亮度较低的环状图案(第二区域)。该环状的图案是利用直径为
Figure GDA0003269302280000592
的电子束使起因于不具有c轴取向性的结晶部(第二结晶部)的结构的斑点的亮度平均化而获得的。
在此，在电子衍射图案中，以彼此重叠的方式观察到具有起因于具有c轴取向性的结晶部的衍射斑点的第一区域以及具有起因于第二结晶部的衍射斑点的第二区域。因此，通过取得包括第一区域的线轮廓以及包括第二区域的线轮廓并进行比较，可以进行氧化物半导体膜的结晶性的定量化。
首先，使用图33说明包括第一区域的线轮廓以及包括第二区域的线轮廓。
图33示出在对InGaZnO4的结构模型中的(100)面照射电子束时得到的电子衍射的模拟图案。在模拟图案中，附上区域A-A′、区域B-B′及区域C-C′的辅助线。
图33所示的区域A-A′包括经过起因于具有c轴取向性的第一结晶部的两个衍射斑点和直接斑点的直线。图33所示的区域B-B′及区域C-C′都包括经过没有观察到起因于具有c轴取向性的第一结晶部的衍射斑点的区域和直接斑点的直线。区域A-A′与区域B-B′之间的角度或区域A-A′与区域C-C′之间的角度为34°附近，具体而言，30°以上且38°以下，优选为32°以上且36°以下，更优选为33°以上且35°以下。
按照氧化物半导体膜的结构，线轮廓呈现图34所示的趋势。图34示出各结构的线轮廓的概念图、相对亮度R及来源于从电子衍射图案获得的c轴取向性的光谱的半宽度(FWHM：Full Width at Half Maximum(半高全宽))。
图34所示的相对亮度R是区域A-A′的亮度的积分强度除以区域B-B′的亮度的积分强度或区域C-C′的亮度的积分强度而得到的值。区域A-A′、区域B-B′及区域C-C′的亮度的积分强度是除去起因于出现在中央位置的直接斑点的背景的亮度得到的值。
通过计算出相对亮度R，可以定量地规定c轴取向性的强度。例如，如图34所示，在单晶氧化物半导体膜中，区域A-A′的起因于具有c轴取向性的第一结晶部的衍射斑点的峰值强度大，在区域B-B′及区域C-C′中观察不到起因于具有c轴取向性的第一结晶部的衍射斑点，因此，相对亮度R比1大得多。另外，相对亮度R按单晶、只有CAAC(后面将说明CAAC的详细)、CAAC+纳米晶、纳米晶、非晶的顺序降低。尤其是，没有特定的取向性的纳米晶及非晶的相对亮度R为1。
随着结晶的周期性提高，起因于具有c轴取向性的第一结晶部的光谱强度变大且该光谱的半宽度也变小。因此，单晶的半宽度最小，按只有CAAC、CAAC+纳米晶、纳米晶的顺序半宽度增大。非晶的半宽度非常大，所以具有被称为光晕的分布。
[利用线轮廓的分析]
如上所述，第一区域的亮度的积分强度与第二区域的亮度的积分强度之间的强度比是对具有取向性的结晶部的比率的推测来说是重要的信息。
于是，利用线轮廓对上述样品X1至样品X3的电子衍射图案进行分析。
图35A1及图35A2示出利用线轮廓的样品X1的分析结果，图35B1及图35B2示出利用线轮廓的样品X2的分析结果，图35C1及图35C2示出利用线轮廓的样品X3的分析结果。
图35A1是对图29C所示的电子衍射图案附上区域A-A′、区域B-B′及区域C-C′的电子衍射图案，图35B1是对图30C所示的电子衍射图案附上区域A-A′、区域B-B′及区域C-C′的电子衍射图案，图35C1是对图31C所示的电子衍射图案附上区域A-A′、区域B-B′及区域C-C′的电子衍射图案。
可以以直接斑点的亮度为参考进行线轮廓的归一化来求得区域A-A′、区域B-B′及区域C-C′。该直接斑点出现在电子衍射图案的中心位置。通过利用上述区域可以进行样品X1至X3的相对比较。
另外，当算出亮度分布时，通过减去起因于来自样品的非弹性散射等的亮度成分作为背景，可以进行更准确的比较。在此，起因于非弹性散射的亮度成分呈现在径向方向上极宽的分布，因此也可以以直线近似算出背景的亮度。例如，沿着对象的峰值的尾值划直线，可以减去位于比该直线低亮度一侧的区域作为背景。
在此，根据利用上述方法减去背景的数据计算出区域A-A′、区域B-B′及区域C-C′的亮度的积分强度。并且，区域A-A′的亮度的积分强度除以区域B-B′的亮度的积分强度或区域C-C′的亮度的积分强度，以获得相对亮度R。
图36示出样品X1至样品X3的相对亮度R。在图36中，在图35A2、图35B2及图35C2所示的亮度分布中的位于直接斑点之左右的光谱中，计算出区域A-A′的亮度的积分强度除以区域B-B′的亮度的积分强度的值、以及区域A-A′的亮度的积分强度除以区域C-C′的亮度的积分强度的值。
如图36所示，样品X1至样品X3的相对亮度为如下。样品X1的相对亮度R为25.00。样品X2的相对亮度R为3.04。样品X3的相对亮度R为1.05。注意，上述相对亮度R是4个位置上的亮度的平均值。如此，相对亮度R按样品X1、样品X2、样品X3的顺序高。
在将本发明的一个实施方式的氧化物半导体膜用于形成晶体管的成沟道的半导体膜时，相对亮度R优选大于1且为40以下，更优选大于1且为10以下，进一步优选大于1且为3以下。通过将这种氧化物半导体膜用于半导体膜，可以同时实现电特性的高稳定性以及低栅极电压区域下的高场效应迁移率。
<2-5.结晶部的比率>
通过分析截面TEM图像，可以估计出氧化物半导体膜中的结晶部的比率。
说明图像分析的方法。图像分析的方法为如下：首先，对高分辨率TEM图像进行二维快速傅里叶变换(FFT：Fast Fourier Transform)而得到FFT图像。对所得到的FFT图像以去除具有周期性的区域以外的区域的方式进行掩模处理。在掩模处理之后，对FFT图像进行二维傅立叶逆变换(IFFT：Inverse Fast Fourier Transform)而取得FFT滤波图像。
由此，可以得到仅抽出结晶部的实空间图像。然后，根据残留的图像的面积的比率可以估计出结晶部的比率。另外，通过从用于计算的区域(也称为原来的图像的面积)的面积减去残留的区域，可以估计出结晶部以外的区域的比率。
图37A1示出样品X1的截面TEM图像，图37A2示出在对样品X1的截面TEM图像进行分析之后得到的图像。图37B1示出样品X2的截面TEM图像，图37B2示出在对样品X2的截面TEM图像进行分析之后得到的图像。图37C1示出样品X3的截面TEM图像，图37C2示出在对样品X3的截面TEM图像进行分析之后得到的图像。
在分析后得到的图像中，氧化物半导体膜中的白色区域对应于包括具有取向性的结晶部的区域，黑色区域对应于包括不具有取向性的结晶部或具有无序取向性的结晶部的区域。
根据图37A2所示的结果，样品X1中的除包括具有取向性的结晶部的区域以外的面积的比率为43.1％左右。根据图37B2所示的结果，样品X2中的除包括具有取向性的结晶部的区域以外的面积的比率为61.7％左右。根据图37C2所示的结果，样品X3中的除包括具有取向性的结晶部的区域以外的面积的比率为89.5％左右。
当这样估计出的氧化物半导体膜中的除具有取向性的结晶部以外的区域的比率为5％以上且低于40％时，该氧化物半导体膜具有极高的结晶性，电特性的稳定性极高，不容易形成氧空位，所以是优选的。另一方面，当氧化物半导体膜中的除具有取向性的结晶部以外的部分的比率为40％以上且低于100％，优选为60％以上且90％以下时，该氧化物半导体膜以适当的比例包括具有取向性的结晶部和不具有取向性的结晶部，所以可以同时实现电特性的高稳定性和高迁移率。
在此，可以将在截面TEM图像或根据截面TEM图像的分析容易确认的结晶部以外的区域称为横向生长缓冲区域(Lateral Growth Buffer Region：LGBR)。
<2-6.向氧化物半导体膜的氧扩散>
以下，对向氧化物半导体膜的氧的扩散的容易性的评价结果进行说明。
制造以下三个样品(样品Y1至样品Y3)。
[样品Y1]
首先，利用与上述样品X1相同的方法在玻璃衬底上形成厚度为50nm左右的氧化物半导体膜。接着，利用等离子体CVD法在氧化物半导体膜上层叠厚度为30nm左右的氧氮化硅膜、厚度为100nm左右的氧氮化硅膜、厚度为20nm左右的氧氮化硅膜。注意，在以下说明中，有时将氧化物半导体膜和氧氮化硅膜分别记载为OS和GI。
接着，在氮气气氛下，以350℃进行加热处理1小时。
接着，利用溅射法形成厚度为5nm的In-Sn-Si氧化物膜。
接着，对氧氮化硅膜添加氧。氧添加处理使用灰化装置在如下条件下进行；衬底温度为40℃；将流量为150sccm的氧气体(16O)和流量为100sccm的氧气体(18O)导入处理室内；压力为15Pa；以及以对衬底一侧施加偏压的方式对设置于灰化装置内的平行板电极之间供应4500W的RF功率600秒。因为氧氮化硅膜以主要成分的水平包含氧(16O)，所以为了准确地测量出由于氧添加处理添加的氧量，利用氧气体(18O)。
接着，利用等离子体CVD法形成厚度为100nm左右的氮化硅膜。
[样品Y2]
样品Y2是氧化物半导体膜的形成条件与样品Y1不同的样品。在样品Y2中，利用以与上述样品X2相同的方法形成厚度为50nm左右的氧化物半导体膜。
[样品Y3]
样品Y3是氧化物半导体膜的形成条件与样品Y1不同的样品。在样品Y3中，利用以与上述样品X3相同的方法形成厚度为50nm左右的氧化物半导体膜。
通过上述工序，制造样品Y1至样品Y3。
[SIMS分析]
利用二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)分析测量出样品Y1至样品Y3的18O浓度。在SIMS分析中，采用如下三个条件：对样品Y1至样品Y3不进行加热处理的条件；在氮气气氛下以350℃对样品Y1至样品Y3进行加热处理1小时的条件；以及在氮气气氛下以450℃对样品Y1至样品Y3进行加热处理1小时的条件。
图38A至图38C示出SIMS测量结果。图38A示出样品Y1的SIMS测量结果，图38B示出样品Y2的SIMS测量结果，图38C示出样品Y3的SIMS测量结果。
图38A至图38C示出包括GI及OS的区域的分析结果。图38A至图38C示出从衬底一侧进行SIMS分析(也称为SSDP(Substrate Side Depth Profile)-SIMS)的结果。
在图38A至图38C中，灰色虚线是不进行加热处理的样品的分布，黑色虚线是进行350℃的加热处理的样品的分布，黑色实线是进行450℃的加热处理的样品的分布。
在样品Y1至样品Y3的每一个中，可以确认到18O扩散到GI中，还扩散到OS中。另外，按样品Y1、样品Y2、样品Y3的顺序18O扩散到更深的位置上。另外，可以确认到：通过进行350℃或450℃的加热处理，18O扩散到更深的位置上。
根据上述结果可以确认到：包括具有取向性的结晶部和不具有取向性的结晶部且具有取向性的结晶部的比率低的氧化物半导体膜是氧容易透过的膜，换言之，氧容易扩散的膜。另外，通过进行350℃及450℃的加热处理，GI膜中的氧扩散到OS中。
上述结果表示：具有取向性的结晶部的比率(密度)越高，在厚度方向上氧越不容易扩散，并且该密度越低在厚度方向上氧越容易扩散。关于氧化物半导体膜中的氧的扩散容易性，可以进行如下的考察。
在包括具有取向性的结晶部和不具有取向性的极微小的结晶部的氧化物半导体膜中，在截面观察图像中可以明显确认的结晶部以外的区域(LGBR)会成为氧容易扩散的区域，即成为氧的扩散路径。因此，在氧化物半导体膜附近设置有具有充分氧供应源的情况下，氧可以经过LGBR容易扩散到具有取向性的结晶部，可以减少膜中的氧空位量。
例如，通过以与氧化物半导体膜接触的方式设置容易释放氧的氧化膜并进行加热处理，从该氧化膜释放的氧经过LGBR在厚度方向上扩散到氧化物半导体膜。氧可以经过LGBR在横方向上扩散到具有取向性的结晶部。由此，充分氧扩散到氧化物半导体膜中的具有取向性的结晶部以及除此之外的区域，而可以有效地减少膜中的氧空位。
例如，在氧化物半导体膜中存在不与金属原子键合的氢原子的情况下，有时氧原子键合到该氢原子，形成OH并被固定化。于是，以低温进行沉积来形成一定量(例如，1×1017cm-3左右)的氢原子被氧化物半导体膜中的氧空位(Vo)俘获的状态(该氢原子也被称为VoH)，由此抑制OH的生成。另外，因为VoH产生载流子，所以一定量的载流子存在于氧化物半导体膜中。由此，可以形成载流子密度得到提高的氧化物半导体膜。在沉积时，氧空位也同时形成，但是，如上所述，经过LGBR导入氧可以减少上述氧空位。通过上述方法，可以形成载流子密度较高且氧空位充分减少了的氧化物半导体膜。
另外，因为在沉积时不具有取向性的极微小的结晶部形成在具有取向性的结晶部以外的区域，所以在氧化物半导体膜中观察不到明确的晶界。该极微小的结晶部位于具有取向性的多个结晶部之间。该微小的结晶部由于沉积时的加热而在横方向上生成，由此与相邻的具有取向性的结晶部键合。该极微小的结晶部还被用作产生载流子的区域。当将具有这种结构的氧化物半导体膜用于晶体管时，场效应迁移率可认为显著提高。
另外，优选的是，在形成氧化物半导体膜并在其上形成氧化硅膜等氧化物绝缘膜之后，在氧气氛下进行等离子体处理。由于该处理，除了可以对膜中供应氧以外，还可以降低氢浓度。例如，在等离子体处理中，有时残留在处理室内的氟也同时掺杂到氧化物半导体膜中。该氟以带负电荷的氟原子的状态存在，由于库仑力而与带正电荷的氢原子键合，形成HF。在该等离子体处理中，HF释放到氧化物半导体膜的外部，其结果是，可以降低氧化物半导体膜中的氢浓度。另外，在等离子体处理中，有时氧原子和氢原子键合成H2O而释放到膜的外部。
另外，考虑在氧化物半导体膜上层叠氧化硅膜(或氧氮化硅膜)的结构。氧化硅膜中的氟有可能与膜中的氢键合并以电中性的HF的状态存在，因此不影响到氧化物半导体膜的电特性。有时产生Si-F键，这也是电中性的。氧化硅膜中的HF不影响到氧的扩散。
由于上述机理，可以减少氧化物半导体膜中的氧空位，可以减少膜中的不与金属原子键合的氢，因此可以提高可靠性。另外，在氧化物半导体膜的载流子密度为一定程度以上，所以电特性可认为得到提高。
<2-7.氧化物半导体膜的沉积方法>
以下，对本发明的一个实施方式的氧化物半导体膜的沉积方法进行说明。
本发明的一个实施方式的氧化物半导体膜可以在包含氧的气氛下利用溅射法形成。
沉积时的衬底温度为室温以上且150℃以下，优选为50℃以上且150℃以下，更优选为100℃以上且150℃以下，典型地为130℃。通过将衬底温度设定为上述范围，可以控制具有取向性的结晶部和不具有取向性的结晶部的比例。
沉积时的氧的流量比(氧分压)优选为1％以上且低于33％，更优选为5％以上且30％以下，进一步优选为5％以上且20％以下，还优选为5％以上且15％以下，典型地为10％。通过降低氧流量，在膜中可以包含更多的不具有取向性的结晶部。
因此，通过将沉积时的衬底温度和氧流量设定为上述范围，可以得到包括具有取向性的结晶部和不具有取向性的结晶部的氧化物半导体膜。通过将衬底温度和氧流量设定为上述范围，可以控制具有取向性的结晶部和不具有取向性的结晶部的比率。
可以用于氧化物半导体膜的形成的氧化物靶材不局限于In-Ga-Zn类氧化物，例如可以使用In-M-Zn类氧化物(M是Al、Ga、Y或Sn)。
当使用包含具有多个晶粒的多晶氧化物的溅射靶材作为氧化物半导体膜形成具有结晶部的氧化物半导体膜时，与使用不包含多晶氧化物的溅射靶材的情况相比，更容易得到具有结晶性的氧化物半导体膜。
以下，对氧化物半导体膜的沉积机理进行考察。当溅射靶材具有多个晶粒，该晶粒各具有层状结构，在该晶粒界面容易发生劈开时，通过使离子碰撞到该溅射靶材，晶粒有可能劈开而形成平板状或颗粒状的溅射粒子。由于所得到平板状或颗粒状的溅射粒子沉积在衬底上，可能形成具有纳米晶的氧化物半导体膜。另外，可认为：通过加热衬底，在衬底表面上该纳米晶彼此的键合或重新排列，因此容易形成包含具有取向性的结晶部的氧化物半导体膜。
注意，在上述考察中假设利用溅射法的情况。通过利用溅射法容易控制结晶性，所以是优选的。除了溅射法之外，例如可以举出脉冲激光沉积(PLD)法、等离子体增强化学气相沉积(PECVD)法、热CVD(Chemical Vapor Deposition)法、ALD(Atomic LayerDeposition)法、真空蒸镀法等。作为热CVD法的例子，可以举出MOCVD(Metal OrganicChemical Vapor Deposition：有机金属化学气相沉积)法。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式适当的组合而实施。
(实施方式3)
在本实施方式中，使用图39、图40、图41、图42、图43A至图43D、图44、图45以及图46说明包括本发明的一个实施方式的半导体装置的显示装置的例子。
图39是示出显示装置的例子的俯视图。图39所示的显示装置700包括：设置在第一衬底701上的像素部702；设置在第一衬底701上的源极驱动电路部704及栅极驱动电路部706；以围绕像素部702、源极驱动电路部704及栅极驱动电路部706的方式设置的密封剂712；以及以与第一衬底701对置的方式设置的第二衬底705。注意，由密封剂712密封第一衬底701及第二衬底705。也就是说，像素部702、源极驱动电路部704及栅极驱动电路部706被第一衬底701、密封剂712及第二衬底705密封。注意，虽然在图39中未图示，但是在第一衬底701与第二衬底705之间设置有显示元件。
另外，在显示装置700中，在第一衬底701上的不由密封剂712围绕的区域中设置有电连接于像素部702、源极驱动电路部704、及栅极驱动电路部706的FPC(Flexible printedcircuit：柔性印刷电路)端子部708。另外，FPC端子部708连接于FPC716，并且通过FPC716对像素部702、源极驱动电路部704及栅极驱动电路部706供应各种信号等。另外，像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708各与信号线710连接。由FPC716供应的各种信号等是通过信号线710供应到像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708的。
另外，也可以在显示装置700中设置多个栅极驱动电路部706。另外，虽然示出将源极驱动电路部704及栅极驱动电路部706形成在形成有像素部702的第一衬底701上的显示装置700的例子，但是并不局限于该结构。例如，可以只将栅极驱动电路部706形成在第一衬底701上，或者可以只将源极驱动电路部704形成在第一衬底701上。此时，也可以采用将形成有源极驱动电路或栅极驱动电路等的衬底(例如，由单晶半导体膜或多晶半导体膜形成的驱动电路衬底)形成于第一衬底701的结构。另外，对另行形成的驱动电路衬底的连接方法没有特别的限制，而可以采用COG(Chip On Glass：玻璃覆晶封装)方法、引线键合方法等。
另外，显示装置700所包括的像素部702、源极驱动电路部704及栅极驱动电路部706包括多个晶体管。
另外，显示装置700可以包括各种元件。作为该元件，例如可以举出电致发光(EL)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件、LED等)、发光晶体管元件(根据电流发光的晶体管)、电子发射元件、液晶元件、电子墨水元件、电泳元件、电湿润(electrowetting)元件、等离子体显示面板(PDP)、MEMS(微电子机械系统)显示器(例如光栅光阀(GLV)、数字微镜设备(DMD)、数码微快门(DMS)元件、干涉调制显示(IMOD)元件等)、压电陶瓷显示器等。
此外，作为使用EL元件的显示装置的例子，有EL显示器等。作为使用电子发射元件的显示装置的例子，有场致发射显示器(FED)或SED方式平面型显示器(SED：Surface-conduction Electron-emitter Display，表面传导电子发射显示器)等。作为使用液晶元件的显示装置的例子，有液晶显示器(透射式液晶显示器、半透射式液晶显示器、反射式液晶显示器、直观式液晶显示器、投射式液晶显示器)等。作为使用电子墨水元件或电泳元件的显示装置的例子，有电子纸等。注意，当实现半透射式液晶显示器或反射式液晶显示器时，使像素电极的一部分或全部具有反射电极的功能，即可。例如，使像素电极的一部分或全部包含铝、银等，即可。并且，此时也可以将SRAM等存储电路设置在反射电极下。由此，可以进一步降低功耗。
作为显示装置700的显示方式，可以采用逐行扫描方式或隔行扫描方式等。另外，作为当进行彩色显示时在像素中控制的颜色要素，不局限于RGB(R表示红色，G表示绿色，B表示蓝色)这三种颜色。例如，可以由R像素、G像素、B像素及W(白色)像素的四个像素构成。或者，如PenTile排列，也可以由RGB中的两个颜色构成一个颜色要素。该两个颜色可以根据颜色要素而不同。或者可以对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种或多种颜色。另外，各个颜色要素的点的显示区域的大小可以不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于黑白显示的显示装置。
另外，为了将白色光(W)用于背光(有机EL元件、无机EL元件、LED、荧光灯等)使显示装置进行全彩色显示，也可以使用着色层(也称为滤光片)。作为着色层，例如可以适当地组合红色(R)、绿色(G)、蓝色(B)、黄色(Y)等而使用。通过使用着色层，可以与不使用着色层的情况相比进一步提高颜色再现性。此时，也可以通过设置包括着色层的区域和不包括着色层的区域，将不包括着色层的区域中的白色光直接用于显示。通过部分地设置不包括着色层的区域，在显示明亮的图像时，有时可以减少着色层所引起的亮度降低而减少功耗两成至三成左右。注意，在使用有机EL元件或无机EL元件等自发光元件进行全彩色显示时，也可以从具有各发光颜色的元件发射R、G、B、Y、W。通过使用自发光元件，有时与使用着色层的情况相比进一步减少功耗。
此外，作为彩色化的方式，可以举出上述经过滤色片将白色光的一部分转换为红色光、绿色光及蓝色光的方式(滤色片方式)；使用红色光、绿色光及蓝色光的方式(三色方式)；以及将蓝色光的一部分转换为红色光或绿色光的方式(颜色转换方式或量子点方式)。
在本实施方式中，使用图40、图41及图42说明作为显示元件使用液晶元件及EL元件的结构。图40及图41各自是沿着图39所示的点划线Q-R的截面图，示出作为显示元件使用液晶元件的结构。另外，图42是沿着图39所示的点划线Q-R的截面图，示出作为显示元件使用EL元件的结构。
下面，首先说明图40、图41以及图42的共同部分，接着说明不同的部分。
<3-1.显示装置的共同部分>
图40、图41以及图42所示的显示装置700包括：引绕布线部711；像素部702；源极驱动电路部704；以及FPC端子部708。另外，引绕布线部711包括信号线710。另外，像素部702包括晶体管750及电容器790。另外，源极驱动电路部704包括晶体管752。
晶体管750及晶体管752都具有与上述晶体管100B同样的结构。晶体管750及晶体管752也可以具有上述实施方式所示的其他晶体管的结构。
在本实施方式中使用的晶体管包括高度纯化且氧空位的形成被抑制的氧化物半导体膜。该晶体管可以降低关态电流。因此，可以延长图像信号等电信号的保持时间，在开启电源的状态下也可以延长写入间隔。因此，可以降低刷新工作的频度，由此可以发挥抑制功耗的效果。
另外，在本实施方式中使用的晶体管能够得到较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于液晶显示装置，可以在同一衬底上形成像素部的开关晶体管及驱动电路部的驱动晶体管。也就是说，因为作为驱动电路不需要另行使用由硅片等形成的半导体装置，所以可以缩减半导体装置的构件数。另外，在像素部中也可以通过使用能够进行高速驱动的晶体管提供高品质的图像。
电容器790包括：通过对与晶体管750所包括的用作第一栅电极的导电膜相同的导电膜进行加工而形成的下部电极；以及通过对与晶体管750所包括的用作源电极或漏电极的导电膜相同的导电膜进行加工而形成的上部电极。另外，在下部电极与上部电极之间设置有：通过形成与晶体管750所包括的用作第一栅极绝缘膜的绝缘膜相同的绝缘膜而形成的绝缘膜；以及通过形成与晶体管750的用作保护绝缘膜的绝缘膜相同的绝缘膜而形成的绝缘膜。就是说，电容器790具有将用作电介质膜的绝缘膜夹在一对电极之间的叠层结构。
另外，在图40、图41以及图42中，在晶体管750、晶体管752及电容器790上设置有平坦化绝缘膜770。
图40、图41以及图42各自示出像素部702所包括的晶体管750及源极驱动电路部704所包括的晶体管752具有相同的结构，但是不局限于此。例如，像素部702及源极驱动电路部704也可以使用不同晶体管。具体而言，可以举出像素部702使用顶栅极型晶体管，且源极驱动电路部704使用底栅极型晶体管的结构，或者像素部702使用底栅极型晶体管，且源极驱动电路部704使用顶栅极型晶体管的结构等。此外，也可以将“源极驱动电路部704”的词语置换成“栅极驱动电路部”的词语。
信号线710与用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。当信号线710使用包含铜元素的材料形成时，起因于布线电阻的信号延迟等较少，而可以实现大屏幕的显示。
另外，FPC端子部708包括连接电极760、各向异性导电膜780及FPC716。连接电极760与用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。另外，连接电极760与FPC716所包括的端子通过各向异性导电膜780电连接。
另外，作为第一衬底701及第二衬底705，例如可以使用玻璃衬底。另外，作为第一衬底701及第二衬底705，也可以使用柔性衬底。作为柔性衬底，例如可以举出塑料衬底等。
另外，在第一衬底701与第二衬底705之间设置有结构体778。结构体778是通过选择性地对绝缘膜进行蚀刻而得到的柱状间隔物，用来控制第一衬底701与第二衬底705之间的距离(单元间隙(cell gap))。另外，作为结构体778，也可以使用球状间隔物。
另外，在第二衬底705一侧，设置有用作黑矩阵的遮光膜738、用作滤色片的着色膜736、与遮光膜738及着色膜736接触的绝缘膜734。
<3-2.使用液晶元件的显示装置的结构例子>
图40所示的显示装置700包括液晶元件775。液晶元件775包括导电膜772、导电膜774及液晶层776。导电膜774设置在第二衬底705一侧并被用作对置电极。图40所示的显示装置700可以通过由施加到导电膜772与导电膜774之间的电压改变液晶层776的取向状态，由此控制光的透过及非透过而显示图像。
导电膜772电连接到晶体管750所具有的被用作源电极及漏电极的导电膜。导电膜772形成在平坦化绝缘膜770上并被用作像素电极，即显示元件的一个电极。
作为导电膜772，可以使用对可见光具有透光性的导电膜或对可见光具有反射性的导电膜。作为对可见光具有透光性的导电膜，例如，优选使用包含选自铟(In)、锌(Zn)、锡(Sn)中的一种的材料。作为对可见光具有反射性的导电膜，例如，可以使用包含铝或银的材料。
在导电膜772使用对于可见光具有反射性的导电膜时，显示装置700为反射型液晶显示装置。此外，在导电膜772使用对于可见光具有透光性的导电膜时，显示装置700为透射型液晶显示装置。
通过改变导电膜772上的结构，可以改变液晶元件的驱动方式。图41示出此时的例子。此外，图41所示的显示装置700是作为液晶元件的驱动方式使用水平电场模式(例如，FFS模式)的例子。在图41所示的结构的情况下，导电膜772上设置有绝缘膜773，绝缘膜773上设置有导电膜774。此时，导电膜774具有公共电极的功能，可以由隔着绝缘膜773在导电膜772与导电膜774之间产生的电场控制液晶层776的取向状态。
注意，虽然在图40及图41中未图示，但是也可以在导电膜772和/或导电膜774的与液晶层776接触的一侧设置取向膜。此外，虽然在图40及图41中未图示，但是也可以适当地设置偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如，也可以使用利用偏振衬底及相位差衬底的圆偏振。此外，作为光源，也可以使用背光、侧光等。
在作为显示元件使用液晶元件的情况下，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手征向列相、均质相等。
此外，在采用横向电场方式的情况下，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾型液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在较窄的温度范围内出现，所以将其中混合了几wt％以上的手征试剂的液晶组合物用于液晶层，以扩大温度范围。由于包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快，并且其具有光学各向同性。由此，不需要取向处理。另外，因不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，由此可以降低制造工序中的液晶显示装置的不良和破损。此外，呈现蓝相的液晶材料的视角依赖性小。
另外，当作为显示元件使用液晶元件时，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric aligned Micro-cell：轴对称排列微单元)模式、OCB(Optical Compensated Birefringence：光学补偿弯曲)模式、FLC(FerroelectricLiquid Crystal：铁电性液晶)模式以及AFLC(AntiFerroelectric Liquid Crystal：反铁电性液晶)模式等。
另外，显示装置也可以使用常黑型液晶显示装置，例如采用垂直取向(VA)模式的透过型液晶显示装置。作为垂直取向模式，可以举出几个例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多畴垂直取向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASV模式等。
<3-3.使用发光元件的显示装置>
图42所示的显示装置700包括发光元件782。发光元件782包括导电膜772、EL层786及导电膜788。图42所示的显示装置700通过利用发光元件782所包括的EL层786发光，可以显示图像。此外，EL层786具有有机化合物或量子点等无机化合物。
作为可以用于有机化合物的材料，可以举出荧光性材料或磷光性材料等。此外，作为可以用于量子点的材料，可以举出胶状量子点、合金型量子点、核壳(Core Shell)型量子点、核型量子点。另外，也可以使用包含属于第12族与第16族的元素、属于第13族与第15族的元素或属于第14族与第16族的元素的量子点。或者，可以使用包含镉(Cd)、硒(Se)、锌(Zn)、硫(S)、磷(P)、铟(In)、碲(Te)、铅(Pb)、镓(Ga)、砷(As)、铝(Al)等元素的量子点材料。
上述有机化合物及无机化合物例如可以利用蒸镀法(包括真空蒸镀法)、液滴喷射法(也称为喷墨法)、涂敷法、凹版印刷法等方法沉积。此外，EL层786也可以包含低分子材料、中分子材料(包括低聚物、树枝状聚合物)或者高分子材料。
这里，参照图43A至图43D说明液滴喷射法形成EL层786的方法。图43A至图43D是说明EL层786的形成方法的截面图。
首先，在平坦化绝缘膜770上形成导电膜772，以覆盖导电膜772的一部分的方式形成绝缘膜730(参照图43A)。
接着，对作为绝缘膜730的开口的导电膜772的露出部从液滴喷射装置783喷射液滴784，来形成包含组成物的层785。液滴784是包含溶剂的组成物，附着于导电膜772上(参照图43B)。
此外，也可以在减压下进行喷射液滴784的工序。
接着，通过去除包含组成物的层785中的溶剂而使其固化，形成EL层786(参照图43C)。
作为去除溶剂的方法，可以进行干燥工序或加热工序。
接着，在EL层786上形成导电膜788，由此形成发光元件782(参照图43D)。
如上所述，通过利用液滴喷射法形成EL层786，可以选择性地喷射组成物，因此可以减少材料的损失。另外，由于不需要经过用来进行形状的加工的光刻工序等，所以可以使工序简化，从而可以实现低成本化。
另外，上述液滴喷射法为包括具备组成物喷射口的喷嘴的单元或者具有一个或多个喷嘴的头部等液滴喷射单元的总称。
接着，参照图44说明在液滴喷射法中利用的液滴喷射装置。图44是说明液滴喷射装置1400的示意图。
液滴喷射装置1400包括液滴喷射单元1403。液滴喷射单元1403包括头部1405、头部1412。
通过由计算机1410控制与头部1405、头部1412连接的控制单元1407，可以描画预先编程了的图案。
另外，作为描画的时机，例如可以以形成在衬底1402上的标记1411为基准而进行描画。或者，也可以以衬底1402的边缘为基准而确定基准点。在此，利用成像单元1404检测出标记1411，将标记1411通过图像处理单元1409转换为数字信号。然后，利用计算机1410识别数字信号，产生控制信号，将该控制信号传送至控制单元1407。
作为成像单元1404，可以利用使用电荷耦合器(CCD)、互补型金属氧化物半导体(CMOS)的图像传感器等。另外，在衬底1402上要形成的图案的数据存储于存储媒体1408，可以基于该数据将控制信号传送至控制单元1407，来分别控制液滴喷射单元1403的头部1405、头部1412等各头部。喷射的材料分别从材料供应源1413、材料供应源1414通过管道供应到头部1405、头部1412。
头部1405的内部包括以虚线1406所示的填充液状材料的空间及作为喷射口的喷嘴。在此未图示，但是头部1412具有与头部1405相同的内部结构。当头部1405的喷嘴的尺寸与头部1412的喷嘴的尺寸不同时，可以同时喷射具有不同宽度的不同材料。各头部可以喷射并描画多种发光材料。在对广区域进行描画的情况下，为了提高处理量，也可以同时从多个喷嘴喷射同一材料来进行描画。在使用大型衬底的情况下，头部1405和头部1412可以在图44所示的箭头的X、Y和Z的方向上自由地对衬底进行扫描，可以自由地设定描画图案的区域，由此可以在一个衬底上描画多个相同的图案。
另外，可以在减压下进行喷射组成物的工序。可以在加热衬底的状态下喷射组成物。在喷射组成物之后，进行干燥和烧成中的一个或两个。干燥及烧成都是加热处理，但是目的、温度及时间不同。干燥工序及烧成工序在常压或减压下通过激光的照射、快速热退火或使用加热炉的加热等进行。注意，对进行加热处理的时机、加热处理的次数没有特别的限制。为了良好地进行干燥工序及烧成工序而需要的温度依赖于衬底的材料及组成物的性质。
通过上述步骤，可以利用液滴喷射装置形成EL层786。
再次说明图42所示的显示装置700。
在图42所示的显示装置700中，在平坦化绝缘膜770及导电膜772上设置有绝缘膜730。绝缘膜730覆盖导电膜772的一部分。发光元件782采用顶部发射结构。因此，导电膜788具有透光性且使EL层786发射的光透过。注意，虽然在本实施方式中例示出顶部发射结构，但是不局限于此。例如，也可以应用向导电膜772一侧发射光的底部发射结构或向导电膜772一侧及导电膜788一侧的双方发射光的双面发射结构。
另外，在与发光元件782重叠的位置上设置有着色膜736，并在与绝缘膜730重叠的位置、引绕布线部711及源极驱动电路部704中设置有遮光膜738。着色膜736及遮光膜738被绝缘膜734覆盖。由密封膜732填充发光元件782与绝缘膜734之间。注意，虽然例示出在图42所示的显示装置700中设置着色膜736的结构，但是并不局限于此。例如，在通过分别涂布来形成EL层786时，也可以采用不设置着色膜736的结构。
<3-4.在显示装置中设置输入/输出装置的结构例子>
在图41及图42所示的显示装置700中也可以设置有输入/输出装置。作为该输入/输出装置例如可以举出触摸屏等。
图45示出在图41所示的显示装置700中设置触摸屏791的结构，图46示出在图42所示的显示装置700中设置触摸屏791的结构。
图45是在图41所示的显示装置700中设置触摸屏791的结构的截面图，图46是在图42所示的显示装置700中设置触摸屏791的结构的截面图。
首先，以下说明图45及图46所示的触摸屏791。
图45及图46所示的触摸屏791是设置在衬底705与着色膜736之间的In-Cell型触摸屏。触摸屏791在形成遮光膜738及着色膜736之前形成在衬底705一侧即可。
触摸屏791包括遮光膜738、绝缘膜792、电极793、电极794、绝缘膜795、电极796、绝缘膜797。例如，通过接近手指或触屏笔等检测对象，可以检测出电极793与电极794的互电容的变化。
此外，在图45及图46所示的晶体管750的上部示出电极793与电极794的交叉部。电极796通过设置在绝缘膜795中的开口与夹住电极794的两个电极793电连接。此外，在图45及图46中示出设置有电极796的区域设置在像素部702中的结构，但是不局限于此，例如也可以形成在源极驱动电路部704中。
电极793及电极794设置在与遮光膜738重叠的区域。此外，如图45所示，电极793优选以不与发光元件782重叠的方式设置。此外，如图46所示，电极793优选以不与液晶元件775重叠的方式设置。换言之，电极793在与发光元件782及液晶元件775重叠的区域具有开口。也就是说，电极793具有网格形状。通过采用这种结构，电极793可以具有不遮断发光元件782所发射的光的结构。或者，电极793也可以具有不遮断透过液晶元件775的光的结构。因此，由于因配置触摸屏791而导致的亮度下降极少，所以可以实现可见度高且功耗得到降低的显示装置。此外，电极794也可以具有相同的结构。
电极793及电极794由于不与发光元件782重叠，所以电极793及电极794可以使用可见光的透过率低的金属材料。当电极793及电极794不与液晶元件775重叠时，电极793及电极794可以使用可见光的透过率低的金属材料。
因此，与使用可见光的透过率高的氧化物材料的电极相比，可以降低电极793及电极794的电阻，由此可以提高触摸屏的传感器灵敏度。
例如，电极793、794、796也可以使用导电纳米线。该纳米线的直径平均值可以为1nm以上且100nm以下，优选为5nm以上且50nm以下，更优选为5nm以上且25nm以下。此外，作为上述纳米线可以使用Ag纳米线、Cu纳米线、Al纳米线等金属纳米线或碳纳米管等。例如，在作为电极664、665、667中的任一个或全部使用Ag纳米线的情况下，能够实现89％以上的可见光透过率及40Ω/平方以上且100Ω/平方以下的薄层电阻值。
虽然在图45及图46中示出In-Cell型触摸屏的结构，但是不局限于此。例如，也可以采用形成在显示装置700上的On-Cell型触摸屏或贴合于显示装置700的Out-Cell型触摸屏。
如此，本发明的一个实施方式的显示装置可以与各种方式的触摸屏组合而使用。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式4)
在本实施方式中，说明本发明的一个实施方式的半导体装置的例子。在本实施方式中示出的晶体管适于微型化。
<4-1.适于微型化的晶体管的结构例子>
图47A至图47C示出晶体管200的俯视图。图47A是晶体管200的俯视图。注意，为了明确起见，在图47A中省略一部分的膜。图47B是沿着图47A所示的点划线X1-X2的截面图，图47C是沿着Y1-Y2的截面图。
晶体管200包括：被用作栅电极的导电体205(导电体205a及导电体205b)及导电体260(导电体260a及导电体260b)；被用作栅极绝缘层的绝缘体220、绝缘体222、绝缘体224及绝缘体250；具有其中形成沟道的区域的氧化物半导体230(氧化物半导体230a、氧化物半导体230b及氧化物半导体230c)；被用作源极和漏极中的一个的导电体240a；被用作源极和漏极中的另一个的导电体240b；包含过剩氧的绝缘体280。
氧化物半导体230包括氧化物半导体230a、氧化物半导体230a上的氧化物半导体230b、以及氧化物半导体230b上的氧化物半导体230c。当使晶体管200导通时，电流主要流过氧化物半导体230b(形成沟道)。另一方面，有时电流流过氧化物半导体230a及氧化物半导体230c与氧化物半导体230b之间的界面附近(有时成为混合区域)，而氧化物半导体230a及氧化物半导体230c的其他区域被用作绝缘体。
在图47A至图47C的结构中，被用作栅电极的导电体260具有包括导电体260a及导电体260b的叠层结构。另外，在被用作栅电极的导电体260上包括绝缘体270。
导电体205使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
例如，可以使用具有对氢的阻挡性的导电体的氮化钽等作为导电体205a，可以在其上层叠导电性高的钨作为导电体205b。通过使用该组合，可以在保持布线的导电性的同时抑制氢扩散到氧化物半导体230。在图47A至图47C中，示出导电体205a和导电体205b的两层结构，但是不局限于此，既可以是单层又可以是三层以上的叠层结构。
绝缘体220及绝缘体224的每一个优选为氧化硅膜或氧氮化硅膜等包含氧的绝缘体。尤其是，作为绝缘体224优选使用包含过剩氧(含有超过化学计量组成的氧)的绝缘体。通过以与构成晶体管200的氧化物接触的方式设置上述包含过剩氧的绝缘体，可以填补氧化物中的氧空位。注意，绝缘体220及绝缘体224不一定必须要使用相同材料形成。
作为绝缘体222，例如优选使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等绝缘体中的一种或多种的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体222也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
当在绝缘体220和绝缘体224之间包括包含high-k材料的绝缘体222时，在特定条件下，绝缘体222俘获电子，可以增大阈值电压。就是说，绝缘体222有时带负电。
例如，当将氧化硅用于绝缘体220及绝缘体224，将氧化铪、氧化铝、氧化钽等电子俘获态多的材料用于绝缘体222时，在比半导体装置的使用温度或保存温度高的温度(例如，125℃以上且450℃以下，典型的是150℃以上且300℃以下)下保持导电体205的电位高于源电极和漏电极的电位的状态10毫秒以上，典型是1分钟以上，由此电子从构成晶体管200的氧化物向导电体205移动。此时，移动的电子的一部分被绝缘体222的电子俘获态俘获。
在绝缘体222的电子俘获态俘获所需要的量的电子的晶体管中，阈值电压向正一侧漂移。通过控制导电体205的电压可以控制电子的俘获量，由此可以控制阈值电压。通过采用该结构，晶体管200成为在栅极电压为0V的情况下也处于非导通状态(也称为关闭状态)的常关闭型晶体管。
另外，俘获电子的处理在晶体管的制造过程中进行即可。例如，在形成与晶体管的源极导电体或漏极导电体连接的导电体之后、前工序(薄片处理)结束之后、薄片切割工序之后或者封装之后等发货之前的任一个阶段进行俘获电子的处理即可。
通过适当地调整绝缘体220、绝缘体222、绝缘体224的厚度，可以控制阈值电压。另外，可以提供一种关闭状态时的泄漏电流小的晶体管。另外，可以提供一种具有稳定的电特性的晶体管。另外，可以提供一种通态电流大的晶体管。另外，可以提供一种亚阈值摆幅值小的晶体管。另外，可以提供一种可靠性高的晶体管。
氧化物半导体230a、氧化物半导体230b及氧化物半导体230c使用In-M-Zn氧化物(M为Al、Ga、Y或Sn)等金属氧化物形成。作为氧化物半导体230，也可以使用In-Ga氧化物、In-Zn氧化物。
作为绝缘体250，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等绝缘体中的一种或多种的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
另外，与绝缘体224同样，作为绝缘体250优选使用其氧含量超过满足化学计量组成的氧化物绝缘体。通过以与氧化物半导体230接触的方式设置上述包含过剩氧的绝缘体，可以减小氧化物半导体230中的氧空位。
绝缘体250可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氮化硅等对于氧或氢具有阻挡性的绝缘膜。当使用这种材料形成绝缘体时，绝缘体被用作防止从氧化物半导体230释放氧或从外部混入氢等杂质的层。
绝缘体250也可以具有与绝缘体220、绝缘体222及绝缘体224同样的叠层结构。当绝缘体250具有在电子俘获态俘获所需要的电子的绝缘体时，晶体管200的阈值电压可以向正一侧漂移。通过采用该结构，晶体管200成为在栅极电压为0V的情况下也处于非导通状态(也称为关闭状态)的常关闭型晶体管。
另外，在图47A至图47C所示的半导体装置中，可以在氧化物半导体230和导电体260之间除了绝缘体250以外还可以设置阻挡膜。氧化物半导体230c可以具有阻挡性。
例如，通过以与氧化物半导体230接触的方式设置包含过剩氧的绝缘膜，且由阻挡膜包围该绝缘膜，可以使氧化物为与化学计量组成大致一致的状态或者超过化学计量组成的氧的过饱和状态。此外，可以防止对氧化物半导体230侵入氢等杂质。
导电体240a和导电体240b中的一个被用作源电极，另一个被用作漏电极。
导电体240a和导电体240b可以使用铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等金属或者以这些元素为主要成分的合金。在附图中，示出单层结构，但是也可以采用两层以上的叠层结构。
例如，可以层叠钛膜和铝膜。另外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
另外，也可以使用:在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜而并在其上形成钼膜或氮化钼膜的三层结构等。另外，可使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
被用作栅电极的导电体260例如可以使用选自铝、铬、铜、钽、钛、钼、钨中的金属、以上述金属为成分的合金或组合上述金属的合金等而形成。另外，也可以使用选自锰、锆中的一个或多个的金属。此外，也可以使用以掺杂有磷等杂质元素的多晶硅为代表的半导体、镍硅化物等硅化物。
例如，在铝膜上层叠钛膜的两层结构。另外，也可以采用在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构。
还有在钛膜上层叠铝膜，在其上层叠钛膜的三层结构等。此外，也可以使用组合铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种元素的合金膜或氮化膜。
作为导电体260，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等具有透光性的导电材料。另外，可以采用上述具有透光性的导电材料和上述金属的叠层结构。
导电体260a利用热CVD法、MOCVD法和ALD法形成。尤其是，优选使用原子层沉积(ALD：Atomic Layer Deposition)法形成导电体260a。通过使用ALD法等可以减少绝缘体250所受到的等离子体损伤。另外，ALD法可以提高覆盖性，所以是优选的。因此，可以提供一种可靠性高的晶体管200。
另外，导电体260b使用钽、钨、铜、铝等导电性高的材料形成。
以覆盖导电体260的方式形成绝缘体270，当将氧脱离的氧化物材料用于绝缘体280时，作为绝缘体270使用对氧具有阻挡性的物质，以防止由于脱离的氧导电体260氧化。
例如，作为绝缘体270可以使用氧化铝等金属氧化物。以防止导电体260的氧化的程度的厚度形成绝缘体270即可。例如，以1nm以上且10nm以下、优选为3nm以上且7nm以下的厚度形成绝缘体270。
因此，可以抑制导电体260的氧化，并从绝缘体280向氧化物半导体230有效地供应脱离的氧。
在晶体管200上设置绝缘体280。绝缘体280优选包括其氧含量超过化学计量组成的氧化物。就是说，在绝缘体280中，优选形成有比满足化学计量组成的氧多的氧存在的区域(以下，也称为过剩氧区域)。尤其是，在将氧化物半导体用于晶体管200时，作为晶体管200附近的层间膜等形成具有过剩氧区域的绝缘体，降低晶体管200的氧空位，而可以提高可靠性。
作为具有过剩氧区域的绝缘体，具体而言，优选使用由于加热而一部分的氧脱离的氧化物材料。
例如，作为这种材料，优选使用包含氧化硅或氧氮化硅的材料。另外，也可以使用金属氧化物。注意，在本说明书中，“氧氮化硅”是指氧含量多于氮含量的材料，“氮氧化硅”是指氮含量多于氧含量的材料。
覆盖晶体管200的绝缘体280也可以被用作覆盖其下方的凹凸形状的平坦化膜。
<4-2.适于微型化的晶体管的应用实例>
以下，说明层叠使用其组成互不相同的晶体管的情况的例子。
图48所示的半导体装置包括晶体管400、晶体管200以及电容器410。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流小，所以通过将该晶体管用于半导体装置(存储装置)，可以长期保持所存储的数据。换言之，因为可以形成不需要刷新工作或刷新工作的频度极低的半导体装置(存储装置)，所以可以充分降低功耗。
如图48所示，半导体装置包括晶体管400、晶体管200以及电容器410。晶体管200设置在晶体管400上，在晶体管400和晶体管200上设置有电容器410。
晶体管400设置在衬底401上，并且包括导电体406、绝缘体404、作为衬底401的一部分的半导体区域402、被用作源区域及漏区域的低电阻区域408a及低电阻区域408b。
晶体管400可以为p沟道晶体管或n沟道晶体管。
半导体区域402的其中形成沟道的区域或其附近的区域、被用作源区域及漏区域的低电阻区域408a及低电阻区域408b等优选包含硅类半导体等半导体，更优选包含单晶硅。另外，可以包含含有Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料。此外，也可以使用对晶格施加应力，改变晶面间距而控制有效质量的硅。此外，晶体管400也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域408a及低电阻区域408b中，除了适用于半导体区域402的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体406，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
通过利用导电体的材料决定功函数，可以调整阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等。为了确保导电体的导电性和埋入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面上优选使用钨。
图48所示的晶体管400是一个例子而已，不局限于该结构，根据电路结构或驱动方法使用适当的晶体管即可。
以覆盖晶体管400的方式依次层叠有绝缘体420、绝缘体422、绝缘体424及绝缘体426。
作为绝缘体420、绝缘体422、绝缘体424及绝缘体426，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝等。
绝缘体422被用作使因设置在其下方的晶体管400等而产生的台阶平坦化的平坦化膜。为了提高平坦性，也可以通过利用化学机械抛光(CMP：Chemical MechanicalPolishing)法等的平坦化处理使绝缘体422的顶面平坦化。
作为绝缘体424，例如优选使用具有阻挡性的膜，以防止氢或杂质从衬底401或晶体管400等扩散到设置晶体管200的区域。
例如，作为具有对氢的阻挡性的膜的例子，可以使用通过CVD法形成的氮化硅。在此，当氢扩散到晶体管200等的具有氧化物半导体的半导体元件时，该半导体元件的特性有时降低。因此，优选在晶体管200和晶体管400之间设置抑制氢的扩散的膜。抑制氢的扩散的膜具体的是氢的脱离量少的膜。
绝缘体426的介电常数优选比绝缘体424低。例如，绝缘体426的相对介电常数优选低于4，更优选低于3。此外，例如，绝缘体424的相对介电常数优选为绝缘体426的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以降低产生在布线之间的寄生电容。
在绝缘体420、绝缘体422、绝缘体424及绝缘体426中埋入与电容器410或晶体管200电连接的导电体428及导电体430等。导电体428及导电体430都被用作插头或布线。注意，如后面说明，有时使用同一附图标记表示被用作插头或布线的多个导电体。此外，在本说明书等中，布线和电连接到该布线的插头也可以是一个构成要素。就是说，有时导电体的一部分被用作电极，或者有时导电体的一部分被用作插头。
作为各插头、布线(导电体428及导电体430等)的材料可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等的导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
导电体428及导电体430优选包括具有对氢的阻挡性的导电体。尤其是，优选在具有对氢的阻挡性的绝缘体424的开口部中形成具有对氢的阻挡性的导电体。由于该结构，利用阻挡层可以分离晶体管400和晶体管200，而可以抑制氢从晶体管400扩散到晶体管200。
作为具有对氢的阻挡性的导电体，例如可以使用氮化钽等。通过层叠氮化钽和导电性高的钨，可以在保持布线的导电性的同时抑制从晶体管400的氢扩散。在此情况下，优选的是，具有对氢的阻挡性的氮化钽层与具有对氢的阻挡性的绝缘体424接触。
在绝缘体426及导电体430上也可以设置布线层。例如，在图48中依次层叠有绝缘体450、绝缘体452及绝缘体454。在绝缘体450、绝缘体452及绝缘体454中形成有导电体456。导电体456被用作插头或布线。导电体456可以利用与导电体428及导电体430相同的材料形成。
导电体456优选使用铝或铜等低电阻导电材料形成。通过使用低电阻导电材料，可以降低布线电阻。当作为导电体456使用铜时，优选层叠用来抑制铜扩散的导电体。作为抑制铜扩散的导电体，例如可以使用钽、氮化钽等包含钽的合金、钌及包含钌的合金等。
例如，作为绝缘体450优选使用抑制铜扩散或具有对氧及氢的阻挡性的绝缘体。例如，作为抑制铜扩散的膜的例子，可以使用氮化硅。因此，绝缘体450可以使用与绝缘体424相同的材料。
尤其是，优选的是，以与抑制铜扩散的绝缘体450所具有的开口接触的方式设置抑制铜扩散的导电体，在抑制铜扩散的导电体上层叠铜。由于该结构，而可以抑制铜扩散到布线周围。
在绝缘体454上依次层叠有绝缘体458、绝缘体210、绝缘体212及绝缘体214。绝缘体458、绝缘体210、绝缘体212和绝缘体214中的任一个或全部优选使用抑制铜扩散或具有对氧或氢的阻挡性的物质形成。
绝缘体458及绝缘体212例如优选使用抑制铜的扩散的膜或者防止氢或杂质从形成有衬底401或晶体管400的区域等扩散到形成有晶体管200的区域的具有阻挡性的膜形成。因此，绝缘体458及绝缘体212可以使用与绝缘体424相同的材料。
绝缘体210可以使用与绝缘体420相同的材料。例如，作为绝缘体210，可以使用氧化硅膜或氧氮化硅膜等。
例如，作为绝缘体214优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧、以及导致晶体管的电特性变动的氢、水分等杂质透过膜的阻挡效果高。因此，在晶体管的制造工序中或制造晶体管之后，氧化铝可以防止氢、水分等杂质混入晶体管200。另外，可以防止氧从构成晶体管200的氧化物释放。因此，氧化铝适用于晶体管200的保护膜。
在绝缘体214上形成绝缘体216。绝缘体216可以使用与绝缘体420相同的材料。例如，作为绝缘体216，可以使用氧化硅膜或氧氮化硅膜等。
在绝缘体458、绝缘体210、绝缘体212、绝缘体214及绝缘体216中埋入导电体218及构成晶体管200的导电体205等。导电体218被用作与电容器410或晶体管400电连接的插头或布线。导电体218可以使用与导电体428及导电体430相同的材料形成。
尤其是，与绝缘体458、绝缘体212及绝缘体214接触的导电体218优选为抑制铜扩散或具有对氧、氢及水的阻挡性的导电体。由于该结构，可以利用抑制铜扩散或具有对氧、氢及水的阻挡性的层完全分离晶体管400和晶体管200。就是说，可以抑制铜从导电体456扩散，并可以抑制氢从晶体管400扩散到晶体管200。
在绝缘体214上设置有晶体管200及绝缘体280。图48所示的晶体管200是一个例子而已，不局限于该结构，根据电路结构或驱动方法使用适当的晶体管即可。
在绝缘体280上依次层叠有绝缘体282、绝缘体284及绝缘体470。在绝缘体220、绝缘体222、绝缘体224、绝缘体280、绝缘体282、绝缘体284及绝缘体470中埋入导电体244等。在晶体管200所包括的导电体240a和导电体240b等导电体上设置与上层的导电体连接的导电体245等。导电体244被用作与电容器410、晶体管200或晶体管400电连接的插头或布线。导电体244可以使用与导电体428及导电体430相同的材料形成。
绝缘体282和绝缘体284中的一个或两个优选使用具有对氧或氢的阻挡性的物质。因此，绝缘体282可以使用与绝缘体214相同的材料。绝缘体284可以使用与绝缘体212相同的材料。
例如，绝缘体282优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧、以及导致晶体管的电特性的变动的氢、水分等杂质透过膜的阻挡效果高。因此，在晶体管的制造工序中或制造晶体管之后，氧化铝可以防止氢、水分等杂质混入晶体管200。另外，可以防止氧从构成晶体管200的氧化物释放。因此，氧化铝适用于晶体管200的保护膜。
作为绝缘体284优选使用具有阻挡性的膜，以防止氢或杂质从设置电容器410的区域扩散到设置晶体管200的区域。因此，绝缘体284可以使用与绝缘体424相同的材料。
例如，作为具有对氢的阻挡性的膜的例子，可以使用通过CVD法形成的氮化硅。在此，当氢扩散到晶体管200等的具有氧化物半导体的半导体元件时，该半导体元件的特性有时降低。因此，优选在晶体管200和晶体管400之间设置抑制氢的扩散的膜。抑制氢的扩散的膜具体的是氢的脱离量少的膜。
因此，可以由绝缘体210、绝缘体212和绝缘体214的叠层结构与绝缘体282和绝缘体284的叠层结构夹住晶体管200及包含过剩氧区域的绝缘体280。绝缘体210、绝缘体212、绝缘体214、绝缘体282及绝缘体284具有抑制氧或氢及水等杂质的扩散的阻挡性。
因此，可以抑制从绝缘体280及晶体管200释放的氧扩散到形成有电容器410或晶体管400的层。或者，可以抑制氢及水等杂质从绝缘体282的上方的层及绝缘体214的下方的层扩散到晶体管200。
就是说，可以将氧从绝缘体280的过剩氧区域高效地供应到晶体管200中的其中形成沟道的氧化物，而可以减少氧空位。另外，可以防止由于杂质而在晶体管200中的其中形成沟道的氧化物中形成氧空位。因此，可以将晶体管200中的其中形成沟道的氧化物形成为缺陷态密度低且特性稳定的氧化物半导体。就是说，在抑制晶体管200的电特性变动的同时，可以提高可靠性。
在绝缘体470上形成有电容器410及导电体474。电容器410形成在绝缘体470上，并包括导电体462、绝缘体480、绝缘体482、绝缘体484及导电体466。导电体474被用作与电容器410、晶体管200或晶体管400电连接的插头或布线。
作为导电体462可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体462时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
导电体474可以使用与被用作电容器的电极的导电体462相同的材料形成。
在导电体474及导电体462上形成绝缘体480、绝缘体482、绝缘体484。作为绝缘体480、绝缘体482及绝缘体484例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等。在附图中，采用三层结构，也可以采用单层、两层或四层以上的叠层结构。
例如，优选的是，作为绝缘体480及绝缘体484使用氧氮化硅等介电强度大的材料，作为绝缘体484使用氧化铝等介电常数高(high-k)的材料与氧氮化硅等介电强度大的材料的叠层结构。通过采用该结构，电容器410由于介电常数高(high-k)的绝缘体而可以具有充分的电容，由于介电强度大的绝缘体而可以具有更高的绝缘强度以避免静电放电。
在导电体462上隔着绝缘体480、绝缘体482及绝缘体484形成导电体466。作为导电体466可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体466时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
例如，如图48所示，以覆盖导电体462的顶面及侧面的方式形成绝缘体480、绝缘体482及绝缘体484。并且，隔着绝缘体480、绝缘体482及绝缘体484以覆盖导电体462的顶面及侧面的方式形成导电体466。
就是说，在导电体462的侧面还形成电容，因此可以增加电容器的每投影面积的电容。因此，能够实现半导体装置的小面积化、高集成化以及微型化。
在导电体466及绝缘体484上形成有绝缘体460。绝缘体460可以使用与绝缘体420相同的材料形成。覆盖电容器410的绝缘体460也可以被用作覆盖其下方的凹凸形状的平坦化膜。
以上是应用例子的说明。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式5)
在本实施方式中，使用图49A至图49C说明包括本发明的一个实施方式的半导体装置的显示装置。
<5.显示装置的电路结构>
图49A所示的显示装置包括：具有显示元件的像素的区域(以下称为像素部502)；配置在像素部502外侧并具有用来驱动像素的电路的电路部(以下称为驱动电路部504)；各自具有保护元件的功能的电路(以下称为保护电路506)；以及端子部507。此外，也可以不设置保护电路506。
驱动电路部504的一部分或全部与像素部502优选形成在同一衬底上。由此，可以减少构件的数量及端子的数量。当驱动电路部504的一部分或全部与像素部502不形成在同一衬底上时，驱动电路部504的一部分或全部可以通过COG或TAB(Tape AutomatedBonding：卷带自动结合)安装。
像素部502包括用来驱动配置为X行(X为2以上的自然数)Y列(Y为2以上的自然数)的多个显示元件的电路(以下称为像素电路501)，驱动电路部504包括供应用来选择像素的信号(扫描信号)的电路(以下称为栅极驱动器504a)以及供应用来驱动像素中的显示元件的信号(数据信号)的电路(以下称为源极驱动器504b)等驱动电路。
栅极驱动器504a具有移位寄存器等。栅极驱动器504a通过端子部507接收用来驱动移位寄存器的信号并输出信号。例如，栅极驱动器504a接收起始脉冲信号、时钟信号等并输出脉冲信号。栅极驱动器504a具有控制被供应扫描信号的布线(以下称为扫描线GL_1至GL_X)的电位的功能。另外，也可以设置多个栅极驱动器504a，并通过多个栅极驱动器504a各别控制扫描线GL_1至GL_X。或者，栅极驱动器504a具有供应初始化信号的功能。但是，不局限于此，栅极驱动器504a也可以供应其他信号。
源极驱动器504b具有移位寄存器等。源极驱动器504b通过端子部507接收用来驱动移位寄存器的信号和从其中得出数据信号的信号(图像信号)。源极驱动器504b具有根据图像信号生成写入到像素电路501的数据信号的功能。另外，源极驱动器504b具有依照由于起始脉冲信号、时钟信号等的输入产生的脉冲信号来控制数据信号的输出的功能。另外，源极驱动器504b具有控制被供应数据信号的布线(以下称为数据线DL_1至DL_Y)的电位的功能。或者，源极驱动器504b具有供应初始化信号的功能。但是，不局限于此，源极驱动器504b可以供应其他信号。
源极驱动器504b例如包括多个模拟开关等。源极驱动器504b通过依次使多个模拟开关开启而可以输出对图像信号进行时间分割所得到的信号作为数据信号。此外，源极驱动器504b也可以包括移位寄存器等。
脉冲信号及数据信号分别通过被供应扫描信号的多个扫描线GL之一及被供应数据信号的多个数据线DL之一被输入到多个像素电路501的每一个。另外，栅极驱动器504a控制多个像素电路501的每一个中的数据信号的写入及保持。例如，脉冲信号通过扫描线GL_m(m是X以下的自然数)从栅极驱动器504a被输入到第m行第n列的像素电路501，数据信号根据扫描线GL_m的电位通过数据线DL_n(n是Y以下的自然数)从源极驱动器504b被输入到第m行第n列的像素电路501。
图49A所示的保护电路506例如连接于栅极驱动器504a和像素电路501之间的扫描线GL。或者，保护电路506连接于源极驱动器504b和像素电路501之间的数据线DL。或者，保护电路506可以连接于栅极驱动器504a和端子部507之间的布线。或者，保护电路506可以连接于源极驱动器504b和端子部507之间的布线。此外，端子部507是指设置有用来从外部的电路对显示装置输入电力、控制信号及图像信号的端子的部分。
保护电路506是在对与其连接的布线供应一定范围之外的电位时使该布线与其他布线之间导通的电路。
如图49A所示，通过对像素部502和驱动电路部504设置保护电路506，可以提高显示装置对因ESD(Electro Static Discharge：静电放电)等而产生的过电流的耐性。但是，保护电路506的结构不局限于此，例如，也可以采用将栅极驱动器504a与保护电路506连接的结构或将源极驱动器504b与保护电路506连接的结构。或者，也可以采用将端子部507与保护电路506连接的结构。
另外，虽然在图49A中示出驱动电路部504包括栅极驱动器504a和源极驱动器504b的例子，但不局限于此。例如，也可以只形成栅极驱动器504a并安装另外准备的形成有源极驱动电路的衬底(例如，由单晶半导体膜或多晶半导体膜形成的驱动电路衬底)。
另外，图49A所示的多个像素电路501例如可以采用图49B所示的结构。
图49B所示的像素电路501包括液晶元件570、晶体管550以及电容器560。可以将前面的实施方式所示的晶体管适用于晶体管550。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个供应公共电位。此外，对一个行内的像素电路501所具有的液晶元件570的一对电极之一供应的电位可以不同于对另一行内的像素电路501所具有的液晶元件570的一对电极之一供应的电位。
例如，作为包括液晶元件570的显示装置的驱动方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric aligned Micro-cell：轴对称排列微单元)模式；OCB(Optically Compensated Birefringence：光学补偿弯曲)模式；FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式；AFLC(AntiFerroelectric LiquidCrystal：反铁电液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直取向构型)模式；IPS模式；FFS模式或TBA(Transverse Bend Alignment：横向弯曲取向)模式等。另外，作为显示装置的驱动方法，除了上述驱动方法之外，还有ECB(ElectricallyControlled Birefringence：电控双折射)模式、PDLC(Polymer Dispersed LiquidCrystal：聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物网络液晶)模式、宾主模式等。但是，不局限于此，作为液晶元件及其驱动方式可以使用各种液晶元件及驱动方式。
在第m行第n列的像素电路501中，晶体管550的源电极和漏电极中的一个与数据线DL_n电连接，源电极和漏电极中的另一个与液晶元件570的一对电极中的另一个电极电连接。晶体管550的栅电极与扫描线GL_m电连接。晶体管550具有通过被开启或关闭而控制数据信号的写入的功能。
电容器560的一对电极中的一个电极与被供应电位的布线(以下，称为电位供应线VL)电连接，另一个电极与液晶元件570的一对电极中的另一个电极电连接。此外，根据像素电路501的规格适当地设定电位供应线VL的电位。电容器560具有储存被写入的数据的存储电容器的功能。
例如，在包括图49B所示的像素电路501的显示装置中，通过图49A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶体管550开启而写入数据信号。
当晶体管550被关闭时，被写入数据的像素电路501成为保持状态。通过按行依次进行上述步骤，可以显示图像。
图49A所示的多个像素电路501例如可以采用图49C所示的结构。
图49C所示的像素电路501包括晶体管552、554、电容器562以及发光元件572。可以将前面的实施方式所示的晶体管应用于晶体管552和晶体管554中的一个或两个。
晶体管552的源电极和漏电极中的一个电连接于被供应数据信号的布线(以下，称为数据线DL_n)。并且，晶体管552的栅电极电连接于被供应栅极信号的布线(以下，称为扫描线GL_m)。
晶体管552具有通过被开启或关闭而控制数据信号的写入的功能。
电容器562的一对电极中的一个电极电连接于被供应电位的布线(以下，称为电位供应线VL_a)，另一个电极电连接于晶体管552的源电极和漏电极中的另一个。
电容器562具有储存被写入的数据的存储电容器的功能。
晶体管554的源电极和漏电极中的一个电连接于电位供应线VL_a。并且，晶体管554的栅电极电连接于晶体管552的源电极和漏电极中的另一个。
发光元件572的阳极和阴极中的一个电连接于电位供应线VL_b，另一个电连接于晶体管554的源电极和漏电极中的另一个。
作为发光元件572，例如可以使用有机电致发光元件(也称为有机EL元件)等。注意，发光元件572并不局限于有机EL元件，也可以使用由无机材料构成的无机EL元件。
此外，电位供应线VL_a和电位供应线VL_b中的一个被供应高电源电位VDD，另一个被供应低电源电位VSS。
例如，在包括图49C所示的像素电路501的显示装置中，通过图49A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶体管552开启而写入数据信号。
当晶体管552被关闭时，被写入数据的像素电路501成为保持状态。并且，流过晶体管554的源电极与漏电极之间的电流量根据写入的数据信号的电位被控制，发光元件572以对应于流过的电流量的亮度发光。通过按行依次进行上述步骤，可以显示图像。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式适当的组合而实施。
(实施方式6)
在本实施方式中，参照图50A至图50C、图51A至图51C、图52A及图52B以及图53A及图53B对能够应用上述实施方式所说明的晶体管的电路结构的例子进行说明。
<6.反相器电路的结构例子>
图50A示出可适用于驱动电路所包括的移位寄存器及缓冲器等的反相器的电路图。反相器800将供应到输入端子IN的信号的逻辑反转而成的信号输出到输出端子OUT。反相器800包括多个OS晶体管。信号SBG是能够切换OS晶体管的电特性的信号。
图50B是反相器800的例子。反相器800包括OS晶体管810及OS晶体管820。反相器800可以只使用n沟道型晶体管形成，所以与使用CMOS(Complementary Metal OxideSemiconductor：互补金属氧化物半导体)形成反相器(CMOS反相器)的情况相比，可以以低成本制造反相器800。
另外，包括OS晶体管的反相器800也可以设置在由Si晶体管构成的CMOS上。因为反相器800可以与CMOS电路重叠，所以可以抑制追加反相器800导致的电路面积的增大。
OS晶体管810、820都包括被用作前栅极的第一栅极、被用作背栅极的第二栅极、被用作源极和漏极中的一个的第一端子以及被用作源极和漏极中的另一个的第二端子。
OS晶体管810的第一栅极与第二端子连接。OS晶体管810的第二栅极与供应信号SBG的布线连接。OS晶体管810的第一端子与供应电压VDD的布线连接。OS晶体管810的第二端子与输出端子OUT连接。
OS晶体管820的第一栅极与输入端子IN连接。OS晶体管820的第二栅极与输入端子IN连接。OS晶体管820的第一端子与输出端子OUT连接。OS晶体管820的第二端子与供应电压VSS的布线连接。
图50C是用来说明反相器800的工作的时序图。图50C的时序图示出输入端子IN的信号波形、输出端子OUT的信号波形、信号SBG的信号波形以及OS晶体管810的阈值电压的变化。
通过将信号SBG施加到OS晶体管810的第二栅极，可以控制OS晶体管810的阈值电压。
信号SBG具有用来使阈值电压向负方向漂移的电压VBG_A以及用来使阈值电压向正方向漂移的电压VBG_B。通过对第二栅极施加电压VBG_A，可以使OS晶体管810的阈值电压向负方向漂移而成为阈值电压VTH_A。另外，通过对第二栅极施加电压VBG_B，可以使OS晶体管810的阈值电压向正方向漂移而成为阈值电压VTH_B。
为了使上述说明可视化，图51A示出晶体管的电特性指标之一的Id-Vg曲线。
通过将第二栅极的电压提高到电压VBG_A，可以将示出上述OS晶体管810的电特性的曲线向图51A中的以虚线840表示的曲线漂移。另外，通过将第二栅极的电压降低到电压VBG_B，可以将示出上述OS晶体管810的电特性的曲线向图51A中的以实线841表示的曲线漂移。通过将信号SBG切换为电压VBG_A或电压VBG_B，如图51A所示，可以使OS晶体管810的阈值电压向正方向漂移或向负方向漂移。
通过使阈值电压向正方向漂移而成为阈值电压VTH_B，可以使OS晶体管810处于电流不容易流过的状态。图51B视觉性地示出此时的状态。
如图51B所示，可以使流过OS晶体管810的电流IB极小。因此，在施加到输入端子IN的信号为高电平而OS晶体管820成为开启状态(ON)时，可以急剧降低输出端子OUT的电压。
如图51B所示，可以使OS晶体管810处于电流不容易流过的状态，所以可以在图50C所示的时序图中使输出端子的信号波形831产生急剧的变化。因为可以减少流过供应电压VDD的布线与供应电压VSS的布线之间的贯通电流，所以可以以低功耗进行工作。
另外，通过使阈值电压向负方向漂移而成为阈值电压VTH_A，可以使OS晶体管810处于电流容易流过的状态。图51C视觉性地示出此时的状态。如图51C所示，可以将此时流过的电流IA设定为至少大于电流IB的值。因此，在施加到输入端子IN的信号为低电平而OS晶体管820成为关闭状态(OFF)时，可以急剧提高输出端子OUT的电压。如图51C所示，可以使OS晶体管810处于电流容易流过的状态，所以可以在图50C所示的时序图中使输出端子的信号波形832产生急剧的变化。
注意，信号SBG对OS晶体管810的阈值电压的控制优选在切换OS晶体管820的状态之前，即在时刻T1和T2之前进行。例如，如图50C所示，优选在将施加到输入端子IN的信号切换为高电平的时刻T1之前将OS晶体管810的阈值电压从阈值电压VTH_A切换为阈值电压VTH_B。另外，如图50C所示，优选在将施加到输入端子IN的信号切换为低电平的时刻T2之前将OS晶体管810的阈值电压从阈值电压VTH_B切换为阈值电压VTH_A。
注意，虽然图50C的时序图示出根据施加到输入端子IN的信号切换信号SBG的结构，但是也可以采用别的结构。例如，可以采用使处于浮动状态的OS晶体管810的第二栅极保持用来控制阈值电压的电压的结构。图52A示出该电路结构的例子。
在图52A中，除了图50B所示的电路结构之外还包括OS晶体管850。OS晶体管850的第一端子与OS晶体管810的第二栅极连接。OS晶体管850的第二端子与供应电压VBG_B(或电压VBG_A)的布线连接。OS晶体管850的第一栅极与供应信号SF的布线连接。OS晶体管850的第二栅极与供应电压VBG_B(或电压VBG_A)的布线连接。
参照图52B的时序图对图52A的工作进行说明。
在将施加到输入端子IN的信号切换为高电平的时刻T3之前，将用来控制OS晶体管810的阈值电压的电压施加到OS晶体管810的第二栅极。将信号SF设定为高电平而OS晶体管850成为开启状态，对节点NBG施加用来控制阈值电压的电压VBG_B。
在节点NBG成为电压VBG_B之后，使OS晶体管850处于关闭状态。因为OS晶体管850的关态电流极小，所以通过使其维持关闭状态，可以保持节点NBG所保持的电压VBG_B。因此，对OS晶体管850的第二栅极施加电压VBG_B的工作的次数减少，所以可以减少改写电压VBG_B所需要的功耗。
注意，虽然在图50B及图52A的电路结构中示出通过外部控制对OS晶体管810的第二栅极施加电压的结构，但是也可以采用别的结构。例如，也可以采用基于施加到输入端子IN的信号生成用来控制阈值电压的电压而将其施加到OS晶体管810的第二栅极的结构。图53A示出该电路结构的例子。
图53A示出在图50B所示的电路结构中的输入端子IN与OS晶体管810的第二栅极之间追加CMOS反相器860的结构。CMOS反相器860的输入端子与输入端子IN连接。CMOS反相器860的输出端子与OS晶体管810的第二栅极连接。
参照图53B的时序图对图53A的工作进行说明。图53B的时序图示出输入端子IN的信号波形、输出端子OUT的信号波形、CMOS反相器860的输出波形IN_B以及OS晶体管810的阈值电压的变化。
作为使施加到输入端子IN的信号的逻辑反转的信号的输出波形IN_B可以被用作用来控制OS晶体管810的阈值电压的信号。因此，如图51A至图51C所说明，可以控制OS晶体管810的阈值电压。例如，在图53B所示的时刻T4，施加到输入端子IN的信号为高电平而OS晶体管820成为开启状态。此时，输出波形IN_B为低电平。因此，可以使OS晶体管810处于电流不容易流过的状态，所以可以急剧降低输出端子OUT的电压上升。
另外，在图53B所示的时刻T5，施加到输入端子IN的信号为低电平而OS晶体管820成为关闭状态。此时，输出波形IN_B为高电平。因此，可以使OS晶体管810处于电流容易流过的状态，所以可以急剧提高输出端子OUT的电压。
如上所述，在本实施方式的结构中，根据输入端子IN的信号的逻辑而切换包括OS晶体管的反相器的背栅极的电压。通过采用该结构，可以控制OS晶体管的阈值电压。通过根据施加到输入端子IN的信号控制OS晶体管的阈值电压，可以使输出端子OUT的电压产生急剧的变化。另外，可以减少供应电源电压的布线之间的贯通电流。因此，可以实现低功耗化。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式适当的组合而实施。
(实施方式7)
在本实施方式中，参照图54A至图54E、图55A及图55B、图56A及图56B以及图57A至图57C对将上述实施方式所说明的包括氧化物半导体的晶体管(OS晶体管)用于多个电路的半导体装置的例子进行说明。
<7.半导体装置的电路结构例子>
图54A是半导体装置900的方框图。半导体装置900包括电源电路901、电路902、电压生成电路903、电路904、电压生成电路905及电路906。
电源电路901是生成基准电位VORG的电路。电压VORG不局限于一个电压，也可以为多个电压。电压VORG是可以基于从半导体装置900的外部被施加的电压V0而生成的。半导体装置900可以基于从外部被施加的一个电源电压而生成电压VORG。因此，即使不从外部输入多个电源电压，半导体装置900也可以工作。
电路902、904及906是以不同的电源电压工作的电路。例如，电路902的电源电压是基于电压VORG和电压VSS(VORG>VSS)而被施加的电压。例如，电路904的电源电压是基于电压VPOG和电压VSS(VPOG>VORG)而被施加的电压。例如，电路906的电源电压是基于电压VORG、电压VSS和电压VNEG(VORG>VSS>VNEG)而被施加的电压。另外，如果将电压VSS设定为与接地电位(GND)同等的电位，可以减少电源电路901生成的电压的种类。
电压生成电路903是生成电压VPOG的电路。电压生成电路903可以基于从电源电路901被施加的电压VORG而生成电压VPOG。因此，包括电路904的半导体装置900可以基于从外部被施加的一个电源电压而工作。
电压生成电路905是生成电压VNEG的电路。电压生成电路905可以基于从电源电路901被施加的电压VORG而生成电压VNEG。因此，包括电路906的半导体装置900可以基于从外部被施加的一个电源电压而工作。
图54B是以电压VPOG工作的电路904的例子，图54C是用来使电路904工作的信号波形的例子。
图54B示出晶体管911。施加到晶体管911的栅极的信号例如基于电压VPOG和电压VSS而生成。该信号在使晶体管911成为导通状态时基于电压VPOG而生成，在使晶体管911成为非导通状态时基于电压VSS而生成。如图54C所示，电压VPOG高于电压VORG。因此，晶体管911可以更确实地使源极(S)与漏极(D)电连接。其结果是，可以实现误动作得到减少的电路904。
图54D是以电压VNEG工作的电路906的例子，图54E是用来使电路906工作的信号波形的例子。
图54D示出具有背栅极的晶体管912。施加到晶体管912的栅极的信号例如基于电压VORG和电压VSS而生成。该信号在使晶体管912成为导通状态时基于电压VORG而生成，在使晶体管912成为非导通状态时基于电压VSS而生成。另外，施加到晶体管912的背栅极的信号基于电压VNEG而生成。如图54E所示，电压VNEG低于电压VSS(GND)。因此，可以使晶体管912的阈值电压向正方向漂移。所以，可以更确实地使晶体管912成为非导通状态，由此可以减少流过源极(S)与漏极(D)之间的电流。其结果是，可以实现误动作得到减少且功耗低的电路906。
另外，电压VNEG也可以直接被施加到晶体管912的背栅极。或者，可以基于电压VORG和电压VNEG生成施加到晶体管912的栅极的信号，而将该信号施加到晶体管912的背栅极。
另外，图55A和图55B示出图54D和图54E的变形例子。
在图55A所示的电路图中，在电压生成电路905与电路906之间设置其导通状态能够被控制电路921控制的晶体管922。晶体管922是n沟道型OS晶体管。控制电路921所输出的控制信号SBG是控制晶体管922的导通状态的信号。另外，电路906所包括的晶体管912A、912B是与晶体管922相同的OS晶体管。
图55B的时序图示出控制信号SBG的电位及节点NBG的电位变化。节点NBG的电位表示晶体管912A及912B的背栅极的电位状态。在控制信号SBG为高电平时，晶体管922成为导通状态，节点NBG成为电压VNEG。然后，在控制信号SBG为低电平时，节点NBG处于电浮动状态。因为晶体管922是OS晶体管，所以关态电流小。因此，即使节点NBG处于电浮动状态，也可以保持被施加的电压VNEG。
另外，图56A示出能够应用于上述电压生成电路903的电路结构的例子。图56A所示的电压生成电路903是包括二极管D1至D5、电容器C1至C5及反相器INV的5级电荷泵。时钟信号CLK直接或者通过反相器INV被施加到电容器C1至C5。当反相器INV的电源电压基于电压VORG和电压VSS而被施加的电压时，可以得到通过供应时钟信号CLK升压到电压VORG的5倍的正电压的电压VPOG。注意，二极管D1至D5的正向电压为0V。另外，通过改变电荷泵的级数，可以得到所希望的电压VPOG。
另外，图56B示出能够应用于上述电压生成电路905的电路结构的例子。图56B所示的电压生成电路905是包括二极管D1至D5、电容器C1至C5及反相器INV的4级电荷泵。时钟信号CLK直接或者通过反相器INV被施加到电容器C1至C5。当反相器INV的电源电压基于电压VORG和电压VSS而被施加的电压时，可以得到通过供应时钟信号CLK从接地电位即电压VSS降压到电压VORG的4倍的负电压的电压VNEG。注意，二极管D1至D5的正向电压为0V。另外，通过改变电荷泵的级数，可以得到所希望的电压VNEG。
注意，上述电压生成电路903的电路结构不局限于图56A所示的电路图的结构。图57A至图57C示出电压生成电路903的变形例子。在图57A至图57C所示的电压生成电路903A至电压生成电路903C中，改变供应到各布线的电压或者改变元件的配置，由此可以实现电压生成电路903的变形例子。
图57A所示的电压生成电路903A包括晶体管M1至M10、电容器C11至C14以及反相器INV1。时钟信号CLK直接或通过反相器INV1被供应到晶体管M1至M10的栅极。通过以时钟信号CLK的施加增加电压VORG，增加值相当于电压VORG与VSS的电位差的4倍，由此可以获得电压VPOG。另外，通过改变电荷泵的级数，可以得到所希望的电压VPOG。在图57A所示的电压生成电路903A中，通过作为晶体管M1至M10都采用OS晶体管可以减少关态电流，而可以抑制保持在电容器C11至C14中的电荷的泄漏。因此，可以将电压VORG高效地升压到电压VPOG。
另外，图57B所示的电压生成电路903B包括晶体管M11至M14、电容器C15、C16以及反相器INV2。时钟信号CLK直接或通过反相器INV2被供应到晶体管M11至M14的栅极。通过以时钟信号CLK的施加增加电压VORG，增加值相当于电压VORG与VSS的电位差的2倍，由此可以获得电压VPOG。在图57B所示的电压生成电路903B中，通过作为晶体管M11至M14采用OS晶体管可以减少关态电流，而可以抑制保持在电容器C15、C16中的电荷的泄漏。因此，可以将电压VORG高效地升压到电压VPOG。
另外，图57C所示的电压生成电路903C包括电感器Ind1、晶体管M15、二极管D6及电容器C17。晶体管M15的导通状态被控制信号EN控制。由于控制信号EN，可以得到使电压VORG升压的电压VPOG。因为在图57C所示的电压生成电路903C中使用电感器Ind1进行升压，所以可以以高效率进行升压。
如上所述，在本实施方式的结构中，可以在半导体装置内部生成包括在该半导体装置中的电路所需要的电压。因此，可以减少从半导体装置的外部被施加的电源电压的个数。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式适当的组合而实施。
(实施方式8)
在本实施方式中，参照图58、图59A至图59E、图60A至图60G以及图61A及图61B对包括本发明的一个实施方式的半导体装置的显示模块、电子设备进行说明。
<8-1.显示模块>
图58所示的显示模块7000在上盖7001与下盖7002之间包括连接于FPC7003的触摸屏7004、连接于FPC7005的显示面板7006、背光7007、边框7009、印刷电路板7010、电池7011。
例如可以将本发明的一个实施方式的半导体装置用于显示面板7006。
上盖7001及下盖7002可以根据触摸屏7004及显示面板7006的尺寸适当地改变形状及尺寸。
触摸屏7004能够是电阻膜式触摸屏或电容式触摸屏，并且能够与显示面板7006重叠。此外，也可以使显示面板7006的对置衬底(密封衬底)具有触摸屏的功能。另外，也可以在显示面板7006的各像素内设置光传感器，而形成光学触摸屏。
背光7007具有光源7008。注意，虽然在图58中例示出在背光7007上配置光源7008的结构，但是不局限于此。例如，也可以在背光7007的端部设置光源7008，并使用光扩散板。当使用有机EL元件等自发光型发光元件时，或者当使用反射式面板等时，可以采用不设置背光7007的结构。
边框7009除了具有保护显示面板7006的功能以外还具有用来遮断因印刷电路板7010的工作而产生的电磁波的电磁屏蔽的功能。此外，边框7009也可以具有散热板的功能。
印刷电路板7010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，可以采用外部商业电源，也可以采用另行设置的电池7011。当使用商业电源时，可以省略电池7011。
此外，在显示模块7000中还可以设置偏振片、相位差板、棱镜片等构件。
<8-2.电子设备1>
此外，图59A至图59E示出电子设备的例子。
图59A是安装有取景器8100的照相机8000的外观图。
照相机8000包括外壳8001、显示部8002、操作按钮8003、快门按钮8004等。另外，照相机8000安装有可装卸的镜头8006。
在此，虽然照相机8000的镜头8006是可从外壳8001拆卸下而交换的，但是镜头8006也可以包括在外壳8001中。
通过按下快门按钮8004，照相机8000可以进行成像。另外，显示部8002被用作触摸屏，也可以通过触摸显示部8002进行成像。
照相机8000的外壳8001包括具有电极的嵌入器，取景器8100或闪光灯装置等可以与外壳8001连接。
取景器8100包括外壳8101、显示部8102以及按钮8103等。
外壳8101包括嵌合到照相机8000的嵌入器的嵌入器，可以将取景器8100连接到照相机8000。另外，该嵌入器包括电极，可以将从照相机8000经过该电极接收的图像等显示到显示部8102上。
按钮8103被用作电源按钮。通过利用按钮8103，可以切换显示部8102的显示或非显示。
本发明的一个实施方式的显示装置可以适用于照相机8000的显示部8002及取景器8100的显示部8102。
另外，在图59A中，照相机8000与取景器8100是分开且可拆卸的电子设备，但是也可以在照相机8000的外壳8001中内置有具备显示装置的取景器。
此外，图59B是头戴显示器8200的外观图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。另外，在安装部8201中内置有电池8206。
通过电缆8205，将电力从电池8206供应到主体8203。主体8203具备无线接收器等，将所接收的图像数据等的视频数据显示到显示部8204上。另外，通过利用设置在主体8203中的相机捕捉使用者的眼球及眼睑的动作，并根据所捕捉的数据算出使用者的视点的坐标，可以利用使用者的视点作为输入方法。
另外，也可以对安装部8201的被使用者接触的位置设置多个电极。主体8203也可以构成为通过检测出根据使用者的眼球的动作而流过电极的电流，识别使用者的眼睛的方向。此外，主体8203可以构成为通过检测出流过该电极的电流来监视使用者的脉搏。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，以将使用者的生物信息显示在显示部8204上。另外，主体8203也可以构成为检测出使用者的头部的动作等，并与使用者的头部的动作等同步地使显示在显示部8204上的图像变化。
本发明的一个实施方式的显示装置可用于显示部8204。
图59C至图59E是头戴显示器8300的外观图。头戴显示器8300包括外壳8301、显示部8302、固定带8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选的是，显示部8302是弯曲的。通过弯曲配置显示部8302，使用者可以感受高真实感。注意，在本实施方式中，例示出设置一个显示部8302的结构，但是不局限于此，例如也可以采用设置两个显示部8302的结构。此时，通过将显示部对应使用者的每个眼睛设置，可以进行利用视差的三维显示等。
可以将本发明的一个实施方式的显示装置适用于显示部8302。因为包括本发明的一个实施方式的半导体装置的显示装置具有极高的分辨率，所以即使如图59E那样地使用透镜8305放大图像，使用者也不看到像素而可以显示现实感更高的图像。
<8-3.电子设备2>
接着，图59A至图59E示出与图60A至图60G所示的电子设备不同的电子设备的例子。
图60A至图60G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图60A至图60G所示的电子设备具有各种功能。例如，将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；无线通信功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能，进行各种数据的发送或接收的功能；读出储存在存储介质中的程序或数据来将其显示在显示部上的功能；等。注意，图60A至图60G所示的电子设备可具有的功能不局限于上述功能，而可以具有各种功能。另外，虽然在图60A至图60G中未图示，但是电子设备可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有如下功能：拍摄静态图像的功能；拍摄动态图像的功能；将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图60A至图60G所示的电子设备。
图60A是示出电视装置9100的透视图。可以将例如是50英寸以上或100英寸以上的大型显示部9001组装到电视装置9100。
图60B是示出便携式信息终端9101的透视图。便携式信息终端9101例如具有电话机、电子笔记本和信息阅读装置等中的一种或多种的功能。具体而言，可以将其用作智能手机。另外，便携式信息终端9101可以设置有扬声器9003、连接端子9006、传感器9007等。另外，便携式信息终端9101可以将文字及图像信息显示在其多个面上。例如，可以将三个操作按钮9050(还称为操作图标或只称为图标)显示在显示部9001的一个面上。另外，可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。此外，作为信息9051的例子，可以举出提示收到电子邮件、SNS(Social Networking Services：社交网络服务)或电话等的显示；电子邮件或SNS等的标题及发送者；日期；时间；电量；以及天线接收强度等。或者，可以在显示有信息9051的位置上显示操作按钮9050等代替信息9051。
图60C是示出便携式信息终端9102的透视图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，便携式信息终端9102的使用者能够在将便携式信息终端9102放在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102的上方观看这些信息的位置。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断是否接电话。
图60D是示出手表型便携式信息终端9200的透视图。便携式信息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、网络通信、电脑游戏等各种应用程序。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。另外，便携式信息终端9200可以进行被通信标准化的近距离无线通信。例如，便携式信息终端与可进行无线通信的耳麦可以相互通信，因此可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过连接端子9006进行充电。此外，充电工作也可以利用无线供电进行，而不通过连接端子9006。
图60E至图60G是示出能够折叠的便携式信息终端9201的透视图。另外，图60E是展开状态的便携式信息终端9201的透视图，图60F是正在展开或折叠时的便携式信息终端9201的透视图，图60G是折叠状态的便携式信息终端9201的透视图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性强。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个外壳9000来支撑。通过铰链9055使两个外壳9000之间弯折，可以将便携式信息终端9201从展开状态可逆性地变为折叠状态。例如，可以以1mm以上且150mm以下的曲率半径使便携式信息终端9201弯曲。
接着，图61A和图61B示出与图59A至图59E、图60A至图60G所示的电子设备不同的电子设备的例子。图61A和图61B是包括多个显示面板的显示装置的透视图。图61A是多个显示面板被卷绕时的透视图，图61B是不被卷绕时的透视图。
图61A和图61B所示的显示装置9500包括多个显示面板9501、轴部9511、轴承部9512。多个显示面板9501都包括显示区域9502、透光区域9503。
多个显示面板9501具有柔性。以其一部分互相重叠的方式设置相邻的两个显示面板9501。例如，可以重叠相邻的两个显示面板9501的各透光区域9503。通过使用多个显示面板9501，可以实现屏幕大的显示装置。另外，根据使用情况可以卷绕显示面板9501，所以可以实现通用性高的显示装置。
图61A和图61B示出相邻的显示面板9501的显示区域9502彼此分开的情况，但是不局限于此，例如，也可以通过没有间隙地重叠相邻的显示面板9501的显示区域9502，实现连续的显示区域9502。
本实施方式所示的电子设备包括用来显示某些信息的显示部。注意，本发明的一个实施方式的半导体装置也可以应用于不包括显示部的电子设备。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式适当的组合而实施。
[实施例]
在本实施例中，制造包括晶体管的样品(样品C1至C4、样品D1及样品E1)，对该晶体管的电特性进行评价。
<1-1.样品的结构>
在样品C1至C4中，在沟道区域中使用氧化物半导体膜。在样品D1中，在沟道区域中使用n型低温多晶硅(LTPS)。在样品E1中，在沟道区域中使用p型LTPS。就是说，样品C1至C4是本发明的一个实施方式的样品，样品D1及样品E1是对比用样品。
注意，其晶体管的尺寸互不相同的样品C1至C4通过同一工序制造。
样品C1、样品C2、样品C3以及样品C4的晶体管的尺寸分别为L/W＝2/3μm、L/W＝3/3μmL/W＝6/3μm以及L/W＝10/3μm。
对比用样品D1及样品E1的各晶体管的尺寸为L/W＝6/3μm。
<1-2.样品C1至C4的制造方法>
首先，说明样品C1至C4的制造方法。
样品C1至C4通过与实施方式1中的样品A3同样的制造方法制造。
<1-3.样品D1及E1的制造方法>
在样品D1及E1中，在半导体层中使用LTPS，晶体管的制造方法与样品C1至C4相同。
<1-4.晶体管的Id-Vg特性>
图62、图63、图64和图65分别示出形成在样品C1、样品C2、样品C3和样品C4中的晶体管的Id-Vg特性。图66和图67分别示出形成在样品D1和样品E1中的晶体管的Id-Vg特性。
作为各晶体管的Id-Vg特性的测量条件，施加到被用作第一栅电极的导电膜的电压(以下，将该电压还称为栅极电压(Vg))以及施加到被用作第二栅电极的导电膜的电压(以下，将该电压还称为背栅极电压(Vbg))从-10V每隔0.25V变化到+10V。在各样品中，施加到被用作源电极的导电膜的电压(以下，将该电压还称为源极电压(Vs))为0V(comm)，将不同的电压(以下，将该电压还称为漏极电压(Vd))施加到被用作漏电极的导电膜。
作为形成在样品C1至C4中的晶体管的Id-Vg特性的测量条件，漏极电压(Vd)是3V、4V、5V、6V、7V、8V、9V及10V。作为形成在样品D1及E1中的晶体管的Id-Vg特性的测量条件，漏极电压(Vd)为5V、10V、15V及20V。
在图62、图63、图64和图65中，重叠示出在漏极电压(Vd)为3V、4V、5V、6V、7V、8V、9V及10V时的测量结果。在图66及图67中，重叠示出在漏极电压(Vd)为5V、10V、15V及20V时的测量结果。
在图62、图63、图64、图65、图66和图67中，第一纵轴表示Id(A)，第二纵轴表示场效应迁移率(μFE)(cm2/Vs)，横轴表示Vg(V)。
如图62、图63、图64和图65所示，在本发明的一个实施方式的样品C1至C4中，饱和区域的迁移率曲线具有良好的饱和性。于是，从Vg为3V至10V的范围内的图62、图63、图64和图65中的样品C1至C4的迁移率曲线，可以得到场效应迁移率的最大值和最小值、以及从最大值减去最小值而得到的各值。表3示出其结果。
[表3]
Figure GDA0003269302280001111
Figure GDA0003269302280001121
如图62、图63、图64、图65以及表3所示，在本发明的一个实施方式的半导体装置中，迁移率曲线具有良好的饱和性，饱和区域中的场效应迁移率的最大值与最小值之差为15cm2/Vs以下。另一方面，在各对比用样品D1及样品E1中，如图66及图67所示，场效应迁移率的最大值与最小值之差较大。
如此，在本发明的一个实施方式的半导体装置中，迁移率曲线的饱和性极好。当将具有这样特性的晶体管例如用作有机EL显示器的像素的晶体管时，可以得到高可靠性。或者，当将上述晶体管用于传感器等时，可以得到稳定的输出特性。当将LTPS用于晶体管的半导体层时，没有得到上述特性，当将本发明的一个实施方式的氧化物半导体膜用于晶体管的半导体层时，上述特性发挥良好的效果。
接着，图68示出样品C1至C4的阈值电压(Vth)的计算结果。利用恒流法计算出晶体管的阈值电压(Vth)。恒流法是指一种方法，其中，从Id-Vg特性的结果，以L/W＝1的方式使Id归一化，将在流过恒流(这里，1nA)时的Vg设定为阈值电压(Vth)。
如图68所示，即使Vd增加，样品C1至C4的阈值电压也大致恒定。因此，本发明的一个实施方式的样品C1至C4具有稳定的电特性。
本实施例所示的结构可以与其他实施方式所示的结构适当地组合而使用。
符号说明
100A：晶体管，100B：晶体管，100C：晶体管，100D：晶体管，100E：晶体管，100F：晶体管，100G：晶体管，100H：晶体管，100J：晶体管：102，衬底：104，绝缘膜：106，导电膜：108，氧化物半导体膜，108_1：氧化物半导体膜，108_2：氧化物半导体膜，108_3：氧化物半导体膜：108d，漏区域：108f，区域：108i，沟道区域：108s，源区域：110，绝缘膜：112，导电膜，112_1：导电膜，112_2：导电膜：116，绝缘膜：118，绝缘膜：120a，导电膜：120b，导电膜：122，绝缘膜：141a，开口：141b，开口：143，开口：200，晶体管：205，导电体：205a，导电体：205b，导电体：210，绝缘体：212，绝缘体：214，绝缘体：216，绝缘体：218，导电体：220，绝缘体：222，绝缘体：224，绝缘体：230，氧化物半导体：230a，氧化物半导体：230b，氧化物半导体：230c，氧化物半导体：240a，导电体：240b，导电体：244，导电体：245，导电体：250，绝缘体：260，导电体：260a，导电体：260b，导电体：270，绝缘体：280，绝缘体：282，绝缘体：284，绝缘体：400，晶体管：401，衬底：402，半导体区域：404，绝缘体：406，导电体：408a，低电阻区域：408b，低电阻区域：410，电容器：420，绝缘体：422，绝缘体：424，绝缘体：426，绝缘体：428，导电体：430，导电体：450，绝缘体：452，绝缘体：454，绝缘体：456，导电体：458，绝缘体：460，绝缘体：462，导电体：466，导电体：470，绝缘体：474，导电体：480，绝缘体：482，绝缘体：484，绝缘体：501，像素电路：502，像素部：504，驱动电路部：504a，栅极驱动器：504b，源极驱动器：506，保护电路：507，端子部：550，晶体管：552，晶体管：554，晶体管：560，电容器：562，电容器：570，液晶元件：572，发光元件：664，电极：665，电极：667，电极：700，显示装置：701，衬底：702，像素部：704，源极驱动电路部：705，衬底：706，栅极驱动电路部：708，FPC端子部：710，信号线：711，引绕布线部：712，密封剂：716，FPC：730，绝缘膜：732，密封膜：734，绝缘膜：736，着色膜：738，遮光膜：750，晶体管：752，晶体管：760，连接电极：770，平坦化绝缘膜：772，导电膜：773，绝缘膜：774，导电膜：775，液晶元件：776，液晶层：778，结构体：780，各向异性导电膜：782，发光元件：783，液滴喷射装置：784，液滴：785，层：786，EL层：788，导电膜：790，电容器：791，触摸屏：792，绝缘膜：793，电极：794，电极：795，绝缘膜：796，电极：797，绝缘膜：800，反相器：810，OS晶体管：820，OS晶体管：831，信号波形：832，信号波形：840，虚线：841，实线：850，OS晶体管：860，CMOS反相器：900，半导体装置：901，电源电路：902，电路：903，电压生成电路，903A：电压生成电路，903B：电压生成电路，903C：电压生成电路：904，电路：905，电压生成电路：906，电路：911，晶体管：912，晶体管，912A：晶体管，912B：晶体管：921，控制电路：922，晶体管：1400，液滴喷射装置：1402，衬底：1403，液滴喷射单元：1404，成像单元：1405，头部：1406，虚线：1407，控制单元：1408，存储媒体：1409，图像处理单元：1410，计算机：1411，标记：1412，头部：1413，材料供应源：1414，材料供应源：7000，显示模块：7001，上盖：7002，下盖：7003，FPC：7004，触摸屏：7005，FPC：7006，显示面板：7007，背光：7008，光源：7009，边框：7010，印刷电路板：7011，电池：8000，照相机：8001，外壳：8002，显示部：8003，操作按钮：8004，快门按钮：8006，镜头：8100，取景器：8101，外壳：8102，显示部：8103，按钮：8200，头戴显示器：8201，安装部：8202，透镜：8203，主体：8204，显示部：8205，电缆：8206，电池：8300，头戴显示器：8301，外壳：8302，显示部：8304，固定带：8305，透镜：9000，外壳：9001，显示部：9003，扬声器：9005，操作键：9006，连接端子：9007，传感器：9008，麦克风：9050，操作按钮：9051，信息：9052，信息：9053，信息：9054，信息：9055，铰链：9100，电视装置：9101，便携式信息终端：9102，便携式信息终端：9200，便携式信息终端：9201，便携式信息终端：9500，显示装置：9501，显示面板：9502，显示区域：9503，区域：9511，轴部：9512，轴承部。
本申请基于2016年2月12日提交到日本专利局的日本专利申请No.2016-024579以及2016年6月24日提交到日本专利局的日本专利申请No.2016-125375，通过引用将其完整内容并入在此。

Claims (15)

1.一种晶体管，包括：
第一栅电极；
氧化物半导体膜，所述氧化物半导体膜包括漏区域；
第二栅电极；
其中，所述第一栅电极和所述第二栅电极彼此电连接，
在所述晶体管的饱和区域中，所述晶体管的场效应迁移率的最小值与最大值之间的差为15cm2/Vs以下，
所述最小值与所述最大值之间的所述差是当施加到所述第一栅电极及所述第二栅电极的电压在3V至10V的范围内，施加到所述氧化物半导体膜的所述漏区域的电压为20V，并且施加到所述氧化物半导体膜的源区域的电压为0V时测量的，
并且所述晶体管的所述场效应迁移率的所述最小值比所述场效应迁移率的所述最大值低30％以下。
2.一种晶体管，包括：
第一栅电极；
氧化物半导体膜，所述氧化物半导体膜包括漏区域；
第二栅电极；
在所述氧化物半导体膜上的绝缘膜，所述绝缘膜包括开口；以及
在所述绝缘膜上的漏电极，所述漏电极在所述开口中与所述漏区域接触，
其中，所述第一栅电极和所述第二栅电极彼此电连接，
所述氧化物半导体膜包括纳米晶，
在所述晶体管的饱和区域中，所述晶体管的场效应迁移率的最小值与最大值之间的差为15cm2/Vs以下，
所述最小值与所述最大值之间的所述差是当施加到所述第一栅电极及所述第二栅电极的电压在3V至10V的范围内，施加到所述氧化物半导体膜的所述漏区域的电压为20V，并且施加到所述氧化物半导体膜的源区域的电压为0V时测量的，
并且所述晶体管的所述场效应迁移率的所述最小值比所述场效应迁移率的所述最大值低30％以下。
3.根据权利要求1或2所述的晶体管，其中所述氧化物半导体膜包含In、M及Zn，其中M为Al、Ga、Y或Sn。
4.根据权利要求3所述的晶体管，
其中In、M及Zn的原子个数比在In:M:Zn＝4:2:3附近，
当In的比例为4时，M的比例为1.5以上且2.5以下，Zn的比例为2以上且4以下，
并且所述附近是指相对于金属元素M的原子的比率的±1的范围。
5.根据权利要求1或2所述的晶体管，还包括衬底，其中在所述氧化物半导体膜的沉积期间的衬底温度为室温。
6.根据权利要求1或2所述的晶体管，还包括电连接到所述氧化物半导体膜的源电极。
7.根据权利要求1或2所述的晶体管，其中通过二次离子质谱分析法(SIMS)测得的所述氧化物半导体膜的氢浓度低于1×1018atoms/cm3。
8.根据权利要求1或2所述的晶体管，其中
在第二条件下，所述晶体管的场效应迁移率的最小值与最大值之间的差为15cm2/Vs以下，并且
所述第二条件是：施加到所述第一栅电极及所述第二栅电极的电压在3V至10V的范围内并且施加到所述氧化物半导体膜的所述漏区域的电压为10V。
9.一种包括权利要求1或2所述的晶体管的半导体装置。
10.一种半导体装置，包括：
晶体管，该晶体管包括：
第一栅电极；
所述第一栅电极上的第一绝缘膜；
所述第一绝缘膜上的氧化物半导体膜；
所述氧化物半导体膜上的第二绝缘膜；
所述第二绝缘膜上的第二栅电极；以及
所述氧化物半导体膜及所述第二栅电极上的第三绝缘膜，
其中，所述氧化物半导体膜包括与所述第二栅电极重叠的沟道区域、与所述第三绝缘膜接触的源区域以及与所述第三绝缘膜接触的漏区域，
所述第一栅电极和所述第二栅电极彼此电连接，
在所述晶体管的饱和区域中，所述晶体管的场效应迁移率的最小值与最大值之间的差为15cm2/Vs以下，
所述最小值与所述最大值之间的所述差是当施加到所述第一栅电极及所述第二栅电极的电压在3V至10V的范围内，施加到所述漏区域的电压为20V，并且施加到所述氧化物半导体膜的所述源区域的电压为0V时测量的，
并且所述晶体管的所述场效应迁移率的所述最小值比所述场效应迁移率的所述最大值低30％以下。
11.根据权利要求10所述的半导体装置，其中所述氧化物半导体膜包含In、M及Zn，其中M为Al、Ga、Y或Sn。
12.根据权利要求11所述的半导体装置，
其中In、M及Zn的原子个数比在In:M:Zn＝4:2:3附近，
当In的比例为4时，M的比例为1.5以上且2.5以下，Zn的比例为2以上且4以下，
并且所述附近是指相对于金属元素M的原子的比率的±1的范围。
13.根据权利要求10所述的半导体装置，其中
在第二条件下，所述晶体管的场效应迁移率的最小值与最大值之间的差为15cm2/Vs以下，并且
所述第二条件是：施加到所述第一栅电极及所述第二栅电极的电压在3V至10V的范围内并且施加到所述氧化物半导体膜的所述漏区域的电压为10V。
14.一种显示装置，包括：
权利要求10所述的半导体装置；以及
显示元件。
15.一种显示模块，包括：
权利要求14所述的显示装置；以及
触摸传感器。
CN201780023312.6A 2016-02-12 2017-02-02 半导体装置以及包括该半导体装置的显示装置 Active CN109121438B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111645114.8A CN114284364A (zh) 2016-02-12 2017-02-02 半导体装置以及包括该半导体装置的显示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-024579 2016-02-12
JP2016024579 2016-02-12
JP2016125375 2016-06-24
JP2016-125375 2016-06-24
PCT/IB2017/050554 WO2017137869A1 (en) 2016-02-12 2017-02-02 Semiconductor device and display device including the semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111645114.8A Division CN114284364A (zh) 2016-02-12 2017-02-02 半导体装置以及包括该半导体装置的显示装置

Publications (2)

Publication Number Publication Date
CN109121438A CN109121438A (zh) 2019-01-01
CN109121438B true CN109121438B (zh) 2022-02-18

Family

ID=59561764

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780023312.6A Active CN109121438B (zh) 2016-02-12 2017-02-02 半导体装置以及包括该半导体装置的显示装置
CN202111645114.8A Pending CN114284364A (zh) 2016-02-12 2017-02-02 半导体装置以及包括该半导体装置的显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111645114.8A Pending CN114284364A (zh) 2016-02-12 2017-02-02 半导体装置以及包括该半导体装置的显示装置

Country Status (5)

Country Link
US (1) US10115742B2 (zh)
JP (4) JP6964990B2 (zh)
KR (3) KR20250054131A (zh)
CN (2) CN109121438B (zh)
WO (1) WO2017137869A1 (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20250054131A (ko) * 2016-02-12 2025-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
CN120111944A (zh) 2016-03-22 2025-06-06 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR102660829B1 (ko) * 2016-10-20 2024-04-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2018100465A1 (ja) * 2016-12-02 2018-06-07 株式会社半導体エネルギー研究所 半導体装置
CN108462843A (zh) * 2017-02-22 2018-08-28 松下知识产权经营株式会社 摄像装置及摄像模块
CN107293493A (zh) * 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
CN110275333B (zh) * 2018-03-14 2022-11-25 群创光电股份有限公司 显示设备以及其制造方法
WO2020089726A1 (ja) * 2018-11-02 2020-05-07 株式会社半導体エネルギー研究所 半導体装置
CN110109293A (zh) * 2019-04-04 2019-08-09 深圳市华星光电技术有限公司 液晶无机配向薄膜的制造方法
CN110967768B (zh) * 2019-12-17 2022-03-22 东北师范大学 一种可探测全范围材质物体的柔性可贴合复合式接近传感器及其应用
US20230187485A1 (en) * 2021-12-09 2023-06-15 AUO Corporation Semiconductor device and manufacturing method thereof
JPWO2023189003A1 (zh) 2022-03-30 2023-10-05
JP2023149085A (ja) 2022-03-30 2023-10-13 株式会社ジャパンディスプレイ 半導体装置の製造方法
JPWO2023189002A1 (zh) 2022-03-30 2023-10-05
DE112023000783T5 (de) 2022-03-30 2025-01-23 Idemitsu Kosan Co., Ltd. Oxidhalbleiterfilm, dünnschichttransistor und elektronische vorrichtung
JP2023149086A (ja) 2022-03-30 2023-10-13 株式会社ジャパンディスプレイ 半導体装置の製造方法
KR20240167926A (ko) 2022-05-19 2024-11-28 가부시키가이샤 재팬 디스프레이 반도체 장치의 제조 방법
CN119137750A (zh) 2022-05-26 2024-12-13 株式会社日本显示器 半导体装置
CN119422456A (zh) * 2022-06-10 2025-02-11 株式会社日本显示器 薄膜晶体管及电子设备
JP2024008440A (ja) 2022-07-08 2024-01-19 株式会社ジャパンディスプレイ 半導体装置
JP2024011504A (ja) 2022-07-14 2024-01-25 株式会社ジャパンディスプレイ 半導体装置
WO2024029429A1 (ja) 2022-08-01 2024-02-08 株式会社ジャパンディスプレイ 積層構造体及び薄膜トランジスタ
CN119605327A (zh) 2022-08-01 2025-03-11 株式会社日本显示器 氧化物半导体膜、薄膜晶体管及电子设备
WO2024029437A1 (ja) 2022-08-01 2024-02-08 株式会社ジャパンディスプレイ 薄膜トランジスタおよび電子機器
JP2024039361A (ja) 2022-09-09 2024-03-22 株式会社ジャパンディスプレイ 半導体装置
JP2024040960A (ja) 2022-09-13 2024-03-26 株式会社ジャパンディスプレイ 半導体装置
JP2024048269A (ja) 2022-09-27 2024-04-08 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2024051551A (ja) 2022-09-30 2024-04-11 株式会社ジャパンディスプレイ 半導体装置
JP2024053987A (ja) 2022-10-04 2024-04-16 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
JP2024077307A (ja) 2022-11-28 2024-06-07 株式会社ジャパンディスプレイ 半導体装置
JP2024121394A (ja) 2023-02-27 2024-09-06 株式会社ジャパンディスプレイ 半導体装置
JP2024139916A (ja) 2023-03-28 2024-10-10 株式会社ジャパンディスプレイ 半導体装置、表示装置、及び半導体装置の製造方法
JP2024139917A (ja) 2023-03-28 2024-10-10 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2024145782A (ja) 2023-03-31 2024-10-15 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
JP2024145744A (ja) 2023-03-31 2024-10-15 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の作製方法
JP2024163719A (ja) 2023-05-12 2024-11-22 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
JP2024163588A (ja) 2023-05-12 2024-11-22 株式会社ジャパンディスプレイ 半導体装置
CN116581131B (zh) 2023-07-10 2024-01-30 惠科股份有限公司 阵列基板及其制备方法、显示面板
JP2025012144A (ja) 2023-07-12 2025-01-24 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2025058604A (ja) 2023-09-28 2025-04-09 株式会社ジャパンディスプレイ 放射線検出装置
JP2025058431A (ja) 2023-09-28 2025-04-09 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
JP2025059541A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2025059551A (ja) * 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置
JP2025059911A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置
JP2025059891A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置
JP2025059540A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2025059883A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 表示装置
JP2025059955A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
JP2025060044A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置
JP2025059912A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714546A (zh) * 2008-10-03 2010-05-26 株式会社半导体能源研究所 显示装置及其制造方法
CN102893368A (zh) * 2010-09-13 2013-01-23 松下电器产业株式会社 用于制造金属氧化物半导体的方法
CN103155196A (zh) * 2010-08-18 2013-06-12 剑桥显示技术有限公司 低接触电阻的有机薄膜晶体管

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP5046452B2 (ja) * 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20170021903A (ko) * 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101707159B1 (ko) * 2009-11-06 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5743407B2 (ja) 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
US8383434B2 (en) * 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
TW201208401A (en) * 2010-08-04 2012-02-16 Cotron Corp Speaker and electronic device
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5995504B2 (ja) * 2012-04-26 2016-09-21 富士フイルム株式会社 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
JP6377317B2 (ja) * 2012-05-30 2018-08-22 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105779940A (zh) 2012-11-08 2016-07-20 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
JP2014229666A (ja) * 2013-05-20 2014-12-08 出光興産株式会社 薄膜トランジスタ
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
CN105659369B (zh) * 2013-10-22 2019-10-22 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
KR102472875B1 (ko) * 2013-12-26 2022-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9443876B2 (en) * 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
CN118588742A (zh) 2014-02-21 2024-09-03 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
JP6509596B2 (ja) * 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
KR102373263B1 (ko) * 2014-05-30 2022-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
TWI646658B (zh) 2014-05-30 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US9461179B2 (en) 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
US20160155759A1 (en) 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR20170101233A (ko) * 2014-12-26 2017-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃의 제작 방법
US9647132B2 (en) 2015-01-30 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
WO2017098369A1 (en) 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and display device
KR20250054131A (ko) * 2016-02-12 2025-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
US9905579B2 (en) * 2016-03-18 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102296809B1 (ko) * 2016-06-03 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 전계 효과 트랜지스터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714546A (zh) * 2008-10-03 2010-05-26 株式会社半导体能源研究所 显示装置及其制造方法
CN103155196A (zh) * 2010-08-18 2013-06-12 剑桥显示技术有限公司 低接触电阻的有机薄膜晶体管
CN102893368A (zh) * 2010-09-13 2013-01-23 松下电器产业株式会社 用于制造金属氧化物半导体的方法

Also Published As

Publication number Publication date
JP6964990B2 (ja) 2021-11-10
KR20230168285A (ko) 2023-12-13
JP2022020682A (ja) 2022-02-01
KR20250054131A (ko) 2025-04-22
CN109121438A (zh) 2019-01-01
JP2023169187A (ja) 2023-11-29
KR102655935B1 (ko) 2024-04-11
US10115742B2 (en) 2018-10-30
WO2017137869A1 (en) 2017-08-17
JP7600332B2 (ja) 2024-12-16
JP2025029133A (ja) 2025-03-05
US20170236844A1 (en) 2017-08-17
CN114284364A (zh) 2022-04-05
KR102796428B1 (ko) 2025-04-16
KR20180124040A (ko) 2018-11-20
JP7341204B2 (ja) 2023-09-08
JP2018006730A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
CN109121438B (zh) 半导体装置以及包括该半导体装置的显示装置
US12087825B2 (en) Metal oxide film and semiconductor device
JP7607073B2 (ja) トランジスタ
JP6970511B2 (ja) トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant