[go: up one dir, main page]

CN109065520A - 一种芯片封装结构、芯片功能模组及电子设备 - Google Patents

一种芯片封装结构、芯片功能模组及电子设备 Download PDF

Info

Publication number
CN109065520A
CN109065520A CN201810673941.XA CN201810673941A CN109065520A CN 109065520 A CN109065520 A CN 109065520A CN 201810673941 A CN201810673941 A CN 201810673941A CN 109065520 A CN109065520 A CN 109065520A
Authority
CN
China
Prior art keywords
lead
chip
pad
packaging structure
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810673941.XA
Other languages
English (en)
Inventor
林峰
李�杰
吴佳华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liuzhou Zibo Technology Co.,Ltd.
Original Assignee
Shenzhen Xinwei Biological Identification Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xinwei Biological Identification Technology Co Ltd filed Critical Shenzhen Xinwei Biological Identification Technology Co Ltd
Priority to CN201810673941.XA priority Critical patent/CN109065520A/zh
Publication of CN109065520A publication Critical patent/CN109065520A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请适用于光学和电子技术领域，提供了一种芯片封装结构，包括引线框架、集成电路裸片、导线及封装体。所述引线框架包括位于中间位置的焊盘及围绕所述焊盘分布的引线。所述引线框架定义出平行相对的第一表面及第二表面。所述集成电路裸片设置在第一表面上并通过导线与引线连接。所述焊盘的第二表面边缘上形成有限位结构。所述限位结构包括沿边缘按预设间隔开设的多个卡槽及在每个卡槽两侧形成的凸缘。所述卡槽在封装后由封装体填满。所述凸缘处通过导电性粘合剂对外连接。所述封装体用于密封所述引线框架、集成电路裸片及导线。本申请还提供一种包括该芯片封装结构的芯片功能模组及电子设备。

Description

一种芯片封装结构、芯片功能模组及电子设备
技术领域
本申请属于半导体封装技术领域，尤其涉及一种芯片封装结构、芯片功能模组及电子设备。
背景技术
随着电子产品，比如：手机、笔记本电脑等，持续地普及且不断往小型化和轻薄化方向发展，具有高密度、高性能、低成本等特点的四边扁平无引脚(QuadFlat Non-leadPackage,QFN)封装技术得到快速地发展。
传统QFN封装结构通常在用于设置裸片的焊盘底面通过导电性粘合剂进行外部连接，然而在贴装过程中导电性粘合剂的应力作用于焊盘会使得整个封装结构的位置发生偏移，从而使得排列紧密的信号引脚之间发生串接而导致短路。
发明内容
本申请所要解决的技术问题在于提供一种芯片封装结构，可以防止芯片封装结构在贴装过程中发生偏移。本申请还提供一种使用该芯片封装结构的芯片功能模组及电子设备。
本申请实施方式提供了一种芯片封装结构，其包括引线框架、集成电路裸片、导线及封装体。所述引线框架包括位于中间位置的焊盘及围绕所述焊盘分布的引线。所述引线框架定义出平行相对的第一表面及第二表面。所述集成电路裸片设置在第一表面上并通过导线与引线连接。所述焊盘的第二表面边缘上形成有限位结构。所述限位结构包括沿边缘按预设间隔开设的多个卡槽及在每个卡槽两侧形成的凸缘。所述卡槽在封装后由封装体填满。所述凸缘处通过导电性粘合剂对外连接。所述封装体用于密封所述引线框架、集成电路裸片及导线。
本申请实施方式提供的芯片封装结构在焊盘与外部连接的第二表面上设置的限位结构形成封装体材质与焊盘材质交替间隔排列的界面区域。进行SMT时，因焊盘材质区域两侧的封装体材料区域与导电性粘合剂的附着性较差，导电性粘合剂会被限制在焊盘材质区域内从而防止芯片封装结构偏移。
在某些实施方式中，所述限位结构成对设置在焊盘相互对称的一对边缘上且在所述对称的边缘上所设的卡槽和凸缘的数量及位置一一对应。
在某些实施方式中，所述限位结构分别设置在焊盘相互平行的两侧边缘上。每一侧边缘上的限位结构包括相互间隔排列的三个凸缘与三个卡槽。
在某些实施方式中，每一条所述引线包括引线基体及引脚。所述引线基体在封装完成后会被封装体包覆。所述引脚由引线基体第二表面上的部分区域沿引线基体厚度方向延伸而出。所述引脚在封装后裸露在外以实现对外连接。
在某些实施方式中，所述引线基体包括相对设置的固定端和连接端。所述固定端用于固定引线基体的位置。所述连接端用于与被封装的集成电路裸片进行连接。所述引脚设置在引线基体的连接端或者固定端与连接端之间的任意位置。
在某些实施方式中，所述引线包括对应焊盘同一条侧边进行设置的第一引线及对应焊盘其他侧边设置的第二引线。所述第一引线上的引脚设置在第一引线的固定端与连接端之间。多条第一引线上的引脚共同构成以与该第一引线对应的焊盘侧边为弦的圆弧图案。所述第二引线的引脚设置在第二引线的连接端。
在某些实施方式中，所述引脚沿特定方向的延展长度显著大于其沿其他方向延展的长度，定义该延展长度最长的特定方向为引脚的长度方向。一部分引脚的长度方向与其他引脚的长度方向相交。
在某些实施方式中，该一部分引脚的长度方向垂直于其他引脚的长度方向。
在某些实施方式中，所述引线包括对应焊盘同一条侧边进行设置用于传输集成电路裸片信号的第一引线及对应焊盘其他侧边设置的第二引线。所述集成电路裸片包括多个信号传输端。所述信号传输端集中设置在靠近集成电路裸片同一端部的区域内。所述集成电路裸片设有信号传输端的一端朝向所述第一引线设置。
在某些实施方式中，所述焊盘大致呈矩形。所述第一引线对应焊盘的同一条直角边设置。所述第二引线对应焊盘的其他三条直角边设置。
在某些实施方式中，所述集成电路裸片为生物识别裸片。
本申请还提供了一种芯片功能模组，其包括电路板及上述任意一实施方式的芯片封装结构。所述电路板用于安装所述芯片封装结构并配合所述芯片封装结构实现特定的功能。
在某些实施方式中，所述电路板包括与芯片封装结构的引线对应连接的引线连接点及与芯片封装结构的焊盘进行连接的焊盘连接点。所述引线连接点的图案与所述引线对外连接的引脚图案保持一致。所述焊盘连接点设置成对称的图案。
在某些实施方式中，所述芯片封装结构为生物识别芯片。所述芯片功能模组为用于感测使用者生物信息进行身份识别的生物识别模组。
本申请还提供了一种电子设备，包括上述任意一实施方式的芯片功能模组。
在某些实施方式中，所述芯片功能模组为用于感测使用者生物信息进行身份识别的生物识别模组。所述电子设备用于根据该生物识别模组的识别结果来对应是否执行相应的功能。
本申请实施方式的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请实施方式的实践了解到。
附图说明
图1是本申请第一实施方式提供的芯片封装结构的俯视图。
图2是本申请第一实施方式提供的芯片封装结构的仰视图。
图3是本申请第一实施方式提供的芯片封装结构沿III-III线的剖视图。
图4是本申请第二实施方式提供的芯片封装结构的仰视图。
图5是本申请第二实施方式提供的芯片封装结构沿V-V线的剖视图。
图6是本申请第三实施方式提供的芯片封装结构的仰视图。
图7是本申请第三实施方式提供的芯片封装结构沿VI-VI线的剖视图。
图8是本申请第四实施方式提供的芯片功能模组的结构示意图。
图9是本申请第五实施方式提供的电子设备的结构示意图。
图10是本申请第六实施方式提供的芯片封装结构阵列板的结构示意图。
图11是图10中第XI-XI部分的局部放大图。
具体实施方式
下面详细描述本申请的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或排列顺序。由此，限定有“第一”、“第二”的技术特征可以明示或者隐含地包括一个或者更多个所述技术特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定或限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体化连接；可以是机械连接，也可以是电连接或相互通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件之间的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下文的公开提供了许多不同的实施方式或示例用来实现本申请的不同结构。为了简化本申请的公开，下文仅对特定例子的部件和设定进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复使用参考数字和/或参考字母，这种重复使用是为了简化和清楚地表述本申请，其本身不指示所讨论的各种实施方式和/或设定之间的特定关系。此外，本申请在下文描述中所提供的各种特定的工艺和材料仅为实现本申请技术方案的示例，但是本领域普通技术人员应该意识到本申请的技术方案也可以通过下文未描述的其他工艺和/或其他材料来实现。
进一步地，所描述的特征、结构可以以任何合适的方式结合在一个或更多实施方式中。在下文的描述中，提供许多具体细节以便能够充分理解本申请的实施方式。然而，本领域技术人员应意识到，即使没有所述特定细节中的一个或更多，或者采用其它的结构、组元等，也可以实践本申请的技术方案。在其它情况下，不详细示出或描述公知结构或者操作以避免模糊本申请之重点。
如图1、图2和图3所示，本申请第一实施方式提供了一种芯片封装结构1，用于对一集成电路裸片16进行封装。所述集成电路裸片16用于感测一目标物体的生物特征信息以进行识别，该生物特征信息包括但不限于指纹、手掌纹、耳纹、脚掌纹等皮肤纹路信息，以及心率、静脉、血氧浓度、虹膜、声纹等其他生物特征信息。所述目标物体可以是人体，也可以是其他类型的生物体。
所述芯片封装结构1包括引线框架10、封装体12、粘合层14、集成电路裸片16以及导线18。所述引线框架10包括位于中间的焊盘102以及围绕所述焊盘102分布的第一引线104和第二引线106。所述第一引线104用于传输信号。所述第二引线106可以空置也可用于接地以提供静电防护。所述焊盘102为对称结构。所述第一引线104对应焊盘102的同一条侧边进行设置。所述第二引线106对应焊盘102的其他侧边进行设置。
所述第一引线104的数量可以根据所要封装的集成电路裸片16的信号传输端160的数量对应设置。所述第二引线106对应所述焊盘102除了与第一引线104相对的侧边以外的其他一个或多个侧边进行设置。与所述焊盘102其中一条侧边对应的第二引线106的数量可以根据所要封装的集成电路裸片16的设计需求设置为一个或多个。
在本实施方式中，所述信号传输端160集中设置在靠近集成电路裸片16的同一端部的区域内。可以理解的是，上述区域可以包括所述集成电路裸片16该端部所在的侧边以及该侧边相对两端所连接的相邻两侧边较靠近该端部的一小段所围成的范围。因此所述集成电路裸片16的信号传输端160可以非常方便地通过导线18与对应焊盘102同一侧边设置的第一引线104连接。
可以理解的是，在其他实施方式中，对于信号传输端160设置在不同侧的集成电路裸片16也可优先通过与设置在焊盘102同一侧的第一引线104进行信号传输，各别离第一引线104较远的信号传输端160可以通过设置在附近的第二引线106进行信号传输。
所述引线框架10定义出平行相对的第一表面101及第二表面103。所述第一表面101用于设置集成电路裸片16。所述第二表面103用于对外连接以传输信号。每一条所述第一引线104和第二引线106都包括引线基体105及引脚107。所述引线基体105在封装完成后会被封装体12包覆。所述引脚107由引线基体105第二表面103上的部分区域沿引线基体105厚度方向延伸而出。所述引脚107在封装完成后会裸露在外以实现整个芯片封装结构1的对外连接。
所述引线基体105呈细长条状，包括相对设置的固定端1050和连接端1052。所述固定端1050用于固定引线基体105的位置。所述连接端1052用于与被封装的集成电路裸片16进行连接。所述引脚107设置在引线基体105的连接端1052或者固定端1050与连接端1052之间的任意位置，可以根据整个芯片封装结构1在封装完成后需要裸露的引脚107图案来进行调整。
在本实施方式中，所述第一引线104上的引脚107设置在第一引线104的固定端1050与连接端1052之间，多条第一引线104上的引脚107共同构成以与该第一引线104对应的焊盘102侧边为弦的圆弧图案。所述第二引线106的引脚107设置在第二引线106的连接端1052。
所述引脚107沿特定方向的延展长度显著大于其沿其他方向延展的长度，定义该最长的特定方向为引脚107的长度方向。部分引脚107的长度方向与其他引脚107的长度方向相交，即并非全部引脚107的长度方向都朝向同一个方向。优选地，一部分引脚107的长度方向垂直于其他引脚107的长度方向。因为引脚107在通过导电性粘合剂，比如：锡焊膏、导电银胶等，进行贴装时沿其自身长度方向受到的应力最大，所以长度方向朝向不同的引脚107在贴装时所受应力会相互抵消而防止所述芯片封装结构1发生移位。
在本实施方式中，所述焊盘102大致呈矩形。所述第一引线104和集成电路裸片16的信号传输端160对应焊盘102的同一条直角边设置。所述第二引线106对应焊盘102的其他三条直角边设置。所述第一引线104上引脚107的长度方向以及与位于第一引线104左右两侧的焊盘102直角边相对应的第二引线106上引脚107的长度方向均沿着第一方向。与第一引线104相对的焊盘102直角边所对应的第二引线106上引脚107的长度方向沿着第二方向。所述第一方向垂直于第二方向。
所述焊盘102的第二表面103在边缘上形成有限位结构1020，用于防止芯片封装结构1在SMT过程中发生位置的偏移。所述限位结构1020包括沿边缘按预设间隔开设的多个卡槽1022及在每个卡槽1022两侧形成的凸缘1024。为了确保封装后芯片封装结构1整体的受力均匀，所述限位结构1020应成对设置在焊盘102相互对称的边缘上且在所述对称的边缘上所设的卡槽1022和凸缘1024的数量及位置需一一对应。在本实施方式中，所述限位结构1020分别设置在焊盘102与两侧对称的第二引线106相对应的侧边上，每一侧边缘上的限位结构1020包括相互间隔排列的三个凸缘1024与三个卡槽1022。
所述卡槽1022对应的位置被蚀刻掉，进行封装时所述封装体12会填满卡槽1022直至与焊盘102的第二表面103平齐。当封装完成后在芯片封装结构1与电路板连接的表面上所述限位结构1020会形成封装体12与凸缘1024所在的焊盘102材质交替间隔排列的界面区域。进行SMT时，在所述凸缘1024所处的区域内通过导电性粘合剂对外连接，因凸缘1024所在区域两侧的封装体12材料区域与导电性粘合剂的附着性较差，导电性粘合剂会被限制在凸缘1024所在的焊盘102材质区域内从而防止芯片封装结构1在贴装时因导电性粘合剂流动而导致偏移。
所述集成电路裸片16通过粘合层14设置在焊盘102的第一表面101上，并使得集成电路裸片16设有信号传输端160的一侧朝向第一引线104设置。所述导线18通过打线的方式对应连接所述集成电路裸片16的信号传输端160与第一引线104的连接端1052。所述集成电路裸片16的信号通过导线18传输至第一引线104，再通过第一引线104第二表面103上对应的引脚107对外传输。在本实施方式中，所述集成电路裸片16为指纹识别裸片，对应地，所述芯片封装结构1为指纹识别芯片。
所述封装体12用于密封所述引线框架10、集成电路裸片16及导线18，以支撑和保护整个芯片封装结构1。所述封装体12的材料可以为，但不限于，聚酰亚胺(Polyimide,PI)、环氧树脂模塑料(Epoxy Molding Compound,EMC)、有机硅等。
如图4和图5所示，本申请第二实施方式提供了一种芯片封装结构2，其与第一实施方式中的芯片封装结构1基本相同，其区别在于第二实施方式中所述焊盘202的结构不同于第一实施方式中的焊盘102结构。
所述焊盘202的第二表面203边缘处没有设置所述限位结构1020。所述第二表面203为平整表面。所述焊盘202的厚度大致等于所述引线基体205和引脚207的厚度之和以使得完成封装后所述焊盘202的第二表面203与第一引线204和第二引线206的引脚207端面保持平齐，共同作为芯片封装结构2实现外部连接的连接面。
如图6和图7所示，本申请第三实施方式提供了一种芯片封装结构3，与第一实施方式中的芯片封装结构1基本相同，其区别在于第三实施方式中用于传输信号的引线304可对应焊盘302的不同侧边进行设置。设置在焊盘302上的集成电路裸片36根据自身信号传输端360的分布选择就近的引线304进行打线连接。
在本实施方式中，所述引线以焊盘302为中心对称分布，对应焊盘302每条侧边上的引线304的形状和个数相同。
请一并参阅图2和图8，本申请第四实施方式提供了一种芯片功能模组4，所述芯片功能模组4包括电路板40及所述第一实施方式、第二实施方式或第三实施方式中的芯片封装结构1。所述电路板40用于安装所述芯片封装结构1并配合所述芯片封装结构1实现特定的功能。可以理解的是，为了配合所述芯片封装结构1实现功能，所述电路板40上除了走线以外还可以设置一个或多个其他电子元器件。
所述电路板40包括与芯片封装结构1的引线对应连接的引线连接点402及与芯片封装结构的焊盘102进行连接的焊盘连接点404。所述引线连接点402的图案与芯片封装结构1的引脚107图案一致。所述焊盘连接点404包括与所述限位结构1020中凸缘1024位置对应的限位连接点406及与焊盘102的中间区域对应设置的固定连接点408。所述固定连接点408优先设置成对称的图案以使得芯片封装结构1所受到的应力可相互平衡。
在本实施方式中，所述固定连接点408的图案为对称分布的六个点。所述芯片封装结构1通过在上述引线连接点402和固定连接点408处点导电性粘合剂再进行SMT的方式设置在所述电路板40上。
在本实施方式中，所述电路板40为软性印刷电路板，所述芯片封装结构1为指纹识别芯片，对应地，所述芯片功能模组4为可感测使用者指纹的指纹识别模组。
可以理解的是，对应于第二实施方式中没有在第二表面203上设置限位结构1020的焊盘102，所述焊盘连接点404仅包括设置在第二表面203中间区域的固定连接点408。
如图9所示，本申请第五实施方式提供一种电子设备5，例如手机、笔记本电脑、平板电脑、触控交互屏等。所述电子设备5包括至少一个上述第一实施方式、第二实施方式或第三实施方式中的芯片封装结构1或者第四实施方式中的芯片功能模组4。在本实施方式中，所述芯片封装结构1为指纹识别芯片，或者所述芯片功能模组4为指纹识别模组。
如图10和图11所示，本申请第六实施方式提供一种芯片封装结构阵列板6，其包括支撑框架60及固定在所述支撑框架60上呈矩阵阵列式排布的多个第一实施方式或第二实施方式中的芯片封装结构1。排布在同一排或同一列的芯片封装结构1的第一引线104都固定至支撑框架60的同一条边缘上。所述支撑框架60上分别在所述同一排或同一列芯片封装结构1的两端对应与所述第一引线104固定连接的支撑框架60的同一条边缘所在的位置做出标记68。
所述支撑框架60包括主框架62及形成在主框架62上的多组纵横交错的支撑框条64。所述主框架62上定义出至少一个封装区63。所述支撑框条64的两端分别连接至封装区63的内边缘以在封装区63内定义出多个呈矩阵阵列式排布的用于封装所述芯片封装结构1的封装单元65。
在本实施方式中，所述支撑框条64垂直相交以定义出矩形封装单元65。可以理解的是，在另一实施方式中所述相互交错的支撑框条64也可以定义出其他不同形状的封装单元65。每一个芯片封装结构阵列板6上所形成的封装区63的数量及尺寸大小可根据主框架62的支撑强度和封装模具的规格进行调整。
所述每一个芯片封装结构1的引线框架10固定在对应封装单元65的内侧边缘上。其中，所述焊盘102通过多个固定条66与所在封装单元65的内侧边缘连接并保持在所在封装单元65内部大致中间的位置。所述第一引线104和第二引线106的固定端1050分别与所在封装单元65对应的内侧边缘连接。所述第一引线104和第二引线106的连接端1052分别指向位于封装单元65中间的焊盘102。
位于同一排或同一列的封装单元65内的第一引线104的固定端1050分别与构成所在封装单元65的同一条支撑框条64的内侧边缘或主框架62内侧边缘连接。所述主框架62分别在同一排或同一列封装单元65的两端对应与所述第一引线104的固定端1050连接的支撑框条64内侧边缘或主框架62内侧边缘所在的位置做出标记68。对于信号全部通过第一引线104进行传输的芯片，在对封装后的芯片封装结构阵列板6进行整板测试时只需要沿着同一排或同一列封装单元65两端的对应标记68切割一次便可以把一整排或列上全部芯片封装结构1的第一引线104与支撑框架60的连接分离，从而通过测试设备对一整块芯片封装结构阵列板6上的每一排或列的每一颗芯片封装结构1进行信号测试。
与现有芯片封装结构在四周都设有传输信号的引线304而需要切割多次把整块芯片封装结构阵列板6切成多颗芯片封装结构1才能进行测试的情况相比，本申请的芯片封装结构阵列板6只需要对每一排或列的芯片封装结构1切割一次便可以对一整块芯片封装结构阵列板6上的每一排或列的每一颗芯片封装结构1进行信号测试，提高了生产效率并且节省了生产成本。
在本说明书的描述中，参考术语“一个实施方式”、“某些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
以上所述仅为本申请的较佳实施方式而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (16)

1.一种芯片封装结构，其包括：引线框架、集成电路裸片、导线及封装体，所述引线框架包括位于中间位置的焊盘及围绕所述焊盘分布的引线，所述引线框架定义出平行相对的第一表面及第二表面，所述集成电路裸片设置在第一表面上并通过导线与引线连接，所述焊盘的第二表面边缘上形成有限位结构，所述限位结构包括沿边缘按预设间隔开设的多个卡槽及在每个卡槽两侧形成的凸缘，所述卡槽在封装后由封装体填满，所述凸缘处通过导电性粘合剂对外连接，所述封装体用于密封所述引线框架、集成电路裸片及导线。
2.如权利要求1所述的芯片封装结构，其特征在于，所述限位结构成对设置在焊盘相互对称的一对边缘上且在所述对称的边缘上所设的卡槽和凸缘的数量及位置一一对应。
3.如权利要求1所述的芯片封装结构，其特征在于，所述限位结构分别设置在焊盘相互平行的两侧边缘上，每一侧边缘上的限位结构包括相互间隔排列的三个凸缘与三个卡槽。
4.如权利要求1所述的芯片封装结构，其特征在于，每一条所述引线包括引线基体及引脚，所述引线基体在封装完成后会被封装体包覆，所述引脚由引线基体第二表面上的部分区域沿引线基体厚度方向延伸而出，所述引脚在封装后裸露在外以实现对外连接。
5.如权利要求4所述的芯片封装结构，其特征在于，所述引线基体包括相对设置的固定端和连接端，所述固定端用于固定引线基体的位置，所述连接端用于与被封装的集成电路裸片进行连接，所述引脚设置在引线基体的连接端或者固定端与连接端之间的任意位置。
6.如权利要求5所述的芯片封装结构，其特征在于，所述引线包括对应焊盘同一条侧边进行设置的第一引线及对应焊盘其他侧边设置的第二引线，所述第一引线上的引脚设置在第一引线的固定端与连接端之间，多条第一引线上的引脚共同构成以与该第一引线对应的焊盘侧边为弦的圆弧图案，所述第二引线的引脚设置在第二引线的连接端。
7.如权利要求4所述的芯片封装结构，其特征在于，所述引脚沿特定方向的延展长度显著大于其沿其他方向延展的长度，定义该延展长度最长的特定方向为引脚的长度方向，一部分引脚的长度方向与其他引脚的长度方向相交。
8.如权利要求7所述的芯片封装结构，其特征在于，该一部分引脚的长度方向垂直于其他引脚的长度方向。
9.如权利要求1所述的芯片封装结构，其特征在于，所述引线包括对应焊盘同一条侧边进行设置用于传输集成电路裸片信号的第一引线及对应焊盘其他侧边设置的第二引线，所述集成电路裸片包括多个信号传输端，所述信号传输端集中设置在靠近集成电路裸片同一端部的区域内，所述集成电路裸片设有信号传输端的一端朝向所述第一引线设置。
10.如权利要求9所述的芯片封装结构，其特征在于，所述焊盘大致呈矩形，所述第一引线对应焊盘的同一条直角边设置，所述第二引线对应焊盘的其他三条直角边设置。
11.如权利要求1所述的芯片封装结构，其特征在于，所述集成电路裸片为生物识别裸片。
12.一种芯片功能模组，其包括电路板及权利要求1-11中任一项所述的芯片封装结构，所述电路板用于安装所述芯片封装结构并配合所述芯片封装结构实现特定的功能。
13.如权利要求12所述的芯片功能模组，其特征在于，所述电路板包括与芯片封装结构的引线对应连接的引线连接点及与芯片封装结构的焊盘进行连接的焊盘连接点，所述引线连接点的图案与所述引线对外连接的引脚图案保持一致，所述焊盘连接点设置成对称的图案。
14.如权利要求12所述的芯片功能模组，其特征在于，所述芯片封装结构为生物识别芯片，所述芯片功能模组为用于感测使用者生物信息进行身份识别的生物识别模组。
15.一种电子设备，包括权利要求12-14中任意一项所述的芯片功能模组。
16.如权利要求15所述的电子设备，其特征在于：所述芯片功能模组为用于感测使用者生物信息进行身份识别的生物识别模组，所述电子设备用于根据该生物识别模组的识别结果来对应是否执行相应的功能。
CN201810673941.XA 2018-06-26 2018-06-26 一种芯片封装结构、芯片功能模组及电子设备 Pending CN109065520A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810673941.XA CN109065520A (zh) 2018-06-26 2018-06-26 一种芯片封装结构、芯片功能模组及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810673941.XA CN109065520A (zh) 2018-06-26 2018-06-26 一种芯片封装结构、芯片功能模组及电子设备

Publications (1)

Publication Number Publication Date
CN109065520A true CN109065520A (zh) 2018-12-21

Family

ID=64821151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810673941.XA Pending CN109065520A (zh) 2018-06-26 2018-06-26 一种芯片封装结构、芯片功能模组及电子设备

Country Status (1)

Country Link
CN (1) CN109065520A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265305A (zh) * 2019-05-17 2019-09-20 珠海市万州光电科技有限公司 一种贴片式红外支架及其生产工艺、红外接收头

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001530A1 (en) * 2007-06-18 2009-01-01 Kabushiki Kaisha Toshiba Semiconductor device
CN101471317A (zh) * 2007-12-26 2009-07-01 联发科技股份有限公司 引线框架封装及引线框架
CN101661894A (zh) * 2008-08-28 2010-03-03 三洋电机株式会社 树脂密封型半导体装置及其制造方法、树脂密封型电子装置
US20110140254A1 (en) * 2009-12-15 2011-06-16 Silicon Storage Technology, Inc. Panel Based Lead Frame Packaging Method And Device
CN205194695U (zh) * 2014-10-10 2016-04-27 意法半导体有限公司 器件和集成电路封装体
CN205452273U (zh) * 2015-06-30 2016-08-10 意法半导体公司 半导体封装体和电子装置
CN106711113A (zh) * 2015-11-18 2017-05-24 意法半导体公司 具有集成散热片的半导体封装体
CN208580735U (zh) * 2018-06-26 2019-03-05 深圳信炜生物识别科技有限公司 一种芯片封装结构、芯片功能模组及电子设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001530A1 (en) * 2007-06-18 2009-01-01 Kabushiki Kaisha Toshiba Semiconductor device
CN101471317A (zh) * 2007-12-26 2009-07-01 联发科技股份有限公司 引线框架封装及引线框架
CN101661894A (zh) * 2008-08-28 2010-03-03 三洋电机株式会社 树脂密封型半导体装置及其制造方法、树脂密封型电子装置
US20110140254A1 (en) * 2009-12-15 2011-06-16 Silicon Storage Technology, Inc. Panel Based Lead Frame Packaging Method And Device
CN205194695U (zh) * 2014-10-10 2016-04-27 意法半导体有限公司 器件和集成电路封装体
CN205452273U (zh) * 2015-06-30 2016-08-10 意法半导体公司 半导体封装体和电子装置
CN106711113A (zh) * 2015-11-18 2017-05-24 意法半导体公司 具有集成散热片的半导体封装体
CN208580735U (zh) * 2018-06-26 2019-03-05 深圳信炜生物识别科技有限公司 一种芯片封装结构、芯片功能模组及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265305A (zh) * 2019-05-17 2019-09-20 珠海市万州光电科技有限公司 一种贴片式红外支架及其生产工艺、红外接收头
CN110265305B (zh) * 2019-05-17 2024-04-12 珠海市万州光电科技有限公司 一种贴片式红外支架及其生产工艺、红外接收头

Similar Documents

Publication Publication Date Title
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
CN101893742B (zh) 表面贴装多通道光耦合器
US7737537B2 (en) Electronic device
US6900551B2 (en) Semiconductor device with alternate bonding wire arrangement
CN100547777C (zh) 具有不对称引线框连接的电路小片封装
CN104952826A (zh) 具有引线接合的柔性电子系统
JP4075204B2 (ja) 積層型半導体装置
JP2881733B2 (ja) ボトムリード型半導体パッケージ
US20240321757A1 (en) Semiconductor package structure comprising rigid-flexible substrate and manufacturing method thereof
US20050006735A1 (en) Die package
CN208570590U (zh) 一种芯片封装结构及芯片封装结构阵列板
CN108987369A (zh) 一种芯片封装结构、芯片功能模组及电子设备
CN109065520A (zh) 一种芯片封装结构、芯片功能模组及电子设备
CN208580735U (zh) 一种芯片封装结构、芯片功能模组及电子设备
CN208570589U (zh) 一种芯片封装结构、芯片功能模组及电子设备
CN109003956A (zh) 一种芯片封装结构及芯片封装结构阵列板
US6891275B2 (en) Method for accommodating small minimum die in wire bonded area array packages
TW472372B (en) Memory module with direct chip attach and the manufacturing process thereof
KR100788341B1 (ko) 칩 적층형 반도체 패키지
CN209044625U (zh) 生物传感芯片及电子设备
CN220189641U (zh) 一种芯片封装体和电子装置
JP3973309B2 (ja) 半導体装置
KR100911461B1 (ko) 반도체 패키지
KR100708050B1 (ko) 반도체패키지
CN106898585A (zh) 一种利用多芯片封装技术实现的温度采集模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210310

Address after: 545000 No.108, 2nd floor, building 2, 29 Xinliu Avenue, Liuzhou City, Guangxi Zhuang Autonomous Region

Applicant after: Liuzhou Zibo Technology Co.,Ltd.

Address before: 518055 room 2104, Kim Chi Chi house, 1 Tong Ling Road, Taoyuan street, Shenzhen, Guangdong, Nanshan District

Applicant before: SHENZHEN XINWEISHENGWUSHIBIE TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
AD01 Patent right deemed abandoned

Effective date of abandoning: 20250207

AD01 Patent right deemed abandoned