[go: up one dir, main page]

CN104952826A - 具有引线接合的柔性电子系统 - Google Patents

具有引线接合的柔性电子系统 Download PDF

Info

Publication number
CN104952826A
CN104952826A CN201510089119.5A CN201510089119A CN104952826A CN 104952826 A CN104952826 A CN 104952826A CN 201510089119 A CN201510089119 A CN 201510089119A CN 104952826 A CN104952826 A CN 104952826A
Authority
CN
China
Prior art keywords
rigid circuit
wire
edge
lead
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510089119.5A
Other languages
English (en)
Other versions
CN104952826B (zh
Inventor
A·阿列克索夫
M·科布瑞恩斯基
J·斯旺
R·C·迪埃斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104952826A publication Critical patent/CN104952826A/zh
Application granted granted Critical
Publication of CN104952826B publication Critical patent/CN104952826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本公开涉及具有引线接合的柔性电子系统。本文大致所讨论的是可包括柔性的，引线接合的设备的装置、系统或方法的系统和装置。根据示例，一种装置可包括(1)第一刚性电路，其包括接近第一刚性电路第一边缘的第一多个接合焊盘，(2)第二刚性电路，其包括接近第二刚性电路第一边缘的第二多个接合焊盘，第二刚性电路邻近第一刚性电路，且第二刚性电路的第一边缘面对着第一刚性电路的第一边缘，或(3)第一多个引线接合的引线，第一多个引线接合的引线中的每个引线接合的引线将第一多个接合焊盘中的一个接合焊盘电气和机械连接至第二多个接合焊盘中的一个接合焊盘。

Description

具有引线接合的柔性电子系统
技术领域
示例大致涉及柔性电路架构和方法。更具体而言，示例涉及采用引线接合以创建柔性电路架构。
背景技术
可穿戴电子系统是可弯曲的以帮助电子系统顺应人体曲线。在许多情况下，弯曲必须是可重复的。例如，在手环系统中，手环可顺应人体部分的曲线，手环在被佩戴时变成圆形，而在未被佩戴时可以是近乎或完全平整的。该部分的形状因人而异，因此手环的柔韧性变得重要，从而使单一的手环可符合各种身体部分。
附图说明
在并不一定按比例绘制的附图中，相同的数字可在不同视图中描述相似的元件。具有不同字母后缀的数字可表示相似元件中不同的实例。附图通常以实例的方式而非限制的方式解释本文中不同的实施例。
图1示出了现有技术的柔性电路的框图。
图2A示出了根据一个或多个实施例的一种示例柔性电路侧视图的框图。
图2B示出了根据一个或多个实施例的一种示例柔性电路顶视图的框图。
图3A示出了根据一个或多个实施例的一种示例柔性电路的框图。
图3B示出了根据一个或多个实施例的另一种示例柔性电路的框图。
图4示出了根据一个或多个实施例的一种示例二维系统的框图。
图5示出了根据一个或多个实施例的一种用于制造柔性电路技术的流程图。
图6示出了现有技术的引线接合的框图。
图7示出了根据一个或多个实施例的一种示例引线接合的示例的框图。
图8示出了示例用于将引线引线接合到接合焊盘的系统的示例的框图。
具体实施方式
本公开中的示例大致涉及柔性电路架构和方法。更具体而言，示例涉及采用引线接合以创造柔性电路架构。
本文所讨论的是一种降低成本的方法以得到柔性(如，可弯曲)电(如，电子)系统，如可被用于可穿戴电系统或“物联网(internet-of-things)”。现有柔性电系统的一个问题包括缺少柔性电系统的刚性部分之间可变形的导电互连。现有柔性电系统的另一个问题是制造该系统时过高的成本。为了能更广泛的市场化，应该以和现有制造成本相比降低的成本来制造柔性电系统。
柔性(如，可穿戴)电系统的一个理想特性是在柔性电系统中采用相异(diverse)的电元件阵列的能力。无线电和传感器可以是柔性系统的部分，以允许当前的刚性系统，如智能手机，被以柔性电形式被实现。许多现有电元件是预封装的，或仅可用于特定的封装形式中。
一种用当前可用元件制作可穿戴电系统的方法可受益于允许采用各种形状和尺寸电元件的技术或架构。例如，通信子系统或无线电可包括多个小的独立芯片，如功率放大器、低噪放大器、或数字模拟转换器等等。这些元件中的每个可，例如，被引线接合至基板并被封装以供表面贴装，例如被封装在表面贴装(SMT)封装中。由于许多这类系统、装置或元件被预封装并可以是有成本效益的，允许预封装元件被用于其中的穿戴系统可以是有益的。
图1示出了现有技术的柔性系统100的示例的框图。该系统100包括刚性板102和柔性板104技术的组合。本文所用的“刚性”是指不是可弯曲的，或是指一个具有相比顺应关注曲面的弯曲半径所需的弯曲弧度明显更大的弯曲半径的区域。
柔性板104采用过孔或镀通孔(PTH)与刚性板102相集成(即合并)。该技术的一个问题包括比柔性系统成本目标更高的成本。该柔性系统的另一个问题可包括在柔性板102上以某种弹簧样式“盘绕(winding)”走线，以使走线在柔性板被弯曲时不会断裂。这种走线的布线和镀层相比在非柔性系统中，或相比在柔性板上不包括走线的柔性系统中，更为复杂并消耗更多实际的空间。
与现有技术的柔性电路系统相比，引线接合的引线可以在刚性电路的诸个部分间提供柔性互连，以提供一个可由刚性电路(如，非可弯曲)部分组成的系统(如，可穿戴系统)。刚性电路部分可以是同构的，异构的，或其组合。具有刚性电路部分间引线接合的系统可提供柔韧性和互连密度，这两个参数在可弯曲和某种程度可伸展的系统中通常是彼此矛盾。
该矛盾可被解释如下。在可弯曲系统中，互连通常包括金属，如铜(Cu)，其具有很小或可忽略的弹性区中的伸长率(如，Cu<0.1％)。笔直的Cu互连可经受带有很低形变的塑性屈服(plastic yiedling)，这可导致互连断裂。该问题通常的解决方案是采用蜿蜒走线(即二维弹簧状的或曲折的走线)。然而，这些蜿蜒走线可占用非常大量的空间，从而限制了互连线的频率并降低了走线密度。蜿蜒走线间的距离可取决于走线宽度，并可达到超过一毫米的数值。蜿蜒互连线的另一个缺点可包括发生在连接至刚性电路部分的曲折线处的形变以及应力集中，造成可降低整个系统可靠性的薄弱点。
另一个解决方案包括包括所谓的软硬结合板(rigid-flex)，如图1中所示，其目前是相对昂贵的，并且从制造的角度而言，无疑比采用引线接合连接刚性电路部分更昂贵。
引线接合技术被认为是具有成本效益的，特别是如果采用Cu或铝(Al)线。引线接合可以相比蜿蜒走线而言较低的成本或更高的密度来提供部分(如，刚性电路)至部分的互连。另外，任何封装技术(如，刚性部分)可一起被互连以形成可弯曲或柔性系统，只要封装技术包括引线可被引线接合上去的焊盘。
引线接合电路系统的一个特点是，异构元件可采用引线接合被连接。该能力可提供至少两个优势。一个是，不同元件，如处理器(如，中央处理器(CPU))、存储器、无线电、微机电系统(MEMS)、无线、图形、芯片组、或模拟元件通常采用不同的技术进行组装(如，引线接合、表面贴装、或BGA等等)。通过调整封装设计(如有必要)，使得至少直接相邻的诸个刚性电路的相对向侧包括引线接合焊盘，可建立柔性系统而无需统一的封装技术。另一个优势是现有的现成(off-the-shelf)元件，或刚性电路部分可被使用，以降低成本并减少进入市场的时间。引线接合的引线可以足够长，以使可弯曲性成为可能。在引线接合过程中，引线可被引导以允许用于多次弯曲的额外长度或有限弹簧特性。多次弯曲是相对具有需要只被弯曲一次的引线的系统而言的。单次弯曲可在手环系统中实现，其中电子器件如其在弯曲情况下被贴装时被弯曲，且不会再被弯曲。
图2A示出了根据一个或多个实施例的一种可包括引线接合的引线202的示例系统侧视图的框图。图2B示出了图2A中示例系统200顶视图的框图。
系统200可包括采用一个或多个引线202(如，通过引线接合)进行电气连接的多个刚性电路(如，元件204、晶片级封装(WLP)206、或引脚接出板208)。刚性电路可包括不同形状和尺寸的各种元件。例如，刚性电路可包括一个或多个元件204，如可包括倒装芯片封装，表面贴装封装，球栅阵列(BGA)封装，PTH部分或封装(如，双列直插封装(DIP)或引脚格栅阵列(PGA)部分或封装)，无引线(leadless)芯片部分或封装，薄型小外形封装(TSOP)部分或封装，栅格阵列(LGA)部分或封装，印刷电路板(PCB)或其组合等。刚性电路可包括晶片级封装206，如可包括内嵌或集成在模料(mold)218中的一个或多个管芯或元件。模料218中的元件可在晶片级封装206制造期间进行电气耦接。晶片级封装206包括集成的引脚接出层220，其包括多个互连(如，引线接合焊盘，SMT接合焊盘，倒装芯片接合焊盘，BGA接合焊盘，公型或母型连接特征等)，以提供至模料218中一个或多个管芯或元件的电气通路。元件204可被电气耦接(如，通过配对的公型或母型连接特征焊接或连接)至在引脚接出层220中提供的互连。
引线202可以是绝缘的，如通过在引线周围包裹介电材料或其他绝缘体，如塑料、聚合物或电介质(如，二氧化硅或氮化硅)等。引线可用绝缘或介电材料进行喷涂，如在引线接合该引线之前或之后。该材料可以在喷涂后被干燥或固化。
引线202可被包覆在绝缘材料214中。绝缘材料214可包括弹性体材料，如聚二甲基硅氧烷(PDMS)或合成橡胶等。使用绝缘引线或被包覆引线可帮助防止短路或帮助增加引线202的寿命或耐用性。具有增加的耐用性的引线可包括可被弯曲多次的引线，或可被允许以原本不被允许的方式方式弯曲而不会折断的引线。
引线202可包括Au、Cu、Al或其合金等。其他材料，若其引线接合工艺可用，且若其机械属性允许弯曲，则可被采用。如果弯曲被限制为单次(例如，将系统装入一个刚性壳体中，如环)，纯Al也可作为低成本的替代项被使用。
引脚接出板208(如，PCB)可包括位于其上的多个接合焊盘210。接合焊盘210可电气耦接至走线、过孔或元件204，以例如提供至元件、走线或过孔的电气通路。接合焊盘210可被配置以将引线(如通过引线接合)附接至其上。接合焊盘210可以接近引脚接出板208的边缘212。如图2B中所示，接近第一引脚接出板边缘的接合焊盘208可包括与接近第二引脚接出板(其直接与第一引脚接出板的侧边相连)边缘的接合焊盘相同数量的接合焊盘。包括接合焊盘接近于其的第一引脚接出板边缘可面对着包括接合焊盘接近于其的第二引脚接出板边缘。接合焊盘210可位于引脚接出板208的任何位置。也就是说，接合焊盘210不需要位于接近引脚接出板的边缘，而可以位于相比接近边缘更为接近引脚接出板中心的位置。
接合焊盘210可包括允许引线接合引线的所需长度的间距(如，取决于引线或刚性电路部分的弯曲半径)。接合焊盘的间距可以介于大约四十五微米和大约六十五微米之间。接合焊盘210可以是标准尺寸。所用的接合焊盘尺寸可以是最小间距的函数。接合焊盘的尺寸或形状并不需要对于所有焊盘而言都是相同的。引线接合焊盘210可包括一行或多行接合焊盘，例如，这可取决于所需或期望的互连密度。接合焊盘210的表面可以是任何的导体(如金属)，其可被用作引线接合的表面加工，并与引线202相兼容。表面加工的材料包括，但不限于：金(Au)、Cu、Al、钯(Pd)，其堆叠或其组合。
刚性电路可被置于柔性载体216上，或至少部分置于柔性载体216中。柔性载体216或绝缘材料214可帮助稳定系统200，如通过为系统200提供相比不具有柔性载体216或绝缘材料214所提供的刚性更高的刚性。柔性载体216可帮助限制系统的柔韧性，例如用于帮助保护引线不被折断。柔性载体216可包括柔性胶带材料。通常，柔性载体216可包括任何刚性电路可，通过如胶水、环氧树脂、焊料或其他粘合剂，贴装于其上的柔性材料。柔性载体216可无需机械刚性。柔性载体216可帮助界定元件(如刚性电路部分)间的距离，并可帮助防止引线接合引线折断或在引线接合连接上的应力。柔性载体216可包括合成橡胶、树脂、聚合物(如，聚乙烯对苯二甲酸酯(PET)、聚二甲基硅氧烷(PDMS)或聚酰亚胺(PI))，或其组合。
利用系统200，不同的封装技术可用引线进行互连，使引线接合区域的可弯曲性成为可能。系统200可容易使引线接合断裂，因为系统仅通过引线接合被保持在一起。元件(如，刚性电路部分)可被贴装于柔性载体216上(如，胶带或柔性载体不包括有电气功能的地方)。柔性载体216可在其中具有切口或凹槽以符合在其中或穿过其的元件。柔性载体216可为引线接合的引线提供机械支撑。
刚性电路可相对彼此被旋转或平移(如，为了增加两个刚性电路间的距离)。刚性电路可相对另一个刚性电路绕着平行或垂直于它们的一个边缘的轴旋转。注意，一个刚性电路相对于另一个的旋转或平移通常是任意的而不局限于绕着平行或直于刚性电路的边缘的轴旋转。例如，如果一个刚性电路的边缘相对于另一个刚性电路的边缘被设成三十度角，旋转轴通常可不与任一刚性电路的边缘平行或垂直。刚性电路的一个或多个边缘可以或可以不基本平行于相邻的第二刚性电路的边缘。
引线接合是一种用以提供元件间的电气互连的成熟技术。两个或多个由引线接合的引线互连的刚性电路部分可相对彼此被旋转，且可提供柔性、可伸展或可弯曲的系统。弯曲半径或弯曲的角度可由给定一组引线接合中最短引线的长度进行限制，或由引线接合的引线连接的两个刚性电路部分间的距离进行限制。通过创建包括减少了的开发时间(如，相比图1中的系统)柔性(如，可穿戴)系统，如通过允许互连现有刚性电路部分或用不同封装技术进行封装的元件的方式，包括刚性电路部分间引线接合的引线的系统可帮助使“物联网”(即物体的网络互联)成为可能。小的设计变更可被需要以增加连接于可被引线接合至其上的接合焊盘的走线，以向元件或刚性电路部分中的一个或多个元件提供电气通路。
图3A和3B分别图释了引线接合的柔性或可弯曲系统300A和300B弯曲时看起来如何的示例的框图。系统300A-B可被弯曲以适应手环、戒指、耳环、眼镜、衣服或挂件等等。系统300A-B可适应的壳体，或壳体的部分，分别被用虚线302A和302B勾勒出外形。系统300A-B也可从相反方向或以许多其他的配置被弯曲。图3A的系统300A相比图3B的系统300B更为异构(如，包括具有更多样化的长度、宽度或高度的刚性电路部分)。图3B图释了弯曲系统300B，其中采用相似或相同的封装技术制造刚性电路部分，以使刚性电路部分整体的长度、宽度或高度基本相同。通过包含包括了更为均匀的整体长度、宽度或高度的诸刚性电路部分，整体的最大外形参数(分别由虚线箭头304A和304B指出)可被降低。降低了的外形参数可提供更多的空间给其他元件(如电池)，或可减少系统300A-B的整体厚度，例如以用更小的整体轮廓创建系统300A-B。
虽然图2A、2B、3A和3B大致图释了一维可弯曲系统(如，一般为线性系统)，可以理解的是，可采用本公开的技术来构建二维或甚至三维系统。为构建一个二维系统，刚性电路部分上的接合焊盘可以在共享公共顶点的两侧(如，垂直边)。该二维系统的示例在图4中被示出。为构建一个三维系统，二维系统可包括堆于其上的一维或另一个二维系统，例如通过采用材料以支撑被堆叠的系统或提供两个系统间的空间。
图4示出了根据一个或多个实施例的一种示例二维系统400的框图。系统400可包括多个刚性电路部分。每个刚性电路部分可包括接近刚性电路部分边缘的多个接合焊盘。被引线接合的多根引线可被包裹在绝缘条带(ribbon)402中。绝缘条带402可以是大致平坦的。绝缘条带中的引线202可被并排摆放，如，相邻引线间距和引线要被引线接合至其上的相邻接合焊盘中心间距近似相同。
图5示出了根据一个或多个实施例的一种用于制造可弯曲或柔性系统的技术500的流程图。在502中，刚性电路部分可被置于柔性载体上。在504中，刚性电路部分可用引线接合进行电气或机械连接。要被引线接合的引线可被预绝缘，如通过采用具有绝缘涂层的引线。技术500可包括将绝缘材料喷涂至引线接合的引线上。喷涂可基本在整个系统表面完成，以用绝缘体(如，电介质)材料保护系统。喷涂可限于引线接合，从而仅使引线或引线接合绝缘。绝缘材料可被沉积到刚性电路部分和柔性载体上。绝缘材料可不附着于非金属区域。这样的情况下，绝缘材料可被去除，如通过吹或喷洒去掉绝缘材料。绝缘材料可包括聚合物或类似材料。聚合物的添加剂可，例如在干燥或固化之后，提供对于绝缘材料的黏度，对引线的浸润，或对所涂覆的绝缘材料的厚度的控制。喷涂过程和材料可按其属性定制，使得在干燥或固化后最终的绝缘材料具有期望的厚度，如介于大约一百纳米和十微米之间。即使在采用具有绝缘涂层的引线时，引线接合(如，引线和刚性电路部分之间的电气或机械连接)仍可被暴露在外(如，非绝缘)。引线接合的该露出的部分可通过喷涂或其他将绝缘材料耦合至引线接合的技术进行绝缘。
技术500可包括用模制材料(如合成橡胶材料)来铸模引线接合的引线之间的区域、或刚性电路部分之间的区域。模制材料的厚度可以是使引线接合的引线被覆盖(如，完全覆盖)。技术500可包括固化模制材料。
以下描述有关于制造引线接合的技术。
在可伸展(如，可弯曲或可穿戴)电子设备中，刚性材料(如，硅管芯)之间的互连和可伸展基板上的可伸展走线需要被制作为顺应性的以适应互连区域的张力，例如，用于防止例如在电子器件伸展(如，环状拉伸)的过程中的互连失效。在现有技术的引线接合工艺中，引线接合互连趋向于在引线接合的颈部(neck)发生失效。现有技术的引线接合工艺中面临的另一个问题可包括在位于柔软的或柔顺的材料(如聚二甲基硅氧烷(PDMS))上的元件(如，管芯)上制作耐用的(robust)引线接合节点。超声波或热超声引线接合要求基板在引线接合过程中是刚性的。这是一个全行业的问题，且没有已知有效的解决方案被发表。
图6示出了包括引线接合的现有技术的系统600的框图。系统600可包括被封装在可伸展材料604A或604B(如PDMS)中的引线接合管芯602。
图7示出了根据一个或多个实施例的一种引线接合系统700的示例的框图。图8示出了根据一个或多个实施例的一种用于创建引线接合的系统的示例。
一个或多个接合焊盘210可被置于基板710上(如，诸如PDMS的顺应性基板)。柔软或导电材料702A、702B、702C或702D，如焊料或粘合导电材料(如，各向异性导电膜(ACF))可被施加于管芯焊盘(如，在管芯708的顶面上，软的柔性材料702A-B下方)和引线接合焊盘210。楔形接合器(bonder)802可被用于将引线202牢固地放置于柔性材料上702A-D。引线202和顺应性(compliant)材料702A-D可被加热，如通过光纤激光器804局部加热，以构造冶金点焊接点。具有顺应性材料702A-D，引线202和焊盘210之间连接的区域中的材料可被认为是接合接点。导电材料702A-D可包括低温焊料，如锡铋(SnBi)。
楔形接合器802可被用于使管芯708和引线接合焊盘210间的引线202弯曲以顺应基板710的如在使用条件下的伸展。引线202可包括一根或多根在圆的或平的条带402中的引线。平的条带402可帮助增加引线202和焊盘210之间的接触区域。
用于使引线202保持就位的力可被调整以得到引线202与柔性材料702A-D，管芯708，管芯焊盘，或焊盘210的牢固的接触，例如，不会引起管芯焊盘或走线焊盘变形或在基板710中下沉。在引线被楔形接合器802(如，毛细管)按住时，冶金接合可通过激光点焊制成。
激光焊接可采用自紫外线(UV)，红外线(IR)，或绿色激光等来实现。光纤激光可被附着于楔形接合器802的引线接合毛细管或置于引线接合毛细管附近。激光804可与楔形接合器802协同地移动。
示例及注释
本主题可通过数个示例的方式来进行描述。
示例1可包括或采用主题(如装置、方法、执行动作的方式、或设备可读存储器，其包括在设备执行时，可引起设备执行动作的指令)，如可包括或采用：(1)第一刚性电路，其包括接近第一刚性电路第一边缘的第一多个接合焊盘，(2)第二刚性电路，其包括接近第二刚性电路第一边缘的第二多个接合焊盘，第二刚性电路临近第一刚性电路，并且第二刚性电路的第一边缘面对第一刚性电路的第一边缘，或(3)第一多个引线接合的(wire bonded)引线，该第一多个引线接合的引线中的每个引线接合的引线被电气和机械地连接至第一多个接合焊盘中的一个接合焊盘和第二多个接合焊盘中的一个接合焊盘，从而使第一刚性电路能够相对于第二刚性电路绕着通常平行于第一刚性电路的第一边缘的旋转轴自由旋转。
示例2可包括或采用，或可任选地与示例1中的主题组合，以包括或采用：柔性载体，其中第一刚性电路和第二刚性电路被置于柔性载体上。
示例3可包括或采用，或可任选地与示例1-2中至少一个的主题进行组合，以包括或采用：基本上覆盖所有第一多个引线接合的引线的绝缘材料。
示例4可包括或采用，或可任选地与示例1-3中至少一个的主题进行组合，以包括或采用：覆盖于第一多个接合焊盘上的引线接合接点的绝缘材料。
示例5可包括或采用，或可任选地与示例1-4中至少一个的主题进行组合，以包括或采用：模制材料，所述模制材料在第一刚性电路和第二刚性电路之间的区域中包围第一多个引线接合的引线。
示例6可包括或采用，或可任选地与示例1-5中至少一个的主题进行组合，以包括或采用：其中第一刚性电路还包括位于接近第一刚性电路第二边缘的第三多个接合焊盘，其中第一刚性电路的第一边缘与第一刚性电路的第二边缘相对。示例6可包括或采用(1)：第三刚性电路，其包括位于接近第三刚性电路第一边缘的第四多个接合焊盘，第三刚性电路的第一边缘面对第一刚性电路的第二边缘，或(2)第二多个引线接合的引线，该第二多个引线接合的引线中的每个引线接合的引线被电气和机械地连接至第三多个接合焊盘中的一个接合焊盘和第四多个接合焊盘中的一个接合焊盘，从而使第三刚性电路能够相对于第一刚性电路绕着通常平行于第一刚性电路的第二边缘的旋转轴自由旋转。
示例7可包括或采用，或可任选地与示例6中的主题组合，以包括或采用：柔性载体，其中第一刚性电路，第二刚性电路和第三刚性电路被置于柔性载体上。
示例8可包括或采用，或可任选地与示例1-7中至少一个的主题进行组合，以包括或采用：其中第一多个引线大部分被并排地包覆在大致平坦的绝缘条带中。
示例9可包括或采用主题(如装置、方法、执行动作的方式或设备可读存储器，其包括在设备执行时，可引起设备执行动作的指令)，如可包括或采用：(1)将第一刚性电路置于柔性载体上，第一刚性电路包括位于接近第一刚性电路第一边缘的第一多个接合焊盘，(2)将第二刚性电路置于柔性载体上，第二刚性电路包括接近第二刚性电路第一边缘的第二多个接合焊盘，第二刚性电路的第一边缘面对第一刚性电路的第一边缘，或(3)将第一多个引线引线接合至第一多个接合焊盘中的各个接合焊盘和第二多个接合焊盘中的各个接合焊盘，从而使第一刚性电路绕着通常平行于第一刚性电路的第一边缘的旋转轴自由旋转。
示例10可包括或采用，或可任选地与示例9中的主题进行组合，以包括或采用：在第一多个引线上喷涂绝缘材料。
示例11可包括或采用，或可任选地与示例9-10中至少一个的主题进行组合，以包括或采用：在第一多个接合焊盘上的引线接合接点上喷涂绝缘材料。
示例12可包括或采用，或可任选地与示例9-11中至少一个的主题进行组合，以包括或采用：将模制材料置于第一刚性电路和第二刚性电路之间的区域中引线接合的引线周围。
示例13可包括或采用，或可任选地与示例9-12中至少一个的主题进行组合，以包括或采用：其中将多个引线中的每个引线进行引线接合包括(1)将多个引线中的一个引线置于楔形接合器的毛细管中，(2)将引线置于顺应性(compliant)粘合材料上，或(3)熔化顺应性粘合材料。
示例14可包括或采用，或可任选地与示例9-13中至少一个的主题进行组合，以包括或采用：其中顺应性粘合材料包括焊料或各向异性导电膜(ACF)，而熔化顺应性粘合材料包括用激光加热顺应性粘合材料。
示例15可包括或采用，或可任选地与示例9-14中至少一个的主题进行组合，以包括或采用：其中(1)第一刚性电路还包括位于接近第一刚性电路第二边缘的第三多个接合焊盘，或(2)第一刚性电路的第一边缘与第二边缘共享一个公共顶点。示例15可包括或采用：(1)将第三刚性电路置于柔性载体上，第三刚性电路包括位于接近第三刚性电路第一边缘的第四多个接合焊盘，第三刚性电路的第一边缘面对第一刚性电路的第二边缘，或(2)将第二多个引线引线接合至第三多个接合焊盘中的各个接合焊盘和第四多个接合焊盘中的各个接合焊盘。
示例16可包括或采用主题(如装置、方法、执行动作的方式或设备可读存储器，其包括在设备执行时，可引起设备执行动作的指令)，如可包括或采用：(1)第一刚性电路，其包括接近第一刚性电路第一边缘的第一多个接合焊盘和接近第一刚性电路第二边缘的第二多个接合焊盘，其中第一刚性电路的第一边缘和第二边缘共享一个公共顶点(vertex)，(2)第二刚性电路，其包括位于接近第二刚性电路第一边缘的第三多个接合焊盘，第二刚性电路邻近第一刚性电路，而第二刚性电路的第一边缘面对第一刚性电路的第一边缘，(3)第三刚性电路，其包括接近第三刚性电路第一边缘的第四多个接合焊盘，第三刚性电路的第一边缘面对第一刚性电路的第二边缘，(4)第一多个引线接合的引线，该第一多个引线接合的引线中的每个引线接合的引线被电气和机械地连接至第一多个接合焊盘的一个接合焊盘和第三多个接合焊盘的一个接合焊盘，从而使第一刚性电路能够相对于第二刚性电路绕着通常平行于第一刚性电路的第一边缘的旋转轴自由旋转，或(5)第二多个引线接合的引线，第二多个引线接合的引线中的每个引线接合的引线被电气和机械地连接至第二多个接合焊盘中的一个接合焊盘和第四多个接合焊盘中的一个接合焊盘。
示例17可包括或采用，或可任选地与示例16中的主题组合，以包括或采用：柔性载体，其中第一刚性电路，第二刚性电路和第三刚性电路被置于柔性载体上。
示例18可包括或采用，或可任选地与示例16-17中至少一个的主题进行组合，以包括或采用：基本上覆盖所有第一多个引线接合的引线的绝缘材料。
示例19可包括或采用，或可任选地与示例16-18中至少一个的主题进行组合，以包括或采用：覆盖第一多个接合焊盘上的引线接合接点的绝缘材料。
示例19可包括或采用，或可任选地与示例16-18中至少一个的主题进行组合，以包括或采用：模制材料，所述模制材料在第一刚性电路和第二刚性电路之间的区域中包围第一多个引线接合的引线。
以上的详细说明包括对于构成了详细说明的一部分的附图的引用。附通过图示的方式，附图展示了其中可实施本文所讨论的方法、装置和系统的具体实施例。这些实施例也在本文中被称为“示例”。这样的示例可包括除图示或描述以外的元素。然而，本发明的发明人也考虑了那些只采用本文中显示或描述元素的示例。此外，本发明的发明人也考虑了使用本文中所显示或描述的元素(无论是相对于特定示例(或其中的一个或多个方面)而显示或描述的，还是相对于本文所显示或描述的其他示例(或其中的一个或多个方面)所显示或描述的)的任何组合或是排列的示例(或其中的一个或多个方面)。
在本文中，术语“一个”，如专利文档中常见的，用以包括一个或不止一个，区别于其他任何“至少一个”或“一个或多个”的实例或用法。在本文中，术语“或”指的是非排他性的或，正如“A或B”包括“A但非B”，“B但非A”，以及“A和B”，除非另有说明。在本文中，术语“包含(including)”和“其中(in which)”分别用作对应术语“包括(comprising)”和“其中(wherein)”的通俗英文(plain English)的等效项。并且，在以下的权利要求中，术语“包含”和“包括”是开放式的，即包括除权利要求中该术语之后所列元素以外元素的系统，器件，制品，组分，配方，或过程仍然被认为在该权利要求范围以内。另外，在以下的权利要求中，术语“第一”，“第二”，和“第三”等只用以标识，并不旨在对其对象强加数量要求。
如本文中所使用的，当参考引用数字时所用的“-”(短横线)表示“或”，以上文中所讨论的非排他性含义，包含于短横线所指示的范围内所有元素。例如，103A-B表示{103A，103B}范围内的元素间非排他性的“或”，这样103A-103B包括“103A但非103B”，“103B但非103A”，以及“103A和103B”。
以上的描述旨在是说明性的，而不是限制性。例如，上述的示例(或其中一个或多个方面)可用于彼此组合。例如，当本领域普通技术人员阅读过以上描述后，可使用其他实施例。为了符合37C.F.R.§1.72(b)之要求，给出了说明书摘要，以使读者可以快速确定本技术公开的属性。该摘要是基于以下理解而提交的：该摘要并不会被用于解释或限制本说明之权利要求的范围或含义。而且，在上述详细说明中，各种特征可被组合在一起从而简化本公开。这不应解释为旨在表示：未写入权利要求的所公开特征对于任何权利要求是必须的。本发明主题可体现为比并不需要满足特定的所公开实施例中所有的特征更少的特征。因此，以下权利要求被结合到详细说明中，每项权利要求独立地作为单独的实施方案，并且可以考虑到这些实施方案能以不同的组合或排列方式彼此相互结合。本发明的范围应参照所附的权利要求及其等效的全部范围而确定。

Claims (20)

1.一种装置，包括：
第一刚性电路，其包括接近所述第一刚性电路的第一边缘的第一多个接合焊盘；
第二刚性电路，其包括接近所述第二刚性电路的第一边缘的第二多个接合焊盘，所述第二刚性电路邻近所述第一刚性电路，而所述第二刚性电路的所述第一边缘面对所述第一刚性电路的所述第一边缘；以及
第一多个引线接合的引线，所述第一多个引线接合的引线中的每个引线接合的引线被电气和机械地连接至所述第一多个接合焊盘中的一个接合焊盘和所述第二多个接合焊盘中的一个接合焊盘，从而使所述第一刚性电路能够相对于所述第二刚性电路绕着通常平行于所述第一刚性电路的所述第一边缘的旋转轴自由旋转。
2.如权利要求1所述的装置，还包括柔性载体，其中所述第一刚性电路和所述第二刚性电路被置于所述柔性载体上。
3.如权利要求1-2中任一项所述的装置，还包括基本上覆盖于所有所述第一多个引线接合的引线的绝缘材料。
4.如权利要求3所述的装置，还包括覆盖于所述第一多个接合焊盘上的引线接合接点的绝缘材料。
5.如权利要求1-2中任一项所述的装置，还包括模制材料，所述模制材料在所述第一刚性电路和所述第二刚性电路之间的区域中包围所述第一多个引线接合的引线。
6.如权利要求1-2中任一项所述的装置，其中所述第一刚性电路还包括位于接近所述第一刚性电路的第二边缘的第三多个接合焊盘，其中所述第一刚性电路的所述第一边缘与所述第一刚性电路的所述第二边缘相对，且所述装置还包括：
第三刚性电路，其包括位于接近所述第三刚性电路的第一边缘的第四多个接合焊盘，所述第三刚性电路的所述第一边缘面对所述第一刚性电路的所述第二边缘；以及
第二多个引线接合的引线，该第二多个引线接合的引线中的每个引线接合的引线被电气和机械地连接至所述第三多个接合焊盘中的一个接合焊盘和所述第四多个接合焊盘中的一个接合焊盘，从而使所述第三刚性电路能够相对于所述第一刚性电路绕着通常平行于所述第一刚性电路的所述第二边缘的旋转轴自由旋转。
7.如权利要求6所述的装置，还包括柔性载体，其中所述第一刚性电路，所述第二刚性电路和所述第三刚性电路被置于所述柔性载体上。
8.如权利要求1-2中任一项所述的装置，其中所述第一多个引线大部分被并排地包覆在大致平坦的绝缘条带中。
9.一种方法，包括：
将第一刚性电路置于柔性载体上，所述第一刚性电路包括位于接近所述第一刚性电路的第一边缘的第一多个接合焊盘；
将第二刚性电路置于所述柔性载体上，所述第二刚性电路包括接近所述第二刚性电路的第一边缘的第二多个接合焊盘，所述第二刚性电路的所述第一边缘面对所述第一刚性电路的所述第一边缘；以及
将第一多个引线引线接合至所述第一多个接合焊盘中的的各个接合焊盘和所述第二多个接合焊盘中的各个接合焊盘，从而使所述第一刚性电路能够绕着通常平行于所述第一刚性电路的所述第一边缘的旋转轴自由旋转。
10.如权利要求9所述的方法，还包括在所述第一多个引线上喷涂绝缘材料。
11.如权利要求10所述的方法，还包括在所述第一多个接合焊盘上的引线接合接点上喷涂绝缘材料。
12.如权利要求9-11中任一项所述的方法，还包括将模制材料置于所述第一刚性电路和所述第二刚性电路之间的区域内的引线接合的引线周围。
13.如权利要求9-11中任一项所述的方法，其中将所述多个引线中的每个引线进行引线接合包括：
将所述多个引线中的一个引线置于楔形接合器的毛细管中；
将所述引线置于顺应性粘合材料上；以及
熔化所述顺应性粘合材料。
14.如权利要求13所述的方法，其中所述顺应性粘合材料包括焊料或各向异性导电膜(ACF)，而熔化所述顺应性粘合材料包括用激光加热所述顺应性粘合材料。
15.如权利要求9-11中任一项所述的方法，其中所述第一刚性电路还包括位于接近所述第一刚性电路的第二边缘的第三多个接合焊盘，其中所述第一刚性电路的所述第一边缘与所述第二边缘共享一个公共顶点，且所述方法还包括：
将第三刚性电路置于柔性载体上，所述第三刚性电路包括位于接近所述第三刚性电路的第一边缘的第四多个接合焊盘，所述第三刚性电路的所述第一边缘面对所述第一刚性电路的所述第二边缘；以及
将所述第二多个引线引线接合至所述第三多个接合焊盘中的各个接合焊盘和所述第四多个接合焊盘中的各个接合焊盘。
16.一种装置，包括：
第一刚性电路，其包括接近所述第一刚性电路的第一边缘的第一多个接合焊盘和接近所述第一刚性电路的第二边缘的第二多个接合焊盘，其中所述第一刚性电路的所述第一边缘和所述第二边缘共享一个公共顶点；
第二刚性电路，其包括位于接近所述第二刚性电路的第一边缘的第三多个接合焊盘，所述第二刚性电路邻近所述第一刚性电路，且所述第二刚性电路的所述第一边缘面对所述第一刚性电路的所述第一边缘；
第三刚性电路，其包括接近所述第三刚性电路的第一边缘的第四多个接合焊盘，所述第三刚性电路的所述第一边缘面对所述第一刚性电路的所述第二边缘；
第一多个引线接合的引线，所述第一多个引线接合的引线中的每个引线接合的引线被电气和机械地连接至所述第一多个接合焊盘中的一个接合焊盘和所述第三多个接合焊盘中的一个接合焊盘，从而使所述第一刚性电路能够相对于所述第二刚性电路绕着通常平行于所述第一刚性电路的所述第一边缘的旋转轴自由旋转；以及
第二多个引线接合的引线，所述第二多个引线接合的引线中的每个引线接合的引线被电气和机械地连接至所述第二多个接合焊盘中的一个接合焊盘和所述第四多个接合焊盘中的一个接合焊盘。
17.如权利要求16的装置，还包括柔性载体，其中所述第一刚性电路，所述第二刚性电路和所述第三刚性电路被置于所述柔性载体上。
18.如权利要求17所述的装置，还包括基本上覆盖于所有所述第一多个引线接合的引线的绝缘材料。
19.如权利要求18所述的装置，还包括覆盖于所述第一多个接合焊盘上的引线接合接点的绝缘材料。
20.如权利要求19所述的装置，还包括模制材料，所述模制材料在所述第一刚性电路和所述第二刚性电路之间的区域中包围所述第一多个引线接合的引线。
CN201510089119.5A 2014-03-27 2015-02-27 具有引线接合的柔性电子系统 Active CN104952826B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/227,805 2014-03-27
US14/227,805 US9591758B2 (en) 2014-03-27 2014-03-27 Flexible electronic system with wire bonds

Publications (2)

Publication Number Publication Date
CN104952826A true CN104952826A (zh) 2015-09-30
CN104952826B CN104952826B (zh) 2020-10-30

Family

ID=52468930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510089119.5A Active CN104952826B (zh) 2014-03-27 2015-02-27 具有引线接合的柔性电子系统

Country Status (5)

Country Link
US (2) US9591758B2 (zh)
EP (1) EP2931009A1 (zh)
JP (1) JP6005777B2 (zh)
KR (1) KR101737428B1 (zh)
CN (1) CN104952826B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105578751A (zh) * 2016-02-25 2016-05-11 福州领头虎软件有限公司 可封装于穿戴物上的电路板及封装方法
CN105711099A (zh) * 2016-03-28 2016-06-29 华中科技大学 一种多工位协同的柔性电子制备系统及方法
US9591758B2 (en) 2014-03-27 2017-03-07 Intel Corporation Flexible electronic system with wire bonds
CN109842844A (zh) * 2017-11-28 2019-06-04 西万拓私人有限公司 听力设备和用于制造听力设备的方法
CN111033724A (zh) * 2017-09-07 2020-04-17 株式会社村田制作所 电路块集合体
CN114631183A (zh) * 2019-08-26 2022-06-14 艾克斯瑟乐普林特有限公司 可变刚度模块

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10634594B2 (en) * 2016-03-18 2020-04-28 Intel Corporation Membrane test for mechanical testing of stretchable electronics
US10847384B2 (en) * 2017-05-31 2020-11-24 Palo Alto Research Center Incorporated Method and fixture for chip attachment to physical objects
GB2582238A (en) * 2018-08-24 2020-09-23 Atlantic Inertial Systems Ltd Sensor packages
CN112823576B (zh) * 2018-09-04 2023-02-21 捷普有限公司 适于在印刷电路板制造过程中保持光电装置的托盘
US11626343B2 (en) 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same
CN111511109B (zh) * 2019-01-30 2021-11-23 京东方科技集团股份有限公司 柔性电路板及制作方法、电子装置模组及电子装置
US11500489B2 (en) 2019-01-30 2022-11-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Flexible circuit board and manufacturing method, display device, circuit board structure and display panel thereof
US12005596B2 (en) * 2021-04-07 2024-06-11 The Gillette Company Llc Personal care appliance and a method of assembling
US12233566B2 (en) * 2021-04-07 2025-02-25 The Gillette Company Llc Personal care appliance
EP4395078A1 (en) * 2022-12-31 2024-07-03 Valeo Vision Automotive luminous device
US20250008656A1 (en) * 2023-06-27 2025-01-02 Meta Platforms Technologies, Llc Wire bonding for miniaturizing printed circuit interconnection

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
US20010055073A1 (en) * 2000-06-16 2001-12-27 Kohji Shinomiya Solid state imaging apparatus
US20020070446A1 (en) * 2000-12-13 2002-06-13 Michio Horiuchi Semiconductor device and method for the production thereof
WO2013073578A1 (ja) * 2011-11-15 2013-05-23 株式会社フジクラ 撮像素子チップの実装方法、内視鏡の組立方法、撮像モジュール及び内視鏡
CN103474425A (zh) * 2013-08-14 2013-12-25 中国科学院长春光学精密机械与物理研究所 高发光均匀性的微型柔性led面阵器件及制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54163381A (en) * 1978-06-15 1979-12-25 Matsushita Electric Works Ltd Printed board assembly for electronic timer and method of producing same
US4388672A (en) * 1981-05-01 1983-06-14 Motorola Inc. Printed circuit board assembly
US5032737A (en) 1990-07-24 1991-07-16 Deere & Company Ignition circuit module and method of manufacture
US5373108A (en) 1993-09-08 1994-12-13 Ysbrand; Floyd Dual durometer ribbon and method of manufacture
US5442519A (en) * 1993-12-29 1995-08-15 At&T Corp. Device including a maintenance termination unit and protector
JPH0983100A (ja) 1995-09-19 1997-03-28 Hitachi Ltd Ｐｃカード
JP2001319992A (ja) * 2000-02-28 2001-11-16 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
AU2001268630A1 (en) * 2000-06-20 2002-01-02 Nanonexus, Inc. Systems for testing integraged circuits during burn-in
US6471415B1 (en) * 2000-07-18 2002-10-29 Hewlett-Packard Company Multiconductor interconnect
JP2004119819A (ja) * 2002-09-27 2004-04-15 Nec Engineering Ltd 半導体装置
US6798057B2 (en) * 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
KR100703513B1 (ko) 2005-07-28 2007-04-03 삼성전자주식회사 카메라 렌즈 어셈블리의 손떨림 보정 장치
US7558473B2 (en) 2005-07-28 2009-07-07 Samsung Electronics Co., Ltd. Optical image stabilizer for camera lens assembly
JP2008078164A (ja) * 2006-09-19 2008-04-03 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2008091776A (ja) 2006-10-04 2008-04-17 Sharp Corp プリント基板ユニット、組プリント基板ユニット、プリント基板ユニット製造方法、組プリント基板ユニット製造方法および電子機器
JP2008282978A (ja) * 2007-05-10 2008-11-20 Toshiba Matsushita Display Technology Co Ltd 半導体素子の実装方法及び液晶表示パネルの製造方法
US8389862B2 (en) * 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
JP2012515436A (ja) 2009-01-12 2012-07-05 エムシー１０ インコーポレイテッド 非平面撮像アレイの方法及び応用
DE102010042567B3 (de) * 2010-10-18 2012-03-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Chip-Package und Chip-Package
DE102011080153A1 (de) 2011-07-29 2013-01-31 Infineon Technologies Ag Flexible verbindung von substraten in leistungshalbleitermodulen
US8829454B2 (en) * 2012-02-27 2014-09-09 Analog Devices, Inc. Compact sensor module
US9591758B2 (en) 2014-03-27 2017-03-07 Intel Corporation Flexible electronic system with wire bonds

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
US20010055073A1 (en) * 2000-06-16 2001-12-27 Kohji Shinomiya Solid state imaging apparatus
US20020070446A1 (en) * 2000-12-13 2002-06-13 Michio Horiuchi Semiconductor device and method for the production thereof
WO2013073578A1 (ja) * 2011-11-15 2013-05-23 株式会社フジクラ 撮像素子チップの実装方法、内視鏡の組立方法、撮像モジュール及び内視鏡
CN103474425A (zh) * 2013-08-14 2013-12-25 中国科学院长春光学精密机械与物理研究所 高发光均匀性的微型柔性led面阵器件及制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9591758B2 (en) 2014-03-27 2017-03-07 Intel Corporation Flexible electronic system with wire bonds
US10685949B2 (en) 2014-03-27 2020-06-16 Intel Corporation Flexible electronic system with wire bonds
CN105578751A (zh) * 2016-02-25 2016-05-11 福州领头虎软件有限公司 可封装于穿戴物上的电路板及封装方法
CN105711099A (zh) * 2016-03-28 2016-06-29 华中科技大学 一种多工位协同的柔性电子制备系统及方法
CN105711099B (zh) * 2016-03-28 2017-12-12 华中科技大学 一种多工位协同的柔性电子制备系统及方法
CN111033724A (zh) * 2017-09-07 2020-04-17 株式会社村田制作所 电路块集合体
CN111033724B (zh) * 2017-09-07 2023-04-18 株式会社村田制作所 电路块集合体
CN109842844A (zh) * 2017-11-28 2019-06-04 西万拓私人有限公司 听力设备和用于制造听力设备的方法
CN114631183A (zh) * 2019-08-26 2022-06-14 艾克斯瑟乐普林特有限公司 可变刚度模块

Also Published As

Publication number Publication date
KR20150112783A (ko) 2015-10-07
KR101737428B1 (ko) 2017-05-18
JP2015192146A (ja) 2015-11-02
US9591758B2 (en) 2017-03-07
JP6005777B2 (ja) 2016-10-12
EP2931009A1 (en) 2015-10-14
US20170179103A1 (en) 2017-06-22
US20150282321A1 (en) 2015-10-01
CN104952826B (zh) 2020-10-30
US10685949B2 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
CN104952826A (zh) 具有引线接合的柔性电子系统
CN110197795B (zh) 形成具有竖立指向的电子构件的电子装置结构的方法及相关结构
US7749806B2 (en) Fabricating process of a chip package structure
US9711343B1 (en) Molded leadframe substrate semiconductor package
JP2012129464A (ja) 半導体装置およびその製造方法
CN100511654C (zh) 可穿戴的硅芯片
EP2957154B1 (en) Textile integration of electronic circuits
US8222725B2 (en) Metal can impedance control structure
US7960214B2 (en) Chip package
CN101625986B (zh) 芯片封装结构制程
US20070164404A1 (en) Semiconductor package
KR101716882B1 (ko) 접속 영역의 스트레스가 분산되는 연성 패키지, 및 그 제조 방법
KR100658734B1 (ko) 스택 패키지 및 그 제조방법
KR100548575B1 (ko) 반도체 칩 패키지의 제조 방법
US7750450B2 (en) Stacked die package with stud spacers
CN119920754A (zh) 电子封装组件和形成电子封装组件的方法
TW201005841A (en) Chip package
KR19980044251A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조방법
KR19990056765A (ko) 칩 크기 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant