[go: up one dir, main page]

CN107710886B - 配线基板、热敏头和配线基板的制造方法 - Google Patents

配线基板、热敏头和配线基板的制造方法 Download PDF

Info

Publication number
CN107710886B
CN107710886B CN201680038327.5A CN201680038327A CN107710886B CN 107710886 B CN107710886 B CN 107710886B CN 201680038327 A CN201680038327 A CN 201680038327A CN 107710886 B CN107710886 B CN 107710886B
Authority
CN
China
Prior art keywords
conductive layer
layer
wiring board
electrode
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680038327.5A
Other languages
English (en)
Other versions
CN107710886A (zh
Inventor
米谷佳浩
大西浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Publication of CN107710886A publication Critical patent/CN107710886A/zh
Application granted granted Critical
Publication of CN107710886B publication Critical patent/CN107710886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335—Structure of thermal heads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electronic Switches (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种配线基板，其具有绝缘性的基板、以及在基板上层叠的第一导电层和第二导电层，第二导电层的电离趋势比第一导电层小，通过对第一导电层和第二导电层的一次蚀刻处理，从而在第一导电层与第二导电层的边界外周部设置第二导电层比第一导电层更向侧方突出的阶梯部或合金部。

Description

配线基板、热敏头和配线基板的制造方法
技术领域
本发明涉及配线基板、热敏头和配线基板的制造方法。
背景技术
近年来，强烈要求配线基板的小型化、轻量化。为了实现配线基板的小型化、轻量化，重要的是实现高密度的配线，但在配线电极中会出现迁移的问题。需说明的是，迁移(电化学迁移)是指在狭窄间隔的电极间施加电场时，金属离子在阴极侧析出，其以枝状延伸至阳极侧而导致导体电路间短路的现象。
以往，提出了能够抑制配线电极的迁移的、用于防止因配线电极图案的短路而引起的基板不良的技术(参照专利文献1)。专利文献1中记载了一种高密度配线基板的制造方法，其中，在基板上以预定图案将金(Au)的糊状组合物进行印刷，在由此形成的糊状组合物的厚膜上，以比所述预定图案的尺寸小的尺寸印刷含有银(Ag)粉体作为导体材料的糊状组合物。
现有技术文献
专利文献
专利文献1：日本特开平10-209611号公报
发明内容
发明要解决的课题
但是，就所述专利文献1中记载的高密度配线基板而言，由于通过印刷Au的糊状组合物来形成预定图案，然后通过印刷Ag的糊状组合物来形成比所述预定图案尺寸小的尺寸的图案，因而不适合形成细微的图案，仍有改善的余地。
用于解决课题的方法
根据本发明的第一方式，配线基板具备绝缘性的基板、以及在上述基板上层叠的第一导电层和第二导电层，上述第二导电层的电离趋势比上述第一导电层小，通过对上述第一导电层和上述第二导电层进行一次蚀刻处理，从而在上述第一导电层与上述第二导电层的边界外周部设置上述第二导电层比上述第一导电层更向侧方突出而成的阶梯部或合金部。
根据本发明的第二方式，在第一方式的配线基板中，上述第一导电层优选设置在上述第二导电层上。
根据本发明的第三方式，在第一方式的配线基板中，上述第二导电层优选设置在上述第一导电层上。
根据本发明的第四方式，在第一至第三方式中任一方式的配线基板中，上述阶梯部或上述合金部优选露出。
根据本发明的第五方式，在第一至第三方式中任一方式的配线基板中，配线基板具备绝缘性的基板、以及在上述基板上层叠的第一导电层和第二导电层，上述第二导电层的电离趋势比上述第一导电层小，在上述第一导电层与上述第二导电层的边界外周部形成有上述第二导电层比上述第一导电层更向侧方突出的阶梯部或合金部，上述第一导电层与上述第二导电层位置精度或者由上述第一导电层和上述第二导电层形成的层叠结构体的宽度或间隔为10μm以下。
根据本发明的第六方式，在第五方式的配线基板中，上述第一导电层优选设置在上述第二导电层上。
根据本发明的第七方式，在第五方式的配线基板中，上述第二导电层优选设置在上述第一导电层上。
根据本发明的第八方式，在第五方式至第七方式中任一方式的配线基板中，上述阶梯部或合金部优选露出。
根据本发明的第九方式，配线基板具备绝缘性的基板、在上述基板上设置的第一导电层、以及在上述基板上设置在与上述第一导电层同一平面上且电离趋势比上述第一导电层小的第二导电层，上述第二导电层具有在上述第一导电层的边缘部上重叠的重叠部和不与上述第一导电层重叠的非重叠部，上述非重叠部构成为电极端子。
根据本发明的第十方式，热敏头具备第一至第四方式中任一方式的配线基板、在上述基板上设置的釉面层、在上述釉面层上设置的发热电阻体、在上述釉面层上设置的共通电极和多个单个电极、覆盖上述单个电极的一部分的绝缘性保护膜、使电流流过上述单个电极的驱动IC、以及将未被上述保护膜覆盖的上述单个电极的电极端子与上述驱动IC连接的金属线，上述阶梯部或合金部形成在上述多个单个电极的各自的电极端子上。
根据本发明的第十一方式，热敏头具备第五至第八方式中任一方式的配线基板、在上述基板上设置的釉面层、在上述釉面层上设置的发热电阻体、在上述釉面层上设置的共通电极和多个单个电极、覆盖上述单个电极的一部分的绝缘性保护膜、使电流流过上述单个电极的驱动IC、以及将未被上述保护膜覆盖的上述单个电极的电极端子与上述驱动IC连接的金属线，上述阶梯部或合金部形成在上述多个单个电极的各自的电极端子上。
根据本发明的第十二方式，热敏头具备第九方式的配线基板、在上述基板上设置的釉面层、在上述釉面层上设置的发热电阻体、在上述釉面层上设置的共通电极和多个单个电极、覆盖上述单个电极的一部分的绝缘性保护膜、使电流流过上述单个电极的驱动IC、以及将未被上述保护膜覆盖的上述单个电极的电极端子与上述驱动IC连接的金属线，上述重叠部或非重叠部形成在上述多个单个电极的各自上。
根据本发明的第十三方式，在配线基板的制造方法中，将第一导电层和电离趋势比上述第一导电层小的第二导电层层叠配置在绝缘性的基板上，通过对上述第一导电层和上述第二导电层进行一次蚀刻处理，从而在上述第一导电层与上述第二导电层的边界外周部形成上述第二导电层比上述第一导电层更向侧方突出的阶梯部或合金部。
发明效果
根据本发明，能够提供一种迁移得以抑制的可靠性高且为更高密度的配线基板。
附图说明
[图1]图1是显示热敏头的构成的截面示意图。
[图2]图2是显示以往的热敏头的主要部分的示意图。
[图3]图3是放大显示图2的引线接合部的示意图。
[图4]图4是显示第一实施方式所涉及的热敏头的主要部分的示意图。
[图5]图5(a)是蚀刻处理前的配线基板的平面示意图，图5(b)是蚀刻处理前的配线基板的侧面截面示意图。
[图6]图6(a)是蚀刻处理后的配线基板的平面示意图，图6(b)是蚀刻处理后的配线基板的侧面截面示意图。
[图7]图7(a)是显示图6(a)的VII部的局部放大图、图7(b)是图7(a)的viib-viib线截面示意图。
[图8]图8是显示针对配线基板的耐迁移性的实验结果的图表。
[图9]图9是显示针对配线基板的耐迁移性的实验结果的表格。
[图10]图10是显示针对配线基板的耐硫化性的实验结果的表格。
[图11]图11是显示第二实施方式所涉及的热敏头的主要部分的示意图。
[图12]图12(a)是蚀刻处理前的配线基板的平面示意图，图12(b)是蚀刻处理前的配线基板的侧面截面示意图。
[图13]图13(a)是蚀刻处理后的配线基板的平面示意图，图13(b)是蚀刻处理后的配线基板的侧面截面示意图。
[图14]图14(a)是显示图13(a)的XIV部的局部放大图，图14(b)是图14(a)的xivb-xivb线截面示意图。
[图15]图15是显示第三实施方式所涉及的热敏头的主要部分的示意图。
具体实施方式
-第一实施方式-
图1是显示热敏头100的构成的截面示意图。图2是显示以往的热敏头100的主要部分的示意图。图2(a)是热敏头100的主要部分平面示意图，图2(b)是热敏头100的主要部分截面示意图。需说明的是，图2(a)的平面示意图中，为了方便说明，附上在图2(b)中表示各构成的截面的阴影。图3是放大显示图2的引线接合部的示意图。如图1所示，热敏头100具有在支撑板32上固定的配线基板50和印刷配线板30。在印刷配线板30上设置有驱动IC11、用于将热敏头10与进行印刷控制等的外部机器连接的连接器31。
对于配线基板50进行详细说明。配线基板50是在绝缘基板12上形成有配线、电极。绝缘基板12由具有电绝缘性的陶瓷等形成。在绝缘基板12的整个上表面上，形成由玻璃等形成的釉面层13。釉面层13起到作为蓄热层的作用，其缩短为了升高后述发热电阻体6的温度所需的时间，提高热敏头100的热应答特性。
在釉面层13的上表面，形成共通电极5和多个单个电极8。如图2(a)所示，共通电极5形成为具有平面视时为矩形状的电极面5a和从该电极面5a开始沿着热敏纸(未图示)的输送方向(图2(a)中所示的x方向)延伸的多个带状电极5b的梳齿状。多个单个电极8各自为沿着输送方向x延伸的带状。多个带状电极5b与多个单个电极8在与输送方向x正交的y方向上交替配置。
在共通电极5和多个单个电极8之上，通过厚膜印刷等而形成有直线状的发热电阻体6。发热电阻体6以横跨多个带状电极5b和多个单个电极8的方式沿着y方向延伸。发热电阻体6例如由氧化钌(RuO2)等形成。
如图1所示，各单个电极8的一端经由金线10与驱动IC11连接。金线10和驱动IC11通过由环氧树脂材形成的密封树脂16来进行模塑。驱动IC22的驱动电路(未图示)使电流从共通电极5经由发热电阻体6流向各单个电极8。如图2(a)所示，如果电流流过位于共通电极5中的带状电极5b与单个电极8之间的发热电阻体6，则该部分会发热。如果该热传导至热敏纸(未图示)，则热敏纸显色，在热敏纸上形成预定的印刷图像。
如图2所示，在热敏头100中，在绝缘基板12的整个表面上形成有绝缘性保护膜7，以覆盖各单个电极8、共通电极5和发热电阻体6。绝缘性保护膜7例如由具有电绝缘性的PbO-SiO2-ZrO2系玻璃材料形成。由于发热电阻体6被绝缘性保护膜7所覆盖，因而发热电阻体6的热经由绝缘性保护膜7而传导至热敏纸(未图示)。
如图2和图3所示，以往，使用含有低纯度金的糊，在绝缘基板12上形成低纯度金层14，在低纯度金层14的上层层叠使用含有高纯度金的糊形成的高纯度金层15，从而形成作为单个电极8的电极端子的引线接合部9。
金(Au)与银(Ag)相比是难以产生迁移的金属，但非常昂贵，会增加制造成本。于是，可考虑代替金而使用银等价格比金低的材料，但存在与金相比易于产生迁移这样的课题。
图4是与图3同样的图，是显示第一实施方式所涉及的热敏头100A的主要部分的示意图。图4(a)是热敏头100A的主要部分平面示意图，图4(b)是热敏头100A的主要部分截面示意图。
本实施方式中，为了抑制昂贵的金的使用量，在单个电极8的引线接合部18的一部分使用金，在其他部分使用银。此外，对于在y方向上相邻的多个引线接合部18的各自，与由银形成的第一导电层的尺寸相比，使由金构成的第二导电层的尺寸大。通过这样设计，使得引线接合部18的最外周部成为由金构成的第二导电层，从而抑制迁移。进而，利用两种导电层的蚀刻速度不同这样的特性，对于两种导电层，通过一次蚀刻处理来在引线接合部18的外周部形成使第二导电层比第一导电层更向侧方突出而成的阶梯部23或合金层(合金部)24。通过蚀刻处理，能够形成细微图案，因而能够实现高密度的配线。以下，进行详细说明。
本实施方式所涉及的热敏头100A中，单个电极17的构成与以往的热敏头100的单个电极17不同，但由于其他构成相同，因而省略其说明。第一实施方式所涉及的热敏头100A的单个电极17的在x方向延伸的配线部由包含银的银层(第一导电层)20构成。在单个电极17的x方向端部设置有用于引线接合的引线接合部18作为电极端子。
本说明书中，将未被绝缘性保护膜7覆盖的单个电极17的露出部，即电极端子，称为引线接合部18。引线接合部18是由在绝缘基板12上隔着釉面层13设置的包含金的金层(第二导电层)19和在金层19上设置的银层20构成的层叠结构。金层19与银层20相比，是在xy平面上的面积大一圈的尺寸，在金层19与银层20的边界外周部形成有阶梯部23或合金层24。
引线接合部18由于未被绝缘性保护膜7覆盖，因而需要抑制在相邻的引线接合部18之间产生迁移。本实施方式中，为了防止产生迁移，如上所述，在引线接合部18中，使得金层19的外周尺寸比银层20的外周尺寸大一圈。对于形成这样的引线接合部18的方法，参照图5～图7来进行说明。需说明的是，图5～图7中，为了使说明易于理解，使用单纯的形状来进行说明。图5～图7中，省略了釉面层。
(金层和银层形成工序)
图5(a)是蚀刻处理前的配线基板的平面示意图，图5(b)是蚀刻处理前的配线基板的侧面截面示意图，显示图5(a)的vb-vb线切断截面。如图5所示，在矩形平板状的绝缘基板1上，将金的糊状组合物(例如金的含有量为15～100重量％)按照与绝缘基板1的短边方向平行地延伸的矩形状图案进行印刷。然后，将银的糊状组合物(例如银的含有量为15～100重量％)按照比绝缘基板1小一圈的尺寸的矩形状图案进行印刷，以覆盖金的糊状组合物的图案。然后，对绝缘基板1进行烧成(例如800℃左右)，从而形成金层2和银层3。通过烧成，在金层2和银层3的边界部分形成金和银的合金层4(图5中未图示，参照图7)。即，通过印刷、烧成，将金层2和银层3层叠并配置于绝缘基板1上。需说明的是，本实施方式中，并不是通过印刷来形成上述的阶梯部23，因而在该工序中不要求高精度。
(光刻、蚀刻工序)
通过光刻形成图5中用点划线表示那样的大致H字状的图案。然后，通过实施一次湿式蚀刻处理、即通过将配线基板浸渍于蚀刻液中，从而将除图5(a)中所示的由点划线包围的部分3a(大致H字状的图案)以外的部分溶解除去。
这里，构成金层2的金是电离趋势比构成银层3的银小的材质。因此，金层2的溶解速度(蚀刻速度)要比银层3的溶解速度(蚀刻速度)慢。本实施方式中，将以碘、碘化钾、水的混合比例设为1:2:10(wt比)的碘化钾溶液用作蚀刻液。这时，对于金层2和银层3，向着侧方进行溶解的速度(侧向蚀刻速度)会产生3倍左右的差异。
图6(a)是蚀刻处理后的配线基板的平面示意图，图6(b)是蚀刻处理后的配线基板的侧面截面示意图，显示图6(a)的vib-vib线切断截面。图7(a)是显示图6(a)的VII部的局部放大图，图7(b)是图7(a)的viib-viib线截面示意图。如图6和图7所示，蚀刻处理中，蚀刻从外表面开始进行，因此在银层3中上部最被溶解，并且溶解量向着下方变小。因此，如图7所示，一对大致H字状的图案之间的槽26中相对的侧面之间的尺寸，从上部向着下部逐渐变短。金层2中也是上部最被溶解，并且溶解量向着下方变小。因此，一对大致H字状的图案之间的槽27中相对的侧面之间的尺寸，从上部向着下部逐渐变短。
需说明的是，如上所述，对于金层2和银层3，银层3的溶解速度比金层2的溶解速度快。因此，槽26的间隔也比槽27的间隔大。
槽26的侧面是从银层3的上部越向着下方越向侧方(外方)扩大的倾斜面。同样地，槽27的侧面是从金层2的上部越向着下方越向侧方(外方)扩大的倾斜面。由于金层2与银层3相比溶解速度慢，因而在银层3与金层2的边界外周部形成阶梯部23。金层2形成为与银层3相比向侧方突出1μm左右。此外，通过烧成形成的合金层4，经过蚀刻处理而露出。即，通过蚀刻处理，在金层2与银层3的边界外周部，形成金和银的合金层4。通过在层叠结构部的外周侧配置金层2以及形成金和银的合金层4，从而提高了抑制迁移的效果，并且也提高了抑制硫化的效果。
参照图8～图10，对于迁移的抑制效果和硫化的抑制效果进行说明。图8和图9是显示针对配线基板的耐迁移性的实验结果的图表和表格。对于实验中所使用的配线基板，形成电极长度为30mm、电极间隔为100μm的图案。在金层2上层叠银层3后，对金层2和银层3一次性地(同时)进行光刻、蚀刻处理。环境条件为85℃、85％RH。在该环境下，施加直流32V的电压而连续通电，从而测量绝缘电阻值成为作为判定基准值的10MΩ以下为止的时间。
作为与本实施方式的比较例，将仅由膜厚为0.66μm的金层2构成电极的配线基板作为第一比较例，将仅由膜厚为3.3μm的银层3构成电极的配线基板作为第二比较例。准备两种本实施方式的配线基板，分别进行实验。本实施方式的第一配线基板中，金层2的膜厚为0.25μm，银层3的膜厚为0.80μm。即，第一配线基板中，金层2的膜厚是银层3的膜厚的1/3左右。本实施方式的第二配线基板中，金层2的膜厚为1.00μm，银层3的膜厚为1.57μm。即，第二配线基板中，金层2的膜厚为银层3的膜厚的2/3左右。
如图8和图9所示，就第一比较例801而言，即使连续通电时间超过2000小时，也几乎没有观察到绝缘电阻值的下降，得到很高的耐迁移性结果。就第二比较例802而言，连续通电时间尚未达到50小时，绝缘电阻值就成为了10MΩ(判定基准值)以下。如此，对于金层2和银层3而言，在耐迁移性方面产生很大的差异。但是，第一比较例801中仅由金层2构成电极，因而成本增加。
如图8和图9所示，就本实施方式的第一配线基板的例803而言，得到了如下结果：能够维持高绝缘电阻值直到连续通电时间为200小时为止。确认了第一配线基板与第二比较例802相比，耐迁移性大幅提高。就本实施方式的第二配线基板的例804而言，即使连续通电时间超过2000小时，也几乎没有观察到绝缘电阻值的下降，可知能够得到高耐迁移性。由该实验结果可知，通过提高金层2的膜厚的比率，能够实现耐迁移性的提高。即，通过改变金层19与银层20的膜厚的比率，能够根据需要来调整迁移的抑制程度。
图10是显示针对配线基板的耐硫化性的实验结果的表格。作为本实施方式的比较例，将仅由膜厚为0.65μm的金层2构成电极的配线基板作为第三比较例，将仅由膜厚为3.3μm的银层3构成电极的配线基板作为第四比较例。准备两种本实施方式的配线基板，分别进行实验。本实施方式的第三配线基板中，金层2的膜厚为0.3μm，银层3的膜厚为3.3μm。即，第三配线基板中，金层2的膜厚是银层3的膜厚的1/10左右。本实施方式的第四配线基板中，金层2的膜厚为3.3μm，银层3的膜厚为0.3μm。即，第四配线基板中，金层2的膜厚是银层3的膜厚的10倍左右。需说明的是，第四配线基板是金层2配置在上层、银层3配置在下层的构成，相当于后述的第二实施方式。
实验中，将各配线基板放置预定期间，将电阻值变动小于+1％的记为非常良好◎，将电阻值变动为+1％以上、小于+20％的记为良好○，将电阻值变动为+20％以上、小于+100％的记为不良△，将电阻值变动为+100％以上的记为差×。
如图10所示，对于第三比较例，即使放置36个月，电阻值也几乎没有变动，判定为非常良好。对于第四比较例，在1个月左右就被判定为不良，在3个月左右被判定为差。
对于本实施方式的第三配线基板，即使放置12个月，电阻值也几乎没有变动，判断为非常良好。对于第三配线基板，即使放置36个月，也判断为良好，得到高耐硫化性的结果。对于第四配线基，即使放置36个月，电阻值也几乎没有变动，判断为非常良好。由该实验结果可知，无论将金层2和银层3的哪一个配置在下层侧，通过构成为金层2和银层3的层叠结构，都能够得到高耐硫化性。此外，由该实验结果可知，通过提高金层2的膜厚的比率，能够实现耐硫化性的提高。即，通过改变金层19与银层20的膜厚的比率，能够根据需要调整抑制硫化的程度。
根据上述的实施方式，得到如下的作用效果。
(1)本实施方式所涉及的配线基板具有绝缘基板1和在绝缘基板1上层叠的银层3和金层2。金层2与银层3相比电离趋势小。通过对银层3和金层2进行一次蚀刻处理，从而在银层3与金层2的边界外周部设置金层2比银层3更向侧方突出的阶梯部23。通过设置使金层2比银层3更向侧方突出的阶梯部23或合金层24，从而能够提高耐迁移性。进而，能够提高耐硫化性。
(2)由于通过一次蚀刻处理形成使金层2比银层3更向侧方突出的阶梯部23，因而能够防止金层2与银层3产生位置偏移。根据本实施方式，能够使得金层2与银层3的位置精度(即金层2与银层3的相对位置偏移量的最大值)为10μm以下。此外，通过由金层2和银层3构成的层叠结构体，能够形成宽度尺寸为5μm以下的细微图案。进而，能够使得由金层2和银层3构成的层叠结构体彼此的间隔为10μm以下。因此，与专利文献1记载的发明相比，能够提供更高密度的配线基板。
(3)由于无需将蚀刻处理分成多次来进行，因而能够降低制造工序数。
-第二实施方式-
参照图11～图14，对第二实施方式所涉及的热敏头100B进行说明。图中，与第一实施方式相同或相当的部分赋予相同符号，主要对不同点进行说明。图11是与图4同样的图，是显示第二实施方式所涉及的热敏头100B的主要部分的示意图。
第一实施方式中，对在引线接合部18中银层20设置在金层19上的例进行了说明(参照图4)。与此相对，第二实施方式中，在引线接合部18B中，将金层19B设置在银层20B上，在金层19的上表面进行引线接合。
引线接合部18B中，金层19B比银层20B更向侧方突出，在银层20B和金层19B的边界外周部形成有阶梯部23B或合金层24B。对于这样的引线接合部18B的形成方法，参照图12～图14进行说明。需说明的是，图12～图14中，为了使说明易于理解，使用单纯的形状来进行说明。图12～图14中，省略了釉面层。
(金层和银层形成工序)
图12(a)是蚀刻处理前的配线基板的平面示意图，图12(b)是蚀刻处理前的配线基板的侧面截面示意图，显示图12(a)的xiib-xiib线切断截面。如图12所示，在矩形平板状的绝缘基板1上，将银的糊状组合物按照比绝缘基板1小一圈的尺寸的矩形状图案进行印刷。然后，在银的糊状组合物的图案的中央部上表面上，将金的糊状组合物按照与绝缘基板1的短边方向平行地延伸的矩形状图案进行印刷。然后，通过对绝缘基板1进行烧成(例如800℃左右)，从而形成金层2和银层3。通过烧成，在金层2和银层3的边界部分形成金和银的合金层4(图12中未图示，参照图14)。
(光刻、蚀刻工序)
通过光刻形成图12中用点划线表示那样的大致H字状的图案。然后，通过实施一次湿式蚀刻处理、即通过将配线基板浸渍于蚀刻液中，从而将除图12(a)中所示的由点划线包围的部分(大致H字状的图案)3a以外的部分溶解除去。
图13(a)是蚀刻处理后的配线基板的平面示意图，图13(b)是蚀刻处理后的配线基板的侧面截面示意图，显示图13(a)的xiiib-xiiib线切断截面。图14(a)是显示图13(a)的XIV部的局部放大图，图14(b)是图14(a)的xivb-xivb线截面示意图。如图13和图14所示，蚀刻处理中，蚀刻从外表面开始进行，因此在金层2中上部最被溶解，并且溶解量向着下方变小。因此，如图14所示，一对大致H字状的图案之间的槽27中相对的侧面之间的尺寸，从上部向着下部逐渐变短。银层3中也是上部最被溶解，并且溶解量向着下方变小。因此，一对大致H字状的图案之间的槽26中相对的侧面之间的尺寸，从上部向着下部逐渐变短。
需说明的是，如上所述，对于金层2和银层3，银层3的溶解速度比金层2的溶解速度快。因此，槽26的间隔也比槽27的间隔大。
槽26的侧面是从银层3的上部越向着下方越向侧方(外方)扩大的倾斜面。同样地，槽27的侧面是从金层2的上部向着下方越向侧方(外方)扩大的倾斜面。由于金层2与银层3相比溶解速度慢，因而在银层3与金层2的边界外周部形成阶梯部23。金层2形成为与银层3相比向着侧方突出。此外，通过烧成形成的合金层4，经过蚀刻处理而露出。即，通过蚀刻处理，在金层2与银层3的边界外周部，形成金和银的合金层4。通过在层叠结构部的外周侧配置金层2以及形成金和银的合金层4，提高了抑制迁移的效果，并且也提高了抑制硫化的效果。
如此，根据第二实施方式，实现了与第一实施方式同样的作用效果。
-第三实施方式-
参照图15，对第三实施方式所涉及的热敏头100C进行说明。图中，与第一实施方式相同或相当部分赋予相同符号，主要对不同点进行说明。图15是与图4同样的图，是显示第三实施方式所涉及的热敏头100C的主要部分的示意图。
第三实施方式所涉及的配线基板具有绝缘基板12、在绝缘基板12上设置的银层20C以及在绝缘基板12上设置在与银层20C同一平面上且电离趋势比银层20C小的金层19C。金层19C具有在银层20C的边缘部上重叠的重叠部19a和与银层20C不重叠的非重叠部19b，非重叠部19b构成为引线接合部(电极端子)18C。本实施方式中，银层20C和金层19的非重叠部19b分别隔着釉面层13而配置在绝缘基板12上。
第三实施方式中，通过使金层19C的重叠部19a与银层20C为层叠结构，从而能够通过烧成来形成金和银的合金层24C。此外，由于引线接合部18C仅由金层19C构成，因而耐迁移性和耐硫化性均高。
根据这样的第三实施方式，与第一实施方式同样地，能够提供耐迁移性和耐硫化性高的配线基板。
以下的变形也包括在本发明的范围内，也能够将变形例的一种或多种与上述实施方式进行组合。
(变形例1)
上述的实施方式中，对于将电离趋势大的第一导电层设为银层20、20B、20C，并将电离趋势小的第二导电层设为金层19、19B、19C的例子进行了说明，但本发明不限于此。也可以将第一导电层设为由铜形成的铜层、由铝形成的铝层，且第二导电层采用由铂形成的铂层、由钯形成的钯层。本发明能够适用于至少第二导电层的电离趋势比第一导电层小，且使第二导电层比第一导电层更向侧方突出来形成阶梯部23或合金层24、24B、24C的各种配线基板。
(变形例2)
第一和第二实施方式中，对于通过印刷、烧成来分别形成金层19、19B和银层20、20B的例子进行了说明，但本发明不限于此。还可以通过蒸镀、溅射来分别形成金层19、19B和银层20、20B，然后，对于金层19、19B与银层20、20B的层叠结构部，通过一次蚀刻处理来形成阶梯部23。需说明的是，在通过蒸镀、溅射来形成金层19、19B和银层20、20B时，不会形成上述的合金层24、24B。即，仅形成阶梯部23而不形成合金层24、24B的情形也包括在本发明的范围内。此外，仅形成合金层24、24B而不形成阶梯部23的情形也包括在本发明的范围内。仅形成合金层24、24B的情形也能够提高耐迁移性和耐硫化性。需说明的是，通过不仅形成阶梯部23而且还形成合金层24，能够大幅提高耐迁移性和耐硫化性，因而优选形成阶梯部23和合金层24的双方。
(变形例3)
在上述实施方式中，对于在单个电极17的引线接合部18形成阶梯部23的例子进行了说明，但本发明不限于此。也可以在未被绝缘性保护膜7被覆的配线部分形成阶梯部23或合金层24，来抑制迁移的发生。
(变形例4)
在上述的实施方式中，以具备釉面层13的热敏头100为例进行了说明，但本发明也可适用于不具备釉面层13的热敏头。
(变形例5)
在上述的实施方式中，对将本发明适用于热敏头的配线基板的例子进行了说明，但本发明不限于此。本发明可以用于各种电子设备的基板。例如，本发明也可以适用于由原料气体和水蒸气通过催化剂改性来制备氢的蒸汽转化器中的催化剂基板。
上述中说明了各种实施方式和变形例，但本发明不限于这些内容。在本发明的技术构思的范围内可以想到的其他方式也包括在本发明的范围内。
日本专利申请2015年第131532号(2015年6月30日申请)作为优先权基础申请的开示内容，作为引用文而引入到本文中。
符号说明
1绝缘基板、2金层、3银层、4合金层、5共通电极、5a电极面、5b带状电极、6发热电阻体、7绝缘性保护膜、8单个电极、9引线接合部、10金线、11驱动IC、12绝缘基板、13釉面层、14低纯度金层、15高纯度金层、16密封树脂、17单个电极、18引线接合部、19金层、20银层、23阶梯部、24、合金层、26槽、27槽、30印刷配线板、31连接器、32支撑板、50配线基板、100热敏头

Claims (7)

1.一种配线基板，具备：
绝缘性的基板、以及
端部具有电极端子的至少一对电极，
所述电极端子具备在所述基板上层叠的第一导电层和第二导电层，
所述第二导电层配置在所述基板上且与所述第一导电层相比难以发生迁移，
所述第一导电层配置在所述第二导电层上，
所述第二导电层的电离趋势比所述第一导电层小，
通过对所述第一导电层和所述第二导电层进行一次蚀刻处理，从而在所述第一导电层与所述第二导电层的边界外周部设置所述第二导电层比所述第一导电层更向侧方突出的阶梯部或合金部。
2.如权利要求1所述的配线基板，其中，进一步具备覆盖所述基板以及所述电极的除所述电极端子以外的部分的绝缘性保护膜，
所述阶梯部或所述合金部是从所述绝缘性保护膜露出的。
3.一种配线基板，具备：
绝缘性的基板、以及
端部具有电极端子的至少一对电极，
所述电极端子具备在所述基板上层叠的第一导电层和第二导电层，
所述第二导电层形成在所述基板上且与所述第一导电层相比难以发生迁移，
所述第一导电层形成在所述第二导电层上，
所述第二导电层的电离趋势比所述第一导电层小，
在所述第一导电层与所述第二导电层的边界外周部，形成有所述第二导电层比所述第一导电层更向侧方突出的阶梯部或合金部，
所述第一导电层与所述第二导电层的位置精度或者由所述第一导电层和所述第二导电层形成的层叠结构体的宽度或间隔为10μm以下。
4.如权利要求3所述的配线基板，其中，进一步具备覆盖所述基板以及所述电极的除所述电极端子以外的部分的绝缘性保护膜，
所述阶梯部或所述合金部是从所述绝缘性保护膜露出的。
5.一种热敏头，具备：
权利要求1或2所述的配线基板、
在所述基板上设置的釉面层、
在所述釉面层上设置的发热电阻体、
在所述釉面层上设置的共通电极和多个单个电极、
覆盖所述单个电极的一部分的绝缘性保护膜、
使电流流过所述单个电极的驱动IC、以及
将未被所述保护膜覆盖的所述单个电极的电极端子与所述驱动IC连接的金属线；
所述阶梯部或合金部形成在所述多个单个电极的各自的电极端子上。
6.一种热敏头，具备：
权利要求3或4所述的配线基板、
在所述基板上设置的釉面层、
在所述釉面层上设置的发热电阻体、
在所述釉面层上设置的共通电极和多个单个电极、
覆盖所述单个电极的一部分的绝缘性保护膜、
使电流流过所述单个电极的驱动IC、以及
将未被所述保护膜覆盖的所述单个电极的电极端子与所述驱动IC连接的金属线；
所述阶梯部或合金部形成在所述多个单个电极的各自的电极端子上。
7.一种配线基板的制造方法，其是具备绝缘性的基板和端部具有电极端子的电极的配线基板的制造方法，
将第一导电层和电离趋势比所述第一导电层小的第二导电层从所述绝缘性的基板侧按照所述第二导电层、所述第一导电层的顺序依次层叠配置在所述绝缘性的基板上，从而形成所述电极端子，
通过对所述第一导电层和所述第二导电层进行一次蚀刻处理，从而在所述第一导电层与所述第二导电层的边界外周部形成所述第二导电层比所述第一导电层更向侧方突出的阶梯部或合金部。
CN201680038327.5A 2015-06-30 2016-06-08 配线基板、热敏头和配线基板的制造方法 Active CN107710886B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015131532A JP2017017156A (ja) 2015-06-30 2015-06-30 配線基板、サーマルヘッドおよび配線基板の製造方法
JP2015-131532 2015-06-30
PCT/JP2016/067116 WO2017002565A1 (ja) 2015-06-30 2016-06-08 配線基板、サーマルヘッドおよび配線基板の製造方法

Publications (2)

Publication Number Publication Date
CN107710886A CN107710886A (zh) 2018-02-16
CN107710886B true CN107710886B (zh) 2020-06-12

Family

ID=57608446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680038327.5A Active CN107710886B (zh) 2015-06-30 2016-06-08 配线基板、热敏头和配线基板的制造方法

Country Status (3)

Country Link
JP (1) JP2017017156A (zh)
CN (1) CN107710886B (zh)
WO (1) WO2017002565A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6767296B2 (ja) * 2017-03-29 2020-10-14 京セラ株式会社 サーマルヘッドおよびサーマルプリンタ
JP7031205B2 (ja) 2017-09-29 2022-03-08 株式会社ニデック Ｏｃｔ装置
JP7181839B2 (ja) * 2019-06-05 2022-12-01 日本特殊陶業株式会社 配線基板、および配線基板の製造方法
JP7558035B2 (ja) 2020-11-13 2024-09-30 ローム株式会社 サーマルプリントヘッド及びその製造方法
JP2022133080A (ja) * 2021-03-01 2022-09-13 アオイ電子株式会社 サーマルヘッドの製造方法およびサーマルヘッド

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1662118A (zh) * 2004-02-25 2005-08-31 日本东北先锋公司 布线基板、布线基板的形成方法、有机el面板
CN103269862A (zh) * 2010-12-25 2013-08-28 京瓷株式会社 热敏头以及具备该热敏头的热敏打印机
CN104105336A (zh) * 2013-04-08 2014-10-15 青井电子株式会社 电路基板和使用其的热敏打印头

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57170543A (en) * 1981-04-14 1982-10-20 Murata Mfg Co Ltd Thick film printed circuit board
JPH02277649A (ja) * 1989-04-20 1990-11-14 Seiko Epson Corp サーマルヘッドの製造方法
JPH10209611A (ja) * 1997-01-24 1998-08-07 Matsushita Electric Ind Co Ltd 高密度配線基板の製造方法
JP4570390B2 (ja) * 2004-04-26 2010-10-27 京セラ株式会社 配線基板及びその製造方法
JP2008166479A (ja) * 2006-12-28 2008-07-17 Kobe Steel Ltd 配線基板、および、配線の形成方法
JP5952089B2 (ja) * 2012-01-25 2016-07-13 ローム株式会社 微細配線パターンの製造方法、およびサーマルプリントヘッド

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1662118A (zh) * 2004-02-25 2005-08-31 日本东北先锋公司 布线基板、布线基板的形成方法、有机el面板
CN103269862A (zh) * 2010-12-25 2013-08-28 京瓷株式会社 热敏头以及具备该热敏头的热敏打印机
CN104105336A (zh) * 2013-04-08 2014-10-15 青井电子株式会社 电路基板和使用其的热敏打印头

Also Published As

Publication number Publication date
WO2017002565A1 (ja) 2017-01-05
JP2017017156A (ja) 2017-01-19
CN107710886A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN107710886B (zh) 配线基板、热敏头和配线基板的制造方法
US7782173B2 (en) Chip resistor
CN107709021B (zh) 配线基板和热敏头
JP7107478B2 (ja) 抵抗素子及び抵抗素子アセンブリ
JP2006310277A (ja) チップ型ヒューズ
JP6763008B2 (ja) 配線基板の製造方法、およびサーマルヘッドの製造方法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP2007188971A (ja) ジャンパーチップ部品
WO2020170750A1 (ja) 抵抗器
JP2005078874A (ja) ジャンパーチップ部品及びジャンパーチップ部品の製造方法
JP2019153712A (ja) チップ抵抗器
WO2022091644A1 (ja) チップ抵抗器
JP7568500B2 (ja) サーマルプリントヘッドとその製造方法
JP7621753B2 (ja) 回路基板
CN113826173B (zh) 电阻器
JP2005191402A (ja) チップ抵抗器、チップ部品及びチップ抵抗器の製造方法
JP2000188204A (ja) 抵抗器およびその製造方法
JPH11204303A (ja) 抵抗器およびその製造方法
JP2023082211A (ja) チップ抵抗器
JPH10321404A (ja) 抵抗器およびその製造方法
JP2005079235A (ja) ジャンパーチップ部品及びジャンパーチップ部品の製造方法
CN115803830A (zh) 电阻器
JP2022189028A (ja) チップ部品
JP2007165358A (ja) チップ型コンデンサ
JP2000294402A (ja) 多連チップ抵抗器およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant