[go: up one dir, main page]

CN107689380A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN107689380A
CN107689380A CN201710655346.9A CN201710655346A CN107689380A CN 107689380 A CN107689380 A CN 107689380A CN 201710655346 A CN201710655346 A CN 201710655346A CN 107689380 A CN107689380 A CN 107689380A
Authority
CN
China
Prior art keywords
oxide semiconductor
insulating layer
semiconductor pattern
transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710655346.9A
Other languages
English (en)
Other versions
CN107689380B (zh
Inventor
李善熙
金歲玲
金恩贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107689380A publication Critical patent/CN107689380A/zh
Application granted granted Critical
Publication of CN107689380B publication Critical patent/CN107689380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/425—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer having different crystal properties in different TFTs or within an individual TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

一种半导体器件包括基底基板、设置在所述基底基板上的第一薄膜晶体管、设置在所述基底基板上的第二薄膜晶体管和设置在所述基底基板上的多个绝缘层。所述第一薄膜晶体管包括设置在所述基底基板上的第一输入电极、第一输出电极、第一控制电极和第一氧化物半导体图案。所述第二薄膜晶体管包括设置在所述基底基板上的第二输入电极、第二输出电极、第二控制电极和第二氧化物半导体图案。所述第一氧化物半导体图案包括结晶氧化物半导体，并且所述第二氧化物半导体图案包括具有与所述第一氧化物半导体图案的晶体结构不同的晶体结构的氧化物半导体。

Description

半导体器件
技术领域
本公开涉及半导体器件。更具体地，本公开涉及包括多个薄膜晶体管的半导体器件。
背景技术
显示设备通常包括多个像素和用于控制多个像素的驱动电路(例如，扫描驱动电路和数据驱动电路)。多个像素中的每一个可以包括显示元件和用于控制显示元件的像素驱动电路。像素驱动电路可以包括彼此连接的多个薄膜晶体管。
扫描驱动电路和/或数据驱动电路可以通过与多个像素相同的工艺形成。这样的驱动电路可以包括彼此连接的多个薄膜晶体管。
像素驱动电路的多个薄膜晶体管根据施加到像素驱动电路的每个薄膜晶体管的控制电极、输入电极和输出电极的驱动时序接收彼此不同的偏置电压。同样，扫描驱动电路和/或数据驱动电路的多个薄膜晶体管根据施加到扫描驱动电路和/或数据驱动电路的每个薄膜晶体管的控制电极、输入电极和输出电极的驱动时序接收彼此不同的偏置电压。
发明内容
本公开提供对反向偏置应力具有高抵抗力的半导体器件及其制造方法。
本发明构思的实施例提供一种半导体器件，包括基底基板、设置在基底基板上的第一薄膜晶体管、设置在基底基板上的第二薄膜晶体管以及设置在基底基板上的多个绝缘层。在这样的实施例中，第一薄膜晶体管包括设置在基底基板上的第一输入电极、第一输出电极、第一控制电极和第一氧化物半导体图案。在这样的实施例中，第二薄膜晶体管包括设置在基底基板上的第二输入电极、第二输出电极、第二控制电极和第二氧化物半导体图案。在这样的实施例中，第一氧化物半导体图案包括结晶氧化物半导体，并且第二氧化物半导体图案包括具有与第一氧化物半导体图案的晶体结构不同的晶体结构的氧化物半导体。
在实施例中，当第一薄膜晶体管截止时，第一控制电极可以具有比第一输出电极的电压电平低的电压电平，并且在第二薄膜晶体管截止时，第二控制电极可以具有比第二输出电极的电压电平高的电压电平。
在实施例中，半导体器件可以进一步包括连接到第一控制电极的扫描线、连接到第一输入电极的数据线和电连接到第二输出电极的有机发光二极管。
在实施例中，半导体器件可以进一步包括设置在基底基板和第一控制电极之间的遮光图案。
在实施例中，第二氧化物半导体图案可以包括非晶氧化物半导体。
在实施例中，第一氧化物半导体图案和第二氧化物半导体图案可以包括相同材料的氧化物。
在实施例中，第一氧化物半导体图案可以进一步包括非晶氧化物半导体。
在实施例中，多个绝缘层可以包括第一中间绝缘层和第二中间绝缘层，在这样的实施例中，第一中间绝缘层和第二中间绝缘层被设置在第一控制电极和第一氧化物半导体图案之间和第二控制电极和第二氧化物半导体图案之间中的一个，并且第一中间绝缘层和第二中间绝缘层中的一个被进一步设置在第一控制电极和第一氧化物半导体图案之间和第二控制电极和第二氧化物半导体图案之间中的另一个。
在实施例中，第一中间绝缘层和第二中间绝缘层中的每一个可以包括无机层。
在实施例中，第一中间绝缘层和第二中间绝缘层中的每一个可以进一步包括二氧化硅层。
在实施例中，第一中间绝缘层的厚度可以是第二中间绝缘层的厚度的大约10％至大约20％。
在实施例中，第一氧化物半导体图案可以被设置在基底基板和第一中间绝缘层之间，第二中间绝缘层可以被设置在第一中间绝缘层上，并且第一控制电极可以被设置在第二中间绝缘层上。
在实施例中，多个绝缘层可以进一步包括下绝缘层。在这样的实施例中，下绝缘层被设置在基底基板和第二氧化物半导体图案之间，第二氧化物半导体图案被设置在下绝缘层和第二中间绝缘层之间，并且第二控制电极被设置在第二中间绝缘层上。
在实施例中，第一控制电极被设置在基底基板和第一中间绝缘层之间，并且第一氧化物半导体图案被设置在第一中间绝缘层上。
在实施例中，多个绝缘层可以进一步包括上绝缘层，并且上绝缘层被设置在第一氧化物半导体图案上。
在实施例中，第二控制电极可以被设置在基底基板和第一中间绝缘层之间，第二中间绝缘层可以被设置在第一中间绝缘层上，并且第二氧化物半导体图案可以被设置在第二中间绝缘层上。
根据实施例，在第一薄膜晶体管截止时，反向偏置电压被施加在第一控制电极和第一输出电极之间。在实施例中，在薄膜晶体管中发生反向偏置应力时，第一薄膜晶体管的电压-电流特性被偏移的现象可以基本上被最小化。
附图说明
当结合附图考虑时，参考以下详细描述，本公开的上述和其它优点将变得显而易见，附图中：
图1是示出根据本公开的示例性实施例的显示装置的框图；
图2是示出根据本公开的示例性实施例的半导体器件的剖视图；
图3是示出氧化物半导体图案的晶体结构的透射电子显微镜图像的视图；
图4是示出根据氧化物半导体图案的吸收系数的能级的图；
图5A至图5I是示出根据本公开的示例性实施例的制造半导体器件的方法的剖视图；
图6是示出根据本公开的示例性实施例的半导体器件的剖视图；
图7A是根据本公开的示例性实施例的像素的等效电路图；
图7B是示出用于驱动图7A所示的像素的驱动信号的波形图；
图8A和图8B是示出根据本公开的示例性实施例的像素的剖视图；
图9是示出根据本公开的示例性实施例的半导体器件的剖视图；以及
图10A至图10G是示出根据本公开的示例性实施例的制造半导体器件的方法的剖视图。
具体实施方式
可以理解，当元件或层被称作位于另一个元件或层“上”、或者“连接到”或“耦接到”另一个元件或层时，该元件或层可以直接位于其它元件或层上、或者直接连接到或耦接到其它元件或层，或者可以存在中间元件或层。相反，当元件或层被称作“直接位于”另一个元件或层“上”、或者“直接连接到”或“直接耦接到”另一个元件或层时，不存在中间元件或层。相同的附图标记始终指代相同的元件。这里所使用的术语“和/或”包括所列出的相关联项目中的一个或多个的任意组合和所有组合。
可以理解，尽管本文可以使用术语第一、第二等来描述各种元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应当受限于这些术语。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开来。因此，以下所讨论的第一元件、第一部件、第一区域、第一层或第一部分可以被命名为第二元件、第二部件、第二区域、第二层或第二部分，而不背离本发明的教导。
为了易于描述，本文可以使用空间上相对的词语，例如“下面”、“下方”、“下”、“上方”和“上”等，以描述如图中所示的一个元件或特征与另一个元件或特征的关系。可以理解，空间上相对的词语意在除图中描绘的方位之外还包含处于使用中或操作中的设备的不同方位。例如，如果图中的设备被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件就会被定位为在其它元件或特征“上方”。因此，示例性词语“下方”可以包含上方和下方的两种方位。设备可以以其它方式定位(旋转90度或以其它定位)，并且可以对本文使用的空间上相对的描述语言进行相应的解释。
本文所使用的术语的目的仅在于描述特定的实施例，并不意在限制本发明。本文所使用的单数形式“一”和“所述”同样意在包括复数形式，除非上下文清楚地给出其它指示。“或”意思是“和/或”。本文所使用的词语“和/或”包括所列出的相关联项目中的一个或多个的任意组合和所有组合。进一步理解，词语“包括”和/或“包含”在本说明书中使用时指明存在所陈述的特征、整体、步骤、操作、元件、和/或部件，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或附加。
除非有其它限定，本文所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常的理解相同的含义。进一步可以理解，诸如那些在常用词典中所限定的术语应当被解释为具有与该术语在相关技术的语境中相一致的含义，而不应以理想化的或过于正式的意义来解释，除非这里明确进行了这种限定。
下文中将结合附图详细描述本发明。
图1是示出根据本公开的示例性实施例的显示装置的框图。显示装置的示例性实施例包括时序控制器TC、扫描驱动电路SDC、数据驱动电路DDC和显示面板DP。在本公开的示例性实施例中，显示面板DP可以是有机发光显示面板。然而，在这样的实施例中，显示面板的类型可以不限于此。
在这样的实施例中，时序控制器TC接收输入图像信号(未示出)并转换输入图像信号的数据格式以适于数据驱动电路DDC的规格，并产生图像数据D-RGB。时序控制器TC可以输出图像数据D-RGB和各种控制信号DCS和SCS。
在这样的实施例中，扫描驱动电路SDC从时序控制器TC接收各种控制信号DCS和SCS中的扫描控制信号SCS。扫描控制信号SCS可以包括启动扫描驱动电路SDC的操作的垂直启动信号和确定信号的输出时序的时钟信号。扫描驱动电路SDC产生多个扫描信号，并且将多个扫描信号顺序地分别输出到多条扫描线SL1至SLn，这将在稍后描述。在这样的实施例中，扫描驱动电路SDC响应于扫描控制信号SCS而产生多个发光控制信号，并将多个发光控制信号分别输出到多条发光线EL1至ELn，这将在稍后描述。
在示例性实施例中，如图1所示，多个扫描信号和多个发光控制信号可以从同一扫描驱动电路SDC输出，但是本发明构思不限于此。在本公开的替代性示例性实施例中，显示装置可以包括多个扫描驱动电路，并且多个扫描驱动电路中的每一个可以输出来自多个扫描信号的多个扫描信号组中的一组，并且输出来自多个发光控制信号的多个发光控制信号组中的一组。在本公开的示例性实施例中，可以单独提供用于输出多个扫描信号的驱动电路和用于输出多个发光控制信号的驱动电路。
数据驱动电路DDC从时序控制器TC接收图像数据D-RGB和各种控制信号DCS和SCS中的数据控制信号DCS。数据驱动电路DDC将图像数据D-RGB转换为数据信号，并将数据信号分别输出到多条数据线DL1至DLm，这将在稍后描述。数据信号是与图像数据D-RGB的灰度值对应的模拟电压。
有机发光显示面板DP包括多条扫描线SL1至SLn、多条发光线EL1至ELn、多条数据线DL1至DLm以及多个像素PX。多条扫描线SL1至SLn在第一方向DR1上延伸，并被布置在与第一方向DR1垂直的第二方向DR2上。多条发光线EL1至ELn中的每一条可以与多条扫描线SL1至SLn中的对应扫描线平行而布置。多条数据线DL1至DLm与多条扫描线SL1至SLn交叉，并且与多条扫描线SL1至SLn绝缘。多个像素PX中的每一个连接到多条扫描线SL1至SLn中的对应扫描线、多条发光线EL1至ELn中的对应发光线和多条数据线DL1到DLm中的对应数据线。
多个像素PX中的每一个接收第一电压ELVDD和具有比第一电压ELVDD低的电压电平的第二电压ELVSS。多个像素PX中的每一个连接到施加了第一电压ELVDD的电源线PL。多个像素PX中的每一个连接到接收初始化电压Vint的初始化线RL。
多个像素PX中的每一个可以电连接到三条扫描线。如图1所示，布置在第二像素行中的像素PX可以连接到第一扫描线SL1至第三扫描线SL3。
虽然图中未示出，但是有机发光显示面板DP可以进一步包括多条虚拟扫描线。在一个示例性实施例中，例如，有机发光显示面板DP可以进一步包括连接到布置在第一像素行中的像素PX的虚拟扫描线和连接到布置在最后像素行(例如第n像素行)中的像素PX的虚拟扫描线。在示例性实施例中，连接到多条数据线DL1至DLm中的同一条的像素PX(以下称为像素列的像素)彼此连接。在像素列的像素PX中彼此相邻的两个像素PX彼此电连接。
多个像素PX可以包括显示红色的红色像素、显示绿色的绿色像素和显示蓝色的蓝色像素。多个像素PX中的每一个包括有机发光二极管(未示出)和控制有机发光二极管的操作的像素驱动电路(未示出)。红色像素的有机发光二极管、绿色像素的有机发光二极管和蓝色像素的有机发光二极管可以分别包括材料彼此不同的有机发光层。
像素驱动电路可以包括多个薄膜晶体管(以下称为晶体管)和电容器。扫描驱动电路SDC和数据驱动电路DDC中的至少一个可以包括多个晶体管，该多个晶体管通过与像素驱动电路相同的工艺提供或形成。
多条扫描线SL1至SLn、多条发光线EL1至ELn、多条数据线DL1至DLm、电源线PL、初始化线RL、多个像素PX、扫描驱动电路SDC和数据驱动电路DDC可以通过光刻工艺提供或形成在基底基板SUB(图2所示)上。多个绝缘层可以通过沉积工艺和涂覆工艺提供或形成在基底基板SUB上。在示例性实施例中，可以重复执行这样的工艺。多个绝缘层中的每一个可以是覆盖显示面板DP的整个表面(例如，将参见图2描述的基底基板SUB的整个上表面)的薄膜，并且包括与显示面板DP的特定元件重叠的至少一个绝缘图案。绝缘层包括有机层和/或无机层。在示例性实施例中，用于保护多个像素PX的封装层(未示出)可以被设置或形成在基底基板SUB上。
图2是示出根据本公开的示例性实施例的半导体器件的剖视图。图3是示出氧化物半导体图案的晶体结构的透射电子显微镜图像的视图。图4是示出根据氧化物半导体图案的吸收系数的能级的图。
在示例性实施例中，如图2所示，半导体器件包括设置在基底基板SUB的上表面上的第一晶体管T1和第二晶体管T2。基底基板SUB的上表面是由第一方向DR1(参见图1)和第二方向DR2(参见图1)限定的平面。像素驱动电路、扫描驱动电路SDC或数据驱动电路DDC的一部分可以包括图2的半导体器件或由其限定。
第一晶体管T1包括第一输入电极DE1、第一输出电极SE1、第一控制电极GE1和第一氧化物半导体图案OSP1。第二晶体管T2包括第二输入电极DE2、第二输出电极SE2、第二控制电极GE2和第二氧化物半导体图案OSP2。
在示例性实施例中，如图2所示，第一晶体管T1和第二晶体管T2可以在第一方向DR1上彼此间隔开，但本发明构思不限于此。在示例性实施例中，第一晶体管T1和第二晶体管T2可以彼此独立地设计。在可替代的示例性实施例中，第一晶体管T1的第一输入电极DE1和第一输出电极SE1在第一方向DR1上间隔开，并且第二晶体管T2的第二输入电极DE2和第二输出电极SE2在基底基板SUB的上表面上与第一方向DR1交叉的不同方向上间隔开。
在示例性实施例中，缓冲层BFL可以被设置在基底基板SUB上。缓冲层BFL提高了基底基板SUB和导电图案之间或基底基板SUB和半导体图案之间的啮合力。缓冲层BFL可以进一步包括无机层。尽管图中未示出，但是阻挡层可以进一步被设置在基底基板SUB的上表面上，以有效地防止外来杂质进入。缓冲层BFL和阻挡层可以被选择性提供或省略。
基底基板SUB可以包括例如塑料基板、玻璃基板或金属基板。塑料基板可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧树脂、聚氨酯树脂、纤维素树脂、硅氧烷类树脂、聚酰亚胺类树脂、聚酰胺类树脂和二萘嵌苯树脂中的至少一种。
第一氧化物半导体图案OSP1被设置在缓冲层BFL上。在示例性实施例中，第一绝缘层10(或下绝缘层)被设置在缓冲层BFL上。第一氧化物半导体图案OSP1和第一绝缘层10被直接设置在缓冲层BFL的上表面上。第一氧化物半导体图案OSP1和第一绝缘层10在缓冲层BFL的上表面上彼此间隔开。在可替代的示例性实施例中，第一绝缘层10可以被省略。
第二氧化物半导体图案OSP2被设置在第一绝缘层10上。在示例性实施例中，第一绝缘层10可以由绝缘图案限定，该绝缘图案被提供以与第二氧化物半导体图案OSP2重叠。在这样的实施例中，当在第三方向DR3上从俯视图观察时，第二氧化物半导体图案OSP2被设置在第一绝缘层10里面或暴露第一绝缘层10的至少一部分。
在示例性实施例中，第二绝缘层20(或第一中间绝缘层)和第三绝缘层30(或第二中间绝缘层)被依次设置或堆叠在第一氧化物半导体图案OSP1上，并且第三绝缘层30进一步被设置在第二氧化物半导体图案OSP2上。
第二绝缘层20包括与第一氧化物半导体图案OSP1重叠的绝缘图案。第二绝缘层20被设置在第一氧化物半导体图案OSP1和第三绝缘层30之间。
第三绝缘层30包括第一绝缘图案30-1和第二绝缘图案30-2，第一绝缘图案30-1和第二绝缘图案30-2可以被设置为分别与第一氧化物半导体图案OSP1和第二氧化物半导体图案OSP2重叠。当在第三方向DR3上从俯视图观察时，第三绝缘层30的第一绝缘图案30-1被设置在第二绝缘层20的绝缘图案里面，或者暴露第二绝缘层20的绝缘图案的至少一部分。
第二绝缘层20暴露第一氧化物半导体图案OSP1的两个区域。暴露的两个区域的平面形状没有特别限制。在剖视图中，第一氧化物半导体图案OSP1包括第一区域、第二区域和第三区域。第一区域与第一绝缘图案30-1重叠并且被设置在第二区域和第三区域之间。
第二绝缘图案30-2暴露第二氧化物半导体图案OSP2的两个区域。暴露的两个区域的平面形状没有特别限制。在剖视图中，第二氧化物半导体图案OSP2包括第一区域、第二区域和第三区域。第一区域与第二绝缘图案30-2重叠并且被设置在第二区域和第三区域之间。
第一控制电极GE1被设置在第一绝缘图案30-1上，并且第二控制电极GE2被设置在第二绝缘图案30-2上。第四绝缘层40(即，上绝缘层)被设置在缓冲层BFL上。第四绝缘层40可以至少部分地覆盖设置在第一控制电极GE1和缓冲层BFL之间的元件以及设置在第二控制电极GE2和缓冲层BFL之间的元件。
在示例性实施例中，第五绝缘层50被设置在第四绝缘层40上。第五绝缘层50可以提供平坦的上表面。第五绝缘层50可以包括有机材料和/或无机材料。在本公开的可替代的示例性实施例中，第五绝缘层50可以被省略。
第一接触孔CH1和第二接触孔CH2通过绝缘层限定或形成，以分别暴露第一氧化物半导体图案OSP1的第二区域和第三区域。第三接触孔CH3和第四接触孔CH4通过绝缘层限定或形成，以分别暴露第二氧化物半导体图案OSP2的第二区域和第三区域。在一个示例性实施例中，例如，第一接触孔CH1至第四接触孔CH4通过第四绝缘层40和第五绝缘层50限定或形成。
在本公开的示例性实施例中，第二绝缘层20和/或第三绝缘层30可以完全覆盖第一氧化物半导体图案OSP1和第二氧化物半导体图案OSP2。在这样的实施例中，第一接触孔CH1至第四接触孔CH4中的每一个可以通过第二绝缘层20和/或第三绝缘层30限定或形成。
第一输入电极DE1和第一输出电极SE1被设置在第五绝缘层50上。第一输入电极DE1和第一输出电极SE1分别经由第一接触孔CH1和第二接触孔CH2与第一氧化物半导体图案OSP1的第二区域和第三区域接触或连接。第二输入电极DE2和第二输出电极SE2被设置在第五绝缘层50上。第二输入电极DE2和第二输出电极SE2分别经由第三接触孔CH3和第四接触孔CH4与第二氧化物半导体图案OSP2的第二区域和第三区域接触或连接。
第一绝缘层10至第四绝缘层40可以包括无机材料。无机材料可以包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。
第一绝缘层10和第二绝缘层20可以被设置在彼此不同的层上，或者通过同一工艺同时提供或形成。在示例性实施例中，在第一绝缘层10和第二绝缘层20通过同一工艺同时提供或形成的情况下，第一绝缘层10和第二绝缘层20可以包括相同的材料并具有相同的厚度。
第三绝缘层30可以包括与第二绝缘层20相同的材料。第三绝缘层30可以具有比第二绝缘层20更大的厚度。第二绝缘层20的厚度可以是第三绝缘层30的厚度的大约10％至大约20％。在一个示例性实施例中，例如，第三绝缘层30的厚度可以在约1000埃至约的范围内，并且第二绝缘层20的厚度可以在大约至大约的范围内。
在第二绝缘层20仅设置在第一晶体管T1上并且具有相对薄的厚度的示例性实施例中，第一晶体管T1的电流增益可以被增加。与第二晶体管T2相比，第一晶体管T1的第一控制电极GE1的每单位面积的电容减小率可以被最小化。
第一绝缘层10、第二绝缘层20和第三绝缘层30可以包括彼此相同的材料。第一绝缘层10、第二绝缘层20和第三绝缘层30可以包括无机层。无机层可以具有低的氢浓度。无机层的氢浓度可以小于1021每平方厘米(/cm2)。第一绝缘层10至第三绝缘层30与第一氧化物半导体图案OSP1和第二氧化物半导体图案OSP2接触，以防止第一氧化物半导体图案OSP1和第二氧化物半导体图案OSP2被高浓度的氢还原并且在形成无机层的过程中具有导电性。具有相对低的氢浓度的氧化硅层可以被应用于第一绝缘层10至第三绝缘层30。
第一氧化物半导体图案OSP1和第二氧化物半导体图案OSP2可以包括例如氧化铟锡(“ITO”)、氧化铟镓锌(“IGZO”)、氧化锌(ZnO)或氧化铟锌(“IZO”)。第一氧化物半导体图案OSP1和第二氧化物半导体图案OSP2可以包括相同材料的氧化物。第一氧化物半导体图案OSP1可以包括结晶氧化物半导体。结晶氧化物半导体可以在垂直方向上结晶。在图2中，垂直方向表示第三方向DR3，并且被限定为垂直于基底基板SUB的上表面的法线方向。垂直结晶氧化物半导体可以被限定为具有与半导体图案(例如，沟道区)的法线方向平行的生长轴的氧化物半导体。此外，垂直结晶氧化物半导体可以被限定为c轴对准的晶体氧化物半导体。第一氧化物半导体图案OSP1可以部分结晶。因此，第一氧化物半导体图案OSP1可以进一步包括非晶氧化物半导体。
第二氧化物半导体图案OSP2包括具有与第一氧化物半导体图案OSP1的晶体结构不同的晶体结构的氧化物半导体。第二氧化物半导体图案OSP2可以包括非晶氧化物半导体。在示例性实施例中，第二氧化物半导体图案OSP2可以包括结晶氧化物半导体。然而，第二氧化物半导体图案OSP2中的结晶氧化物半导体的密度(或晶粒尺寸)可以小于第一氧化物半导体图案OSP1中的结晶氧化物半导体的密度(或晶粒尺寸)。这里，垂直结晶氧化物半导体可以具有非晶半导体与单晶半导体之间的结晶度。
在可替代的示例性实施例中，第二氧化物半导体图案OSP2可以包括结晶氧化物半导体，并且第一氧化物半导体图案OSP1可以包括具有与第二氧化物半导体图案OSP2的晶体结构不同的晶体结构的氧化物半导体。
图3是示出垂直晶体氧化铟镓锌(“YC-IGZO”)、纳米晶体氧化铟镓锌(“NC-IGZO”)和非晶氧化铟镓锌(“非晶-IGZO”)的透射电子显微镜图像的图。氧化物半导体的密度可以随着晶体尺寸的增加而增加。
根据图4，随着晶体尺寸的增加，与吸收系数相对应的能级减小。由图4中的图计算的与吸收系数对应的能级被示出在以下的表1中。
表1
参见图2至图4，如上所述，在子间隙状态下，第一晶体管T1的吸收系数比第二晶体管T2小。
与第二晶体管T2相比，第一晶体管T1具有减小的氧缺乏，使得即使当反向偏置应力施加到第一晶体管T1时，第一晶体管T1的电压-电流特性可以不向反向侧偏移或偏移一点。由于通过第一氧化物半导体图案OSP1的结晶而使第一晶体管T1的深能级陷阱减少，因而由上述反向偏置温度光照应激(“NBTIS”)引起的阈值电压的变化量ΔVth减小了。因此，第一晶体管T1的阈值电压向反向侧偏移可以被最小化。
尽管在图中未示出，但是在示例性实施例中，第一晶体管T1和第二晶体管T2的堆叠结构可以被进行各种修改。在这样的实施例中，第一氧化物半导体图案OSP1包括结晶氧化物半导体，例如垂直结晶氧化物半导体，并且第二氧化物半导体图案OSP2包括具有与第一氧化物半导体图案OSP1不同的晶体结构的氧化物半导体，例如非晶氧化物半导体。
在一个可替代的示例性实施例中，例如，第二绝缘层20和第一绝缘图案30-1中的一个可以被设置在第一氧化物半导体图案OSP1和第一控制电极GE1之间，并且第二绝缘层20和第一绝缘图案30-1中的另一个可以被设置在第一氧化物半导体图案OSP1和缓冲层BFL之间。第一绝缘层10的位置可以改变为在第二氧化物半导体图案OSP2和第二控制电极GE2之间。
图5A至图5I是示出根据本公开的示例性实施例的制造半导体器件的方法的剖视图。
在示例性实施例中，如图5A所示，缓冲层BFL被提供或形成在基底基板SUB的上表面上。无机材料可以被沉积、涂覆或印刷以形成缓冲层BFL。第一氧化物半导体图案OSP1被提供或形成在缓冲层BFL的部分区域上。在缓冲层BFL的整个上表面上形成氧化物半导体层之后，氧化物半导体层可以通过光刻工艺图案化。
在这样的实施例中，用于形成氧化物半导体的工艺条件可以被控制以调节氧化物半导体的晶体性状。在这样的实施例中，氧化物半导体层可以通过溅射工艺提供或形成，并且溅射工艺的例如温度、功率、工艺压力或氧分压可以被调节。在一个示例性实施例中，例如，当氧分压和功率增加时，结晶氧化物半导体层可以被形成。
在示例性实施例中，如图5B所示，第一栅极绝缘层GIL1被提供或形成在缓冲层BFL和缓冲层BFL上的第一氧化物半导体图案OSP1上。无机材料或有机材料可以被沉积、涂覆或印刷以形成第一栅极绝缘层GIL1。
在示例性实施例中，如图5C所示，第二氧化物半导体图案OSP2被提供或形成在第一栅极绝缘层GIL1上。在第一栅极绝缘层GIL1的整个上表面上形成氧化物半导体层之后，可以通过光刻工艺图案化氧化物半导体层，以形成第二氧化物半导体图案OSP2。
在示例性实施例中，如图5D所示，第二栅极绝缘层GIL2被提供或形成在第一栅极绝缘层GIL1上以覆盖第一氧化物半导体图案OSP1和第二氧化物半导体图案OSP2。第二栅极绝缘层GIL2可以被提供或形成在第一栅极绝缘层GIL1的整个上表面上。无机材料或有机材料可以被沉积、涂覆或印刷以形成第二栅极绝缘层GIL2。
在示例性实施例中，如图5E所示，第一控制电极GE1和第二控制电极GE2被提供或形成在第二栅极绝缘层GIL2上。在第二栅极绝缘层GIL2上形成导电层之后，导电层被图案化有导电图案，以使导电图案分别与第一氧化物半导体图案OSP1和第二氧化物半导体图案OSP2重叠。导电层可以通过沉积工艺提供或形成。
在示例性实施例中，如图5F所示，第一栅极绝缘层GIL1和第二栅极绝缘层GIL2被图案化。在这样的实施例中，使用蚀刻剂对第一栅极绝缘层GIL1和第二栅极绝缘层GIL2进行图案化，以使在第一氧化物半导体图案OSP1的两个端部中限定的第二区域和第三区域被暴露。使用相同的蚀刻剂对第二栅极绝缘层GIL2进行图案化，以使在第二氧化物半导体图案OSP2的两个端部中限定的第二区域和第三区域被暴露。除了与第一氧化物半导体图案OSP1上的第二绝缘层20(参见图2)的绝缘图案重叠的区域和与第二氧化物半导体图案OSP2重叠的区域，蚀刻第一栅极绝缘层GIL1。在这样的实施例中，图2所示的第一绝缘层10和第二绝缘层20由第一栅极绝缘层GIL1形成。除了与第二绝缘层20的绝缘图案上的第一绝缘图案30-1(参见图2)的绝缘图案重叠的区域和与第二氧化物半导体图案OSP2的部分区域(中心区域)重叠的区域，蚀刻第二栅极绝缘层GIL2。在这样的实施例中，第三绝缘层30的第一绝缘图案30-1和第二绝缘图案30-2由第二栅极绝缘层GIL2形成。
在示例性实施例中，如图5G所示，钝化层PSL被提供或形成在缓冲层BFL上。钝化层PSL可以被提供或形成在缓冲层BFL的整个上表面上，以覆盖提供在缓冲层BFL的上表面上的层。无机材料或有机材料可以被沉积、涂覆或印刷以形成钝化层PSL。钝化层PSL与图2的第四绝缘层40对应。
在示例性实施例中，如图5H所示，平坦化层FL被提供或形成在钝化层PSL上，并且通过平坦化层FL形成第一接触孔CH1至第四接触孔CH4。平坦化层FL与图2的第五绝缘层50对应。无机材料或有机材料可以被沉积、涂覆或印刷以形成平坦化层FL。通过光刻工艺形成第一接触孔CH1至第四接触孔CH4。第一接触孔CH1至第四接触孔CH4中的每一个穿透平坦化层FL和钝化层PSL。
在示例性实施例中，如图5I所示，第一输入电极DE1、第一输出电极SE1、第二输入电极DE2和第二输出电极SE2被提供或形成在平坦化层FL上。通过沉积、涂覆或印刷工艺在平坦化层FL上形成导电层之后，通过光刻工艺图案化导电层，以形成第一输入电极DE1、第一输出电极SE1、第二输入电极DE2和第二输出电极SE2。
第一输入电极DE1和第一输出电极SE1被提供为在第一接触孔CH1和第二接触孔CH2中延伸，以分别经由第一接触孔CH1和第二接触孔CH2接触第一氧化物半导体图案OSP1的第二区域和第三区域。第二输入电极DE2和第二输出电极SE2被提供为在第三接触孔CH3和第四接触孔CH4中延伸，以分别经由第三接触孔CH3和第四接触孔CH4接触第二氧化物半导体图案OSP2的第二区域和第三区域。有机发光二极管可以被进一步提供或形成在平坦化层FL上，以从图5I所示的半导体器件形成显示面板。
图6是示出根据本公开的示例性实施例的半导体器件的剖视图。
在示例性实施例中，如图6所示，半导体器件进一步包括设置在基底基板SUB和第一控制电极GE1之间的遮光图案LSP。遮光图案LSP可以有效地防止外部光被施加到第一氧化物半导体图案OSP1。这里，外部光包括从显示设备的外部输入的光或显示设备的有机发光二极管产生的光。遮光图案LSP包括阻挡光的材料，并且遮光图案LSP的材料没有特别限制。遮光图案LSP可以包括包含染料和颜料的有色有机材料、具有特定颜色的无机材料或金属。
在这样的实施例中，在提供上面参考图5A描述的缓冲层BFL之前，预备遮光层可以被提供在基底基板SUB上，并且然后对预备遮光层进行图案化以形成遮光图案LSP。在可替代的示例性实施例中，遮光层可以被印刷在基底基板SUB的特定区域上以形成遮光图案LSP。遮光图案LSP具有比第一氧化物半导体图案OSP1大的尺寸，以使当从俯视图观察时，第一氧化物半导体图案OSP1被设置在遮光图案LSP的里面。遮光图案LSP可以有效地防止由发射到第一晶体管T1的光造成的第一晶体管T1的阈值电压向反向侧移动。当光被施加到第一氧化物半导体图案OSP1时，NBTIS现象被加速。在这样的实施例中，遮光图案LSP可以有效地阻挡光供给至第一氧化物半导体图案OSP1。设置在具有顶栅结构的晶体管下的遮光图案LSP阻挡从基底基板SUB的外部接近的外部光。在本公开的示例性实施例中，有机发光显示面板可以使用透明面板实现，并且外部光可以是自然光。
根据本公开的示例性实施例的半导体器件可以进一步包括遮光图案，以有效防止外部光被施加到第二氧化物半导体图案OSP2。
图7A是根据本公开的示例性实施例的像素的等效电路图，并且图7B是示出用于驱动图7所示的像素的驱动信号的波形图。在图7A中，为了便于说明，仅示出了连接到多条数据线DL1至DLm中的第k条数据线DLk的第i个像素PXi。
第i个像素PXi包括有机发光二极管OLED和控制有机发光二极管OLED的像素驱动电路。像素驱动电路可以包括七个晶体管T1至T7和单个存储电容器Cst。在图7中，七个晶体管T1至T7中的每一个晶体管为n型薄膜晶体管的一个示例性实施例被示出。这里，晶体管可以指薄膜晶体管。
驱动晶体管控制供给至有机发光二极管OLED的驱动电流。在本公开的示例性实施例中，驱动晶体管可以是第二晶体管T2。第二晶体管T2的输出电极连接到有机发光二极管OLED。第二晶体管T2的输出电极可以直接与有机发光二极管OLED的阳极接触或连接到有机发光二极管OLED的阳极，或者可以通过另一个晶体管连接到有机发光二极管OLED。
控制晶体管的控制电极可以接收控制信号。施加到第i个像素PXi的控制信号包括第(i-1)个扫描信号Si-1、第i个扫描信号Si、第(i+1)个扫描信号Si+1、数据信号Di和第i个发光控制信号Ei。在本发明的示例性实施例中，控制晶体管可以包括第一晶体管T1、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。
第四晶体管T4的输出电极和第二晶体管T2的控制电极之间的节点被定义为第一节点N1，并且第七晶体管T7与存储电容器Cst之间的节点被定义为第二节点N2。
第二晶体管T2包括经由第五晶体管T5接收第一电压ELVDD的输入电极、耦接到第一节点N1的控制电极、以及输出电极。第二晶体管T2的输出电极通过第六晶体管T6向有机发光二极管OLED提供第一电压ELVDD。第二晶体管T2的输入电极通过第三晶体管T3耦接到第一节点N1。第二晶体管T2响应于第一节点N1的电压电平控制提供到有机发光二极管OLED的驱动电流。
第一晶体管T1包括连接到第k条数据线DLk的输入电极、连接到第i条扫描线SLi的控制电极和连接到第二晶体管T2的输出电极的输出电极。第一晶体管T1被施加到第i条扫描线SLi的扫描信号Si(以下称为第i个扫描信号)导通，并将施加到第k条数据线DLk的数据信号Di供给至存储电容器Cst。第一晶体管T1可以被称为开关晶体管。
第三晶体管T3包括连接到第二晶体管T2的输入电极的输入电极、连接到第i条扫描线SLi的控制电极和耦接到第一节点N1的输出电极。第三晶体管T3响应于第i个扫描信号Si而导通。
当第一晶体管T1和第三晶体管T3导通时，第二晶体管T2以二极管形式连接在第一晶体管T1和第三晶体管T3之间。因此，第一晶体管T1通过导通的第二晶体管T2和第三晶体管T2电连接到第一节点N1。
存储电容器Cst耦接在第一节点N1和有机发光二极管OLED之间。存储电容器Cst充入与施加到第一节点N1的电压相对应的电压。
第四晶体管T4包括连接到电源线PL的输入电极、接收第(i-1)个扫描信号Si-1的控制电极和耦接到第一节点N1的输出电极。第四晶体管T4响应于第(i-1)个扫描信号Si-1而开关。第四晶体管T4的控制电极可以连接到第(i-1)条扫描线SLi-1。施加第(i-1)个扫描信号Si-1的信号线可以改变为虚拟信号线。
第五晶体管T5包括连接到电源线PL的输入电极、连接到第i条发光线ELi的控制电极和耦接到第二晶体管T2的输入电极的输出电极。响应于第i个发光控制信号Ei，第五晶体管T5导通或截止。
第六晶体管T6包括耦接到第二晶体管T2的输出电极的输入电极、连接到第i条发光线ELi的控制电极和耦接到有机发光二极管OLED的阳极的输出电极。响应于从第i条发光线ELi供给的第i个发光控制信号Ei，第六晶体管T6导通或截止。
根据第五晶体管T5和第六晶体管T6的操作，在电源线PL和有机发光二极管OLED之间形成或不形成电流通路。在本公开的可替代的示例性实施例中，第五晶体管T5和第六晶体管T6中的任何一个可以被省略。
第七晶体管T7包括连接到初始化线RL的输入电极、接收第(i+1)个扫描信号Si+1的控制电极和耦接到有机发光二极管OLED的阳极的输出电极。施加第(i+1)个扫描信号Si+1的信号线可以被改变为虚拟信号线。
当第四晶体管T4导通时，第一节点N1被第一电压ELVDD复位。当第七晶体管T7导通时，第二节点N2被初始化电压Vint初始化。当第七晶体管T7导通时，有机发光二极管OLED的阳极被初始化电压Vint初始化。施加到有机发光二极管OLED的阳极的初始化电压Vint和第二电压ELVSS之间的电势差可以小于有机发光二极管OLED的阈值电压。
参见7A和图7B，将详细描述第i个像素PXi的操作。有机发光显示面板DP(参见图1)可以每一帧周期都显示图像。在帧周期的每一个期间，多条扫描线SL1至SLn被多个扫描信号顺序地扫描。图7B示出了任何一个帧周期的一部分。
第(i-1)个扫描信号Si-1在第一初始化周期RP1期间被激活。在本公开的示例性实施例中，当信号具有高电平时，图7B中示出的信号被激活。图7B所示的信号中的每个信号的高电平可以与被施加信号中的对应信号的晶体管的导通电压对应。
当第四晶体管T4被第(i-1)个扫描信号Si-1导通时，第一电压ELVDD被施加到第一节点N1。第i个扫描信号Si在第一初始化周期PR1之后定义的数据输入周期DIP期间被激活。第一晶体管T1和第三晶体管T3由在数据输入周期DIP期间激活的第i个扫描信号Si导通，第二晶体管T2以二极管形式连接在第一晶体管T1和第三晶体管T3之间。
在数据输入周期DIP期间，数据信号Di被施加到第k条数据线DLk。数据信号Di通过导通的第一晶体管T1、第二晶体管T2和第三晶体管T3供给至第一节点N1。这里，由于第二晶体管T2以二极管形式连接在第一晶体管T1和第三晶体管T3之间，所以数据信号Di和第一晶体管T1的阈值电压之间的差电压被施加到第一节点N1。在数据输入周期DIP期间，第一节点N1和第二节点N2之间的差电压被存储在存储电容器Cst中。第二节点N2已经在前一帧期间由初始化电压Vint初始化。
在第一初始化周期PR1和数据输入周期DIP期间，第i个发光控制信号Ei不被激活，并且在数据输入周期DIP之后定义的发光周期EP期间被激活。第五晶体管T5和第六晶体管T6由第i个发光控制信号Ei导通，并且将存储电容器Cst中充入的电压施加到第二晶体管T2的控制电极。
通过第i个发光控制信号Ei，在电源线PL和有机发光二极管OLED之间形成电流通路。因此，有机发光二极管OLED在发光周期EP期间发光。有机发光二极管OLED发射具有与在存储电容器Cst中充入的电压对应的亮度的光。
第(i+1)个扫描信号Si+1在发光周期EP之后定义的第二初始化周期RP2期间被激活。当第七晶体管T7被第(i+1)个扫描信号Si+1导通时，初始化电压Vint被施加到第二节点N2，并且有机发光二极管OLED的阳极通过初始化电压Vint初始化。因此，有机发光二极管OLED在第二初始化周期RP2期间停止发光。
在一个示例性实施例中，如图7B所示，在第一初始化周期RP1、数据输入周期DIP、发光周期EP和第二初始化周期RP2之间提供预定延迟时间，但不限于此。在本公开的可替代的示例性实施例中，第一初始化周期RP1、数据输入周期DIP、发光周期EP和第二初始化周期RP2之间没有延迟时间，可以被连续布置。
第一晶体管T1对应于上述参见图2至图5I描述的第一晶体管T1。在数据输入周期DIP之后，第一晶体管T1的控制电极的电压电平降低，而第一晶体管T1的输出电极的电压电平升高。因此，在第一晶体管T1的控制电极和输出电极之间施加反向偏置电压。当第一晶体管T1截止时，第一晶体管T1的控制电极的电压具有比第一晶体管T1的输出电极的电压的电平低的电平。反向偏置电压将反向偏压应力置于第一晶体管T1上。此外，当从有机发光二极管OLED产生的光和来自外部的自然光被施加到第一晶体管T1时，NBTIS被加速。
由于第一晶体管T1包括结晶氧化物半导体，虽然NBTIS被施加到第一晶体管T1，但是第一晶体管T1的电压-电流特性偏移的现象可以被有效地防止或基本上最小化。
第二晶体管T2对应于上述参见图2至图5I描述的第二晶体管T2。在数据输入周期DIP期间，数据信号被施加到存储电容器Cst。在发光周期EP期间，正向偏置电压被施加在第二晶体管T2的控制电极和输出电极之间。也就是说，施加到第二晶体管T2的控制电极的电压比施加到第二晶体管T2的输出电极的电压高。
包括非晶氧化物半导体的第二晶体管T2被配置为对正向电压应力具有很强的抵抗力。在示例性实施例中，第二晶体管T2的非晶氧化物半导体可以具有低电子陷阱，以最小化第二晶体管T2的电压-电流特性偏移的现象。当在低氧分压状态下形成非晶氧化物半导体时，非晶氧化物半导体的电子陷阱可以被减小。具有相对高的氢含量的无机层(例如，可以使用氮化硅代替氧化硅)可以被用作第四绝缘层40(参见图2)。第四绝缘层40的氢起到非晶氧化物半导体的沟道的钝化层的作用。
参见图7A和图7B，第i个像素PXi被描述为像素的示例性实施例，但不限于此。像素PXi包括有机发光二极管OLED和驱动有机发光二极管OLED的像素驱动电路，像素驱动电路可以仅包括开关晶体管、驱动晶体管和电容器。像素驱动电路的结构和配置没有特别限定。在图7A中，示出了控制晶体管包括六个晶体管的一个示例性实施例，但不限于此，控制晶体管可以由小于六个或多于六个的晶体管组成。
图8A和图8B是示出根据本公开的示例性实施例的像素PX(参见图1)的剖视图。图8A示出了图7A中所示的第一晶体管T1的剖视图。图8B示出了图7A中所示的第二晶体管T2、第六晶体管T6和有机发光二极管OLED的剖视图。
图8A的第一晶体管T1对应于图2所示的第一晶体管T1，图8B的第二晶体管T2对应于图2所示的第二晶体管T2。参见图8A和图8B的横截面，从基底基板SUB到第五绝缘层50的截面结构与图2所示的截面结构基本相同，并且第五绝缘层50以下的截面结构的任何重复详细说明都会被省略。
在示例性实施例中，如图8B所示，第六晶体管T6可以具有与第二晶体管T2基本相同的结构，但不限于此。可替代地，第六晶体管T6的结构可以被各种修改。在第五绝缘层50上，第六晶体管T6的输入电极DE6连接到第二晶体管T2的输出电极SE2。
第六绝缘层60可以被设置在第五绝缘层50上。第六绝缘层60可以包括有机层或/和无机层。像素限定层PDL和有机发光二极管OLED被设置在第六绝缘层60上。有机发光二极管OLED的阳极AE被设置在第六绝缘层60上。阳极AE经由通过第六绝缘层60限定的第七接触孔CH7与第六晶体管T6的输出电极SE6接触或连接。开口OP被限定在像素限定层PDL中。像素限定层PDL的开口OP暴露阳极AE的至少一部分。
像素PX可以被设置在显示面板DP的平面上的像素区域中(参见图1)。像素区域包括发光区域PXA和与发光区域PXA相邻的非发光区域NPXA。非发光区域NPXA可以围绕发光区域PXA。在本公开的示例性实施例中，发光区域PXA被限定为对应于阳极AE的区域，例如当从俯视图观察时与阳极AE重叠的区域。然而，发光区域PXA不限于此，并且可替代地，发光区域PXA可以被限定为在像素区域中发光的区域。在这样的实施例中，发光区域PXA可以被限定为其中阳极AE的一部分被开口OP暴露的区域。
空穴控制层HCL被设置在发光区域PXA和非发光区域NPXA两者中。虽然图中未示出，但是诸如空穴控制层HCL的共用层可以在多个像素上共同地提供或形成。
有机发光层EML被设置在空穴控制层HCL上。有机发光层EML可以仅被设置在与开口OP对应的区域中。在这样的实施例中，有机发光层EML可以对应于多个像素PX中的对应像素而形成。
电子控制层ECL被设置在有机发光层EML上。阴极CE被设置在电子控制层ECL上。阴极CE被共同地设置在多个像素PX上。阴极CE可以整体地形成为单一且不可分离的单元并且被设置为覆盖多个像素PX。
薄封装层TFE被设置在阴极CE上。薄封装层TFE被共同地提供或形成在多个像素PX上。在示例性实施例中，薄封装层TFE包括至少一个无机层和至少一个有机层。在一个示例性实施例中，薄封装层TFE可以包括彼此交替堆叠的多个无机层和多个有机层。
在本公开的示例性实施例中，图8B中示出了有机发光层EML，该有机发光层EML被图案化以使针对每个像素PX设置一个有机发光层EML。然而，在本公开的替代示例性实施例中，有机发光层EML可以被共同地设置在多个像素PX上。在这样的实施例中，有机发光层EML可以产生白光。在示例性实施例中，有机发光层EML可以具有多层结构。
在本公开的示例性实施例中，薄封装层TFE直接覆盖阴极CE。在本公开的可替代的示例性实施例中，盖层可以被进一步设置以覆盖阴极CE。在这样的实施例中，薄封装层TFE可以直接覆盖盖层。
图9是示出根据本公开的示例性实施例的半导体器件的剖视图。图10A至图10G是示出根据本公开的示例性实施例的制造半导体器件的方法的剖视图。
在示例性实施例中，如图9所示，半导体器件可以包括具有底栅结构的晶体管T1和T2。在图9中，示出了晶体管T1和T2具有倒置交错结构的示例性实施例，但不限于此。可替代地，晶体管T1和T2可以具有倒置的共面结构。
第一控制电极GE1和第二控制电极GE2被设置在缓冲层BFL上。第一控制电极GE1和第二控制电极GE2被直接设置在缓冲层BFL的上表面上。第一绝缘层100(即，第一中间绝缘层)被设置在缓冲层BFL上。第一绝缘层100覆盖第一控制电极GE1和第二控制电极GE2。第一绝缘层100可以覆盖缓冲层BFL的整个上表面。
第一氧化物半导体图案OSP1被设置在第一绝缘层100上以与第一控制电极GE1重叠。第二绝缘层200(即，第二中间绝缘层)被设置在第一绝缘层100上以与第二控制电极GE2重叠。第二绝缘层200暴露与第一控制电极GE1重叠的第一氧化物半导体图案OSP1。在一个示例性实施例中，例如，通过第二绝缘层200限定开口以暴露与第一控制电极GE1重叠的第一氧化物半导体图案OSP1。
第二氧化物半导体图案OSP2被设置在第二绝缘层200上以与第二控制电极GE2重叠。第二氧化物半导体图案OSP2在平面上被设置在第二控制电极GE2的里面。
第三绝缘层300(即，上绝缘层)被设置在第一氧化物半导体图案OSP1上。第三绝缘层300基本上是与第一氧化物半导体图案OSP1的中心区域重叠的绝缘图案。第一氧化物半导体图案OSP1的两个端部可以被第三绝缘层300的绝缘图案暴露。第一氧化物半导体图案OSP1的两个端部可以被限定为在第一方向DR1上彼此相对的两个端部。在本公开的可替代示例性实施例中，第三绝缘层300可以被省略。
第一输入电极DE1和第一输出电极SE1被设置在第一氧化物半导体图案OSP1上。第一输入电极DE1与第一氧化物半导体图案OSP1的端部和第三绝缘层300的绝缘图案的端部接触或连接，并且第一输出电极SE1与第一氧化物半导体图案OSP1的相对端部和与第三绝缘层300的绝缘图案的相对端部接触或连接。
第二输入电极DE2和第二输出电极SE2被设置在第二氧化物半导体图案OSP2上。第二输入电极DE2与第二氧化物半导体图案OSP2的端部接触或连接，并且第二输出电极SE2与第二氧化物半导体图案OSP2的相对端部接触或连接。第二输入电极DE2和第二输出电极SE2在第一方向DR1上彼此间隔开。
尽管在图中未示出，但是至少一个绝缘层可以被进一步设置在基底基板SUB上以覆盖第一输入电极DE1、第一输出电极SE1、第二输入电极DE2和第二输出电极SE2。在一个示例性实施例中，如图9所示，具有平坦化上表面的第四绝缘层400被设置在基底基板SUB上，以覆盖第一输入电极DE1、第一输出电极SE1、第二输入电极DE2和第二输出电极SE2。至少一个绝缘层可以具有暴露第一输入电极DE1、第一输出电极SE1、第二输入电极DE2和第二输出电极SE2的接触孔。
第一绝缘层100至第三绝缘层300可以包括无机材料。无机材料可以包括氧化铝、氧化钛、氧化硅、氮氧化硅、氧化锆和氧化铪中的至少一种。第一绝缘层100至第三绝缘层300可以包括彼此相同的材料。
在示例性实施例中，第二绝缘层200和第三绝缘层300被设置在彼此不同的层上，但是可以通过同一工艺来提供或形成。在这样的实施例中，第二绝缘层200和第三绝缘层300可以包括相同的材料并且具有相同的厚度。
在示例性实施例中，第二绝缘层200可以包括与第一绝缘层100相同的材料。第二绝缘层200可以具有比第一绝缘层100小的厚度。第二绝缘层200的厚度是第一绝缘层100的厚度的大约10％至大约20％。
第四绝缘层400可以包括有机材料和/或无机材料。在示例性实施例中，第四绝缘层400可以包括有机材料以提供平坦化上表面。
第一氧化物半导体图案OSP1和第二氧化物半导体图案OSP2具有彼此不同的晶体结构，但可以包括相同材料的氧化物。在示例性实施例中，第一氧化物半导体图案OSP1包括结晶氧化物半导体。结晶氧化物半导体可以在垂直方向或第三方向DR3上结晶。第一氧化物半导体图案OSP1可以进一步包括非晶氧化物半导体。
第二氧化物半导体图案OSP2具有与第一氧化物半导体图案OSP1的晶体结构不同的晶体结构。第二氧化物半导体图案OSP2可以包括非晶氧化物半导体。在这样的实施例中，第二氧化物半导体图案OSP2可以包括结晶氧化物半导体。但是，第二氧化物半导体图案OSP2中的结晶氧化物半导体的密度(或晶粒尺寸)可以小于第一氧化物半导体图案OSP1中的结晶氧化物半导体的密度(或晶粒尺寸)。
在可替代的示例性实施例中，尽管在图中未示出，但第一晶体管T1和第二晶体管T2的堆叠结构可以被各种修改。在这样的实施例中，第一氧化物半导体图案OSP1包括结晶氧化物半导体，例如包括垂直结晶氧化物半导体，并且第二氧化物半导体图案OSP2包括与第一氧化物半导体图案OSP1不同的晶体结构，例如包括非晶氧化物半导体。
在一个可替代的示例性实施例中，例如，第二氧化物半导体图案OSP2和第二控制电极GE2之间的第二绝缘层200可以被省略，并且第二绝缘层200可以设置在第一绝缘层100和第一氧化物半导体图案OSP1之间。在示例性实施例中，第一氧化物半导体图案OSP1上的第三绝缘层300可以被省略，并且第三绝缘层300可以被设置在第二氧化物半导体图案OSP2上。
在下文中，图9的半导体器件的制造方法的示例性实施例结合图10A至图10G而描述。在示例性实施例中，如图10A所示，缓冲层BFL被提供或形成在基底基板SUB的上表面上。第一控制电极GE1和第二控制电极GE2被提供或形成在缓冲层BFL上。在缓冲层BFL的上表面上提供导电层之后，导电层可以通过光刻工艺图案化，以形成第一控制电极GE1和第二控制电极GE2。
在示例性实施例中，如图10B所示，第一栅极绝缘层GIL10被提供或形成在缓冲层BFL上。无机材料或有机材料可以被沉积、涂覆或印刷以形成第一栅极绝缘层GIL10。第一栅极绝缘层GIL10与图9的第一绝缘层100对应。
第一氧化物半导体图案OSP1被提供或形成在第一栅极绝缘层GIL10上，以在第一栅极绝缘层GIL10上与第一控制电极GE1重叠。在这样的实施例中，第一氧化物半导体图案OSP1可以通过在第一栅极绝缘层GIL10上形成氧化物半导体层并图案化氧化物半导体层来提供。图案化的氧化物半导体层，即氧化物半导体图案被结晶。在这样的实施例中，氧化物半导体图案的结晶可以通过例如调节氧分压、工艺压力、功率或温度来控制。在一个示例性实施例中，例如，如果氧分压、工艺压力和功率增加，则氧化物半导体图案的晶粒尺寸可能增加。
在示例性实施例中，如图10C所示，第二栅极绝缘层GIL20被提供或形成在第一栅极绝缘层GIL10上。无机材料或有机材料可以被沉积、涂覆或印刷以形成第二栅极绝缘层GIL20。
在示例性实施例中，如图10D所示，第二氧化物半导体图案OSP2被提供或形成在第二栅极绝缘层GIL20上。在这样的实施例中，第二氧化物半导体图案OSP2可以通过在第二栅极绝缘层GIL20上形成氧化物半导体层并通过光刻工艺图案化氧化物半导体层来提供。
在示例性实施例中，如图10E所示，第二栅极绝缘层GIL20被图案化。第二绝缘层200和第三绝缘层300由第二栅极绝缘层GIL20形成。第三绝缘层300与第一氧化物半导体图案OSP1的中心区域重叠。
在示例性实施例中，如图10F所示，第一输入电极DE1、第一输出电极SE1、第二输入电极DE2和第二输出电极SE2被提供或形成。在这样的实施例中，第一输入电极DE1、第一输出电极SE1、第二输入电极DE2和第二输出电极SE2可以通过通过沉积、涂覆或印刷工艺在图案化的第二栅极绝缘层GIL20上形成导电层并通过光刻工艺图案化导电层来形成。
第一输入电极DE1和第一输出电极SE1分别与第一氧化物半导体图案OSP1的两个端部接触或连接。第二输入电极DE2和第二输出电极SE2分别与第二氧化物半导体图案OSP2的两个端部接触或连接。
在示例性实施例中，如图10G所示，第四绝缘层400被设置或形成以覆盖第一输入电极DE1、第一输出电极SE1、第二输入电极DE2和第二输出电极SE2。无机材料或有机材料可以被沉积、涂覆或印刷以形成第四绝缘层400。第四绝缘层400可以提供平坦化上表面，但不限于此。
在示例性实施例中，接触孔(未示出)可以被形成在第四绝缘层400中以暴露第一输入电极DE1、第一输出电极SE1、第二输入电极DE2和第二输出电极SE2。有机发光二极管可以被提供在第四绝缘层400上，以形成包括图10G所示的半导体器件的显示面板。
这里已经公开了示例性实施例，并且尽管采用了特定术语，但是特定术语以广义和描述的意义被使用并解释，而并不用于限定的目的。在某实例中，对本申请递交时的本领域普通技术人员来说显而易见的是，除非特别指明，否则结合特定实施例描述的特征、特性和/或元素可以单独使用或者结合其它实施例所描述的特征、特性和/或元素合并使用。因此，本领域技术人员会理解，可以在不超出所附权利要求记载的本发明的精神和范围的情况下，进一步各种形式上和细节上的改变。

Claims (15)

1.一种半导体器件，包括：
基底基板；
设置在所述基底基板上的第一薄膜晶体管，其中所述第一薄膜晶体管包括第一输入电极、第一输出电极、第一控制电极以及包括结晶氧化物半导体的第一氧化物半导体图案；
设置在所述基底基板上的第二薄膜晶体管，其中所述第二薄膜晶体管包括第二输入电极、第二输出电极、第二控制电极以及第二氧化物半导体图案，所述第二氧化物半导体图案包括具有与所述第一氧化物半导体图案的晶体结构不同的晶体结构的氧化物半导体；以及
设置在所述基底基板上的多个绝缘层。
2.根据权利要求1所述的半导体器件，其中：
在所述第一薄膜晶体管截止时，所述第一控制电极具有比所述第一输出电极的电压电平低的电压电平，
在所述第二薄膜晶体管截止时，所述第二控制电极具有比所述第二输出电极的电压电平高的电压电平。
3.根据权利要求2所述的半导体器件，进一步包括：
连接到所述第一控制电极的扫描线；
连接到所述第一输入电极的数据线；以及
电连接到所述第二输出电极的有机发光二极管。
4.根据权利要求2所述的半导体器件，进一步包括：
设置在所述基底基板和所述第一控制电极之间的遮光图案。
5.根据权利要求1所述的半导体器件，其中所述第二氧化物半导体图案包括非晶氧化物半导体。
6.根据权利要求5所述的半导体器件，其中所述第一氧化物半导体图案和所述第二氧化物半导体图案包括相同材料的氧化物。
7.根据权利要求5所述的半导体器件，其中所述第一氧化物半导体图案进一步包括非晶氧化物半导体。
8.根据权利要求1所述的半导体器件，其中：
所述多个绝缘层包括第一中间绝缘层和第二中间绝缘层，
所述第一中间绝缘层和所述第二中间绝缘层被设置在所述第一控制电极和所述第一氧化物半导体图案之间以及所述第二控制电极和所述第二氧化物半导体图案之间中的一个，并且
所述第一中间绝缘层和所述第二中间绝缘层中的一个被进一步设置在所述第一控制电极和所述第一氧化物半导体图案之间以及所述第二控制电极和所述第二氧化物半导体图案之间中的另一个。
9.根据权利要求8所述的半导体器件，其中所述第一中间绝缘层和所述第二中间绝缘层中的每一个包括无机层。
10.根据权利要求8所述的半导体器件，其中所述第一中间绝缘层和所述第二中间绝缘层中的每一个包括氧化硅层。
11.根据权利要求8所述的半导体器件，其中所述第一中间绝缘层的厚度是所述第二中间绝缘层的厚度的10％至20％。
12.根据权利要求11所述的半导体器件，其中：
所述第一氧化物半导体图案被设置在所述基底基板和所述第一中间绝缘层之间，
所述第二中间绝缘层被设置在所述第一中间绝缘层上，并且
所述第一控制电极被设置在所述第二中间绝缘层上。
13.根据权利要求12所述的半导体器件，其中：
所述多个绝缘层进一步包括下绝缘层，
所述下绝缘层被设置在所述基底基板和所述第二氧化物半导体图案之间，
所述第二氧化物半导体图案被设置在所述下绝缘层和所述第二中间绝缘层之间，并且
所述第二控制电极被设置在所述第二中间绝缘层上。
14.根据权利要求11所述的半导体器件，其中：
所述第一控制电极被设置在所述基底基板和所述第一中间绝缘层之间，并且
所述第一氧化物半导体图案被设置在所述第一中间绝缘层上。
15.根据权利要求14所述的半导体器件，其中：
所述多个绝缘层进一步包括上绝缘层，并且
所述上绝缘层被设置在所述第一氧化物半导体图案上。
CN201710655346.9A 2016-08-03 2017-08-03 半导体器件 Active CN107689380B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160099170A KR102550604B1 (ko) 2016-08-03 2016-08-03 반도체장치 및 그 제조방법
KR10-2016-0099170 2016-08-03

Publications (2)

Publication Number Publication Date
CN107689380A true CN107689380A (zh) 2018-02-13
CN107689380B CN107689380B (zh) 2024-03-22

Family

ID=61069579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710655346.9A Active CN107689380B (zh) 2016-08-03 2017-08-03 半导体器件

Country Status (3)

Country Link
US (1) US10763281B2 (zh)
KR (1) KR102550604B1 (zh)
CN (1) CN107689380B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300934A (zh) * 2018-08-16 2019-02-01 华南师范大学 一种低功耗高增益值的反相器及其制备方法
CN109888023A (zh) * 2019-03-25 2019-06-14 广州新视界光电科技有限公司 一种顶栅型薄膜晶体管及其制作方法
CN109950322A (zh) * 2019-03-25 2019-06-28 华南理工大学 一种顶栅型薄膜晶体管及其制作方法
CN112216705A (zh) * 2019-07-11 2021-01-12 天马日本株式会社 薄膜晶体管衬底
CN112909085A (zh) * 2021-02-02 2021-06-04 武汉华星光电半导体显示技术有限公司 显示面板
WO2022246593A1 (zh) * 2021-05-24 2022-12-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI651765B (zh) * 2018-03-29 2019-02-21 友達光電股份有限公司 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
KR102757074B1 (ko) * 2018-11-07 2025-01-17 엘지디스플레이 주식회사 박막 트랜지스터를 포함하는 표시장치 및 그 제조방법
CN109585304B (zh) * 2018-11-23 2023-04-28 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
KR102757646B1 (ko) * 2020-03-23 2025-01-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
CN113763883B (zh) 2020-05-29 2022-12-02 京东方科技集团股份有限公司 显示基板及显示装置
EP4256612A1 (en) * 2020-12-07 2023-10-11 Apple Inc. Display circuitry with semiconducting oxide transistors
US12096657B2 (en) 2020-12-07 2024-09-17 Apple Inc. Display circuitry with semiconducting oxide transistors
KR20230077268A (ko) * 2021-11-25 2023-06-01 엘지디스플레이 주식회사 유기전계발광 표시 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030025127A1 (en) * 2001-08-02 2003-02-06 Fujitsu Limited Thin film transistor device and method of manufacturing the same
CN1819299A (zh) * 2004-12-23 2006-08-16 三星Sdi株式会社 薄膜晶体管、包括薄膜晶体管的平板显示器以及制造薄膜晶体管和平板显示器的方法
US20100117078A1 (en) * 2008-11-13 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20110079780A1 (en) * 2009-10-01 2011-04-07 Mitsubishi Electric Corporation Method of crystallizing amorphous semiconductor film, thin-film transistor, semiconductor device, display device, and method of manufacturing the same
WO2011043203A1 (en) * 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
WO2011055620A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110127524A1 (en) * 2009-11-27 2011-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
CN104425518A (zh) * 2013-09-11 2015-03-18 三星显示有限公司 显示面板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
JP6211843B2 (ja) 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
KR102127781B1 (ko) 2013-11-29 2020-06-30 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI658597B (zh) 2014-02-07 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置
KR20160006870A (ko) 2014-07-09 2016-01-20 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN105788514A (zh) * 2014-12-23 2016-07-20 昆山国显光电有限公司 驱动芯片的Gamma电压调整电路和方法以及AMOLED显示器
CN105374882A (zh) * 2015-12-21 2016-03-02 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制备方法
US10263016B2 (en) * 2016-01-28 2019-04-16 Sharp Kabushiki Kaisha Active matrix substrate and method for producing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030025127A1 (en) * 2001-08-02 2003-02-06 Fujitsu Limited Thin film transistor device and method of manufacturing the same
CN1819299A (zh) * 2004-12-23 2006-08-16 三星Sdi株式会社 薄膜晶体管、包括薄膜晶体管的平板显示器以及制造薄膜晶体管和平板显示器的方法
US20100117078A1 (en) * 2008-11-13 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20110079780A1 (en) * 2009-10-01 2011-04-07 Mitsubishi Electric Corporation Method of crystallizing amorphous semiconductor film, thin-film transistor, semiconductor device, display device, and method of manufacturing the same
WO2011043203A1 (en) * 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
WO2011055620A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110108837A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110127524A1 (en) * 2009-11-27 2011-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
CN104425518A (zh) * 2013-09-11 2015-03-18 三星显示有限公司 显示面板及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300934A (zh) * 2018-08-16 2019-02-01 华南师范大学 一种低功耗高增益值的反相器及其制备方法
CN109888023A (zh) * 2019-03-25 2019-06-14 广州新视界光电科技有限公司 一种顶栅型薄膜晶体管及其制作方法
CN109950322A (zh) * 2019-03-25 2019-06-28 华南理工大学 一种顶栅型薄膜晶体管及其制作方法
CN109888023B (zh) * 2019-03-25 2022-06-21 广州新视界光电科技有限公司 一种顶栅型薄膜晶体管及其制作方法
CN112216705A (zh) * 2019-07-11 2021-01-12 天马日本株式会社 薄膜晶体管衬底
CN112216705B (zh) * 2019-07-11 2024-12-24 天马日本株式会社 薄膜晶体管衬底
CN112909085A (zh) * 2021-02-02 2021-06-04 武汉华星光电半导体显示技术有限公司 显示面板
WO2022246593A1 (zh) * 2021-05-24 2022-12-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
GB2615665A (en) * 2021-05-24 2023-08-16 Boe Technology Group Co Ltd Pixel circuit and driving method therefor, and display device

Also Published As

Publication number Publication date
KR102550604B1 (ko) 2023-07-05
US20180040639A1 (en) 2018-02-08
KR20180015793A (ko) 2018-02-14
CN107689380B (zh) 2024-03-22
US10763281B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
CN107689380B (zh) 半导体器件
KR102698258B1 (ko) 표시장치 및 그 제조방법
JP7646802B2 (ja) 有機発光ダイオード表示装置
USRE50012E1 (en) Organic light-emitting diode display
TWI692862B (zh) 有機發光二極體顯示器
KR102417807B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102034254B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN105895026B (zh) 有机发光二极管显示器
US9722195B2 (en) Display device
KR20180025427A (ko) 반도체 장치
CN108511459B (zh) 半导体装置
KR102699983B1 (ko) 유기발광 표시장치
KR20190030797A (ko) 유기 발광 표시 장치
CN114628456A (zh) 有机发光显示装置
CN114429752A (zh) 显示装置
WO2022109984A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
US11398508B2 (en) Thin-film device
WO2022110038A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
US20240324348A1 (en) Display apparatus
KR20210006479A (ko) 표시 장치
CN118695723A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant