CN107680963A - 动态随机存取存储器阵列及其版图结构、制作方法 - Google Patents
动态随机存取存储器阵列及其版图结构、制作方法 Download PDFInfo
- Publication number
- CN107680963A CN107680963A CN201710930297.5A CN201710930297A CN107680963A CN 107680963 A CN107680963 A CN 107680963A CN 201710930297 A CN201710930297 A CN 201710930297A CN 107680963 A CN107680963 A CN 107680963A
- Authority
- CN
- China
- Prior art keywords
- region
- regions
- row
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000002955 isolation Methods 0.000 claims description 37
- 230000001154 acute effect Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 238000000034 method Methods 0.000 description 23
- 239000011295 pitch Substances 0.000 description 21
- 230000015654 memory Effects 0.000 description 20
- 230000008569 process Effects 0.000 description 16
- 239000000463 material Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000013519 translation Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种动态随机存取存储器阵列及其版图结构、制作方法，使得半导体衬底的阵列区域包括多排区域，多排区域的每一排皆包括多个有源区，有源区在相邻排区域中的旋转倾斜方向为不相同，从而使得横跨有源区的字线之间的间距相近甚至相同。因此本发明中将动态随机存取存储器阵列中有源区的方向改变由原来的延伸方向相同的同向倾斜配置改为延伸方向不同的交错排异向倾斜配置，在确保原型布局配置相同操作功能的前提下，改善了有效字线之间的间距，提高器件的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种动态随机存取存储器阵列及其版图结构、制作方法。
背景技术
集成电路已经从单一的芯片上集成数十个器件发展为集成数百万器件。传统的集成电路的性能和复杂性已经远远超过了最初的想象。为了实现在复杂性和电路密度(在一定芯片面积上所能容纳的器件的数量)方面的提高，器件的特征尺寸，也称为“几何尺寸(geometry)”，随着每一代的集成电路已经越变越小。提高集成电路密度不仅可以提高集成电路的复杂性和性能，而且对于消费者来说也能降低消费。使器件更小是有挑战性的，因为在集成电路制造的每一道工艺都有极限，也就是说，一定的工艺如果要在小于特征尺寸的条件下进行，需要更换该工艺或者器件布置；另外，由于越来越快的器件设计需求，传统的工艺和材料存在工艺限制。
DRAM(Dynamic Random Access Memory)，即动态随机存取存储器是最为常见的系统内存；该DRAM存储器为一种半导体器件，其性能已经取得很大的发展，但仍有进一步发展的需求。存储器按比例缩小是一项富有挑战性的任务，这是因为在不降低每一存储单元面积的存储能力情况下，并不能按比例缩小存储单元的尺寸，这阻碍了高密度存储器的发展。按比例缩小器件主要是应用于存储单元，存储单元阵列结构在决定芯片尺寸方面通常扮演着关键的角色。
现有使用的DRAM存储器主要有两种：一种是具有8F2存储单元面积的DRAM存储器；另一种是具有6F2存储单元面积的DRAM存储器。该具有6F2存储单元面积的存储器，在减小存储单元面积方面提供一些改进，但是采用该技术进行生产仍存在一些问题，例如字线设计不合理。
发明内容
本发明的目的在于提供一种动态随机存取存储器阵列及其版图结构、制作方法，改善动态随机存取存储器阵列的布局，提高其性能。
为解决上述技术问题，本发明提供一种动态随机存取存储器阵列版图结构，包括多个配置在半导体衬底中的隔离结构、有源区及字线，所述隔离结构形成于所述有源区之间；
所述有源区和所述隔离结构位于所述半导体衬底的阵列区域中，所述阵列区域包括多排区域，所述多排区域的每一排皆包括多个所述有源区，且所述多排区域的延伸方向垂直于所述字线的延伸方向，所述有源区在相邻排区域中的旋转倾斜方向为不相同，且每一所述字线横跨所述多排区域的各一个所述有源区。
可选的，对于所述的动态随机存取存储器阵列版图结构，所述字线具有相同间距。
可选的，对于所述的动态随机存取存储器阵列版图结构，相对于所述多排区域的延伸方向，所述多排区域内所述有源区的旋转倾斜角度的夹角绝对值为锐角。
可选的，对于所述的动态随机存取存储器阵列版图结构，所述每个有源区呈长条状，在相邻排区域之间的所述有源区为交错排列。
可选的，对于所述的动态随机存取存储器阵列版图结构，在相同排区域中的所述有源区为平行排列且具有相同间距。
可选的，对于所述的动态随机存取存储器阵列版图结构，其特征在于，还包括位线，形成于所述半导体衬底上方，且所述位线的延伸方向同向于所述多排区域的延伸方向。
本发明还提供一种动态随机存取存储器阵列，包括：
半导体衬底；
有源区和隔离结构，位于所述半导体衬底的阵列区域中，所述隔离结构隔离相邻的所述有源区，所述阵列区域包括多排区域，所述多排区域的每一排皆包括多个所述有源区，所述有源区在相邻排区域中的旋转倾斜方向为不相同；以及
字线，形成于所述半导体衬底中，且每一所述字线横跨所述多排区域的各一个所述有源区。
可选的，对于所述的动态随机存取存储器阵列，所述字线具有相同间距。
可选的，对于所述的动态随机存取存储器阵列，相对于所述多排区域的延伸方向，所述多排区域内所述有源区的旋转倾斜角度的夹角绝对值为锐角。
可选的，对于所述的动态随机存取存储器阵列，所述每个有源区呈长条状，在相邻排区域之间的所述有源区为交错排列。
可选的，对于所述的动态随机存取存储器阵列，在相同排区域中的所述有源区为平行排列且具有相同间距。
可选的，对于所述的动态随机存取存储器阵列，还包括位线，形成于所述半导体衬底上方，且所述位线的延伸方向同向于所述多排区域的延伸方向。
本发明还提供一种动态随机存取存储器阵列的制作方法，包括：
提供半导体衬底；
在所述半导体衬底中形成有源区，所述有源区位于所述半导体衬底的阵列区域中，所述阵列区域包括多排区域，所述多排区域的每一排皆包括多个所述有源区，所述有源区在相邻排区域中的旋转倾斜方向为不相同；
在所述半导体衬底中形成隔离结构，所述隔离结构用于隔离相邻的有源区；以及
在所述半导体衬底中形成字线，且每一所述字线横跨所述多排区域的各一个所述有源区。
可选的，对于所述的动态随机存取存储器阵列的制作方法，所述字线具有相同间距。
可选的，对于所述的动态随机存取存储器阵列的制作方法，还包括在所述半导体衬底上形成位线，所述位线的延伸方向同向于所述多排区域的延伸方向。
在本发明提供的动态随机存取存储器阵列及其版图结构、制作方法中，使得半导体衬底的阵列区域包括多排区域，多排区域的每一排皆包括多个有源区，有源区在相邻排区域中的旋转倾斜方向为不相同，从而使得横跨有源区的字线之间的间距相近甚至相同。因此本发明中将动态随机存取存储器阵列中有源区的方向改变由原来的延伸方向相同的同向倾斜配置改为延伸方向不同的交错排异向倾斜配置，在确保原型布局配置相同操作功能的前提下，改善了有效字线之间的间距，从而有助于提高器件的性能。
附图说明
图1为一种动态随机存取存储器阵列的示意图；
图2为图1中沿A-A'的剖面示意图；
图3为图1中沿B-B'的剖面示意图；
图4为本发明一实施例的动态随机存取存储器阵列版图结构的示意图；
图5为本发明一实施例的动态随机存取存储器阵列沿图4中C-C'的剖面示意图；
图6为本发明一实施例的动态随机存取存储器阵列沿图4中D-D'的剖面示意图；
图7为本发明一实施例的动态随机存取存储器阵列沿图4中E-E'的剖面示意图；
图8为本发明一实施例的动态随机存取存储器阵列的制作方法的流程示意图；
其中，附图标记如下：
1、10-半导体衬底； 2、20-有源区；
3、30-字线； 4、40-位线；
21-一排区域； 22、23-子区域；
410-第一位线层； 420-第二位线层；
5、50-隔离结构； 6-介质层；
60-位线接触端； 70-介质层。
具体实施方式
下面将结合示意图对本发明的动态随机存取存储器阵列及其版图结构、制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下面的描述中，应该理解，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域、焊盘和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
图1为一种动态随机存取存储器阵列的示意图，图2为图1中沿A-A'的剖面示意图，图3为图1中沿B-B'的剖面示意图。如图1至图3所示，所述动态随机存取存储器阵列包括半导体衬底1，有源区2，隔离结构5，字线3和位线4。
所述有源区2包括多排区域，每排区域包括多个子区域(或称为有源区)，每一横排区域中的子区域具有相同的延伸方向，例如所有子区域均沿第三方向(如图1中Z方向，这里说明，图1中X、Y、Z并非三维立体坐标，而是示意在一个平面上的几个方向)延伸；又如，每个子区域皆为规则的长条状。所述字线3和所述位线4形成于所述半导体衬底1上，所述字线3横跨所述多排区域的各一个子区域，所述位线形成于所述字线上方，所述位线4横跨一排区域，且与该排区域的子区域对应。如图2和图3可见，位线4和字线3通过一介质层(例如氮化硅)6实现隔离(图1中未示出)。
为了更详细的展示动态随机存取存储器阵列的结构，请参考图2和图3，图2为图1中沿A-A'的剖面示意图；图3为图1中沿B-B'的剖面示意图。
结合图2中可见，位线4形成在半导体衬底1上，具体形成于有源区2的一排区域上。然而结合图3中可见，字线3形成在半导体衬底1中，具体是横跨所述多排区域的各一个子区域。如图3中所标记，自图3中左侧一个子区域起，与中间一个子区域之间的字线3的间距(例如平均间距)为W1，而中间一个子区域与右侧一个子区域之间的字线3的间距(例如平均间距)为W2，由图1可见，由于不同排的子区域是错开的，因此，W2＞W1，即字线3在横跨的各个子区域之间的绝缘隔离沟槽间距是不等的，这就导致实际上的结构不均匀，既不利于DRAM的尺寸进一步优化，又容易对器件性能产生影响。
为此，本发明提供了一种动态随机存取存储器阵列版图结构，由此实现动态随机存取存储器阵列字线的优化。
参考图4所示本发明一实施例的动态随机存取存储器阵列版图结构的示意图，该动态随机存取存储器阵列版图结构包括：
半导体衬底10；
多个配置在所述半导体衬底10中的隔离结构50、有源区20及字线30，所述隔离结构50形成于所述有源区20之间；
所述有源区20和所述隔离结构50位于所述半导体衬底10的阵列区域中，所述阵列区域包括多排区域21，每排区域21皆包括多个所述有源区20，且所述多排区域21的横向延伸方向垂直于所述字线30的延伸方向，所述有源区20在相邻排区域21中的旋转倾斜方向为不相同，且每一所述字线30横跨所述多排区域21的各一个所述有源区20。
例如图4所示的每排区域21包括沿第一方向(如图4中X方向，这里说明，图4中X、Y、Z并非三维立体坐标，而是示意在一个平面上的几个方向)排布的多个子区域22、23，相邻排区域21中的子区域22、23延伸方向不同。每一所述子区域22、23个对应一个所述有源区20。
当横向于所述字线30的第一排区域21(图4中由上往下起算的第一横排)中的所述有源区20为逆时针方向旋转倾斜时，邻靠于第一排区域21的第二排区域21(图4中由上往下起算的第二横排)中的所述有源区20为顺时针方向旋转倾斜；相对于横排延伸方向(X方向)，第一排区域21中所述有源区20的旋转倾斜角度θ1范围为-10度到-45度，第二排区域中所述有源区的旋转倾斜角度θ2范围为10度到45度。也就是说，相对于所述多排区域21的延伸方向，所述多排区域21内所述有源区20的旋转倾斜角度的夹角绝对值为锐角。
所述字线30形成于所述半导体衬底1中，所述字线30横跨所述多排区域21的各一个子区域22、23。所述字线30例如是沿第二方向(如图4中Y方向)延伸，第一方向和第二方向可为相交(例如是相互垂直)。
如图4可见，有源区20被所述隔离结构50划分为多个部分，在本发明实施例中，设定同一排的有源区20为一个排区域21，以便于展示本发明的优势。可见，有源区20分隔在多排区域21，进一步的，在每排区域21中，有着多个子区域22、23，所述有源区20具体即为每个子区域22、23中的结构。可以理解的是，有源区20为采用离子注入后形成的掺杂区，依据实际生产需要，可以具有不同的离子注入类型。
在相邻的两排区域21中，其内的子区域22、23延伸方向不同(即不平行)。具体的，每个子区域22、23呈长条状，在一排区域21中，每个子区域22延伸方向相同(即平行)，例如，区域21中沿第三方向(如图4中Z方向)延伸。可以理解的是，由于工艺问题，每个子区域22之间可能存在一定的偏差，这一偏差在实际工艺生产过程中并不会导致产品脱离本发明的核心思想，即每个子区域22之间大致平行也是允许的。例如图4所示，在上方的两排区域21中，上排区域21中的子区域22延伸方向相同，中间排区域21中的子区域23延伸方向相同，但是，子区域22与子区域23延伸方向不同，于是，通过这一相邻排区域21的子区域22、23延伸方向不同，可以实现字线在有源区20之间的距离的调整，使得有效字线(即横跨相邻子区域的字线)之间的间距差别变小。
进一步的，在每排区域21中，所述多个子区域22、23之间的间距相同，即在相同排区域21中的所述有源区20为平行排列且具有相同间距，由此实现均匀分布。
进一步的，相邻排区域21中的子区域22、23延伸方向的夹角为θ1+θ2。即大于等于10度小于等于90度。
此外，相邻排区域21中的子区域22、23(即有源区)可以是交错排列，即在相邻排区域21之间的所述有源区20的中心点不排列在同一直在线，而是在投射于所述多排区域21的延伸方向的向量上以偏移一个字线间距的方式交错偏移。在这一基础上，通过调节交错的程度，可以实现有效字线之间的间距相同(即所述字线30具有相同间距)，实现字线有效横跨相邻有源区20之间的多个间距W3无差别或缩小差别(即所述字线30在所述隔离结构50中的长度相同或相近。设如图4中最上方区域21为第一排，在图4中竖直方向向下依次为第二排、第三排……，则有奇数排的区域21可以通过在竖直方向的平移后重叠，偶数排的区域21也可以通过在竖直方向的平移后重叠，但是奇数排的区域21和偶数排的区域21在通过竖直方向的平移后不能够重叠，而是交叉。在一个实施例中，奇数排的区域21和偶数排的区域21在横向(即垂直竖直方向)平移后，可以呈镜像对称。由此可见，本发明中的有源区20在结构上具有一定的规律性，因此制备过程简单，同时还可以实现优化有效字线间距的效果。
对于所述的动态随机存取存储器阵列版图结构，还包括位线40，所述位线40形成于所述半导体衬底10上方，一条位线40与一排区域21的子区域22、23对应。所述位线40例如是沿第一方向(如图4中X方向)延伸，即所述位线40与所述字线30交叉设置，在一个实施例中，所述位线40与所述字线30垂直，即所述位线40的延伸方向同向于所述多排区域21的延伸方向。
可以理解的是，所述位线40与所述字线30之间具有介质层，实现二者之间的隔离，并且，所述位线40包括位线接触端，所述位线接触端穿过所述介质层实现与一排区域21的子区域22、23的对应连接。
此外，对于所述的动态随机存取存储器阵列版图结构，还包括电容，在一个实施例中，所述电容形成于所述位线40上方。在一个实施例中，所述电容形成于所述字线下方，更具体是形成于隔离结构50下方。其中电容的设置在现有技术中有多种，本领域技术人员在本发明给出的有源区20的基础上，可以依据实际需要选择合适的电容工艺。故在图4中并未对电容进行示意。
在本发明提供的动态随机存取存储器阵列版图结构中，使得半导体衬底的阵列区域包括多排区域，多排区域的每一排皆包括多个有源区，有源区在相邻排区域中的旋转倾斜方向为不相同，从而使得横跨有源区的字线之间的间距相近甚至相同。因此本发明中将动态随机存取存储器阵列中有源区的方向改变由原来的延伸方向相同的同向倾斜配置改为延伸方向不同的交错排异向倾斜配置，在确保原型布局配置相同操作功能的前提下，改善了有效字线之间的间距，从而有助于提高器件的性能。
请结合图4，图5，图6及图7，图5为本发明一实施例的动态随机存取存储器阵列沿图4中C-C'的剖面示意图；图6为本发明一实施例的动态随机存取存储器阵列沿图4中D-D'的剖面示意图；图7为本发明一实施例的动态随机存取存储器阵列沿图4中E-E'的剖面示意图。借助于动态随机存取存储器阵列的剖面示意图，更有助于理解本发明的动态随机存取存储器阵列版图结构。
可见在本发明一个实施例中的动态随机存取存储器阵列，包括：
半导体衬底10；
有源区20和隔离结构50，位于所述半导体衬底10的阵列区域中，所述隔离结构50隔离相邻的所述有源区20，所述阵列区域包括多排区域21，每排区域21的每一排皆包括多个所述有源区20，所述有源区20在相邻排区域21中的旋转倾斜方向为不相同；以及
字线30，形成于所述半导体衬底10中，且每一所述字线30横跨所述多排区域21的各一个所述有源区20。
所述半导体衬底10的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，或者本领域技术人员已知的其他材料，在所述半导体衬底10中还可以形成掺杂区或者其它半导体结构，本发明对此不做限定。所述有源区20和隔离结构50形成于所述半导体衬底中10，所述隔离结构50位于有源区20的外围，用于对相邻的有源区20进行隔离。也可以理解的是，通过形成所述隔离结构50进而定义出所述有源区20。其中，所述隔离结构50可以为沟槽隔离结构。所述有源区20用于形成存储单元，所述存储单元例如为存储晶体管。在后续的工艺制程中，可对字线形成区两侧的有源区20执行离子掺杂工艺，以分别形成离子掺杂区，例如，对应字线形成区左侧的离子掺杂区可构成所述存储晶体管的源区，对应字线形成区右侧的离子掺杂区可构成所述存储晶体管的漏区。其中，所述离子掺杂工艺可以在形成字线之前执行，也可以在形成字线之后执行。
如图4中所示，还包括位线40，所述位线40例如沿第一方向(如图4中X方向)延伸。所述字线30例如是沿第二方向(如图4中Y方向)延伸。即所述位线40与所述字线30交叉设置，在一个实施例中，所述位线40与所述字线30垂直，即所述位线40的延伸方向同向于所述多排区域21的延伸方向。
其中，第一方向(如图4中X方向)、第二方向(如图4中Y方向)以及第三方向(如图4中Z方向)均在同一平面内且两两相交，例如，第一方向和第二方向相互垂直，且第一方向与第三方向之间的夹角的绝对值可以为10°～45°，例如为30°。
当横向于所述字线30的第一排区域21中的所述有源区20为顺时针方向旋转倾斜时，邻靠于第一排区域21的第二排区域21中的所述有源区20为逆时针方向旋转倾斜，第一排区域21中所述有源区20的旋转倾斜角度θ1范围为10度到45度，第二排区域中所述有源区的旋转倾斜角度θ2范围为-10度到-45度。也就是说，相对于所述多排区域21的延伸方向，所述多排区域21内所述有源区20的旋转倾斜角度的夹角绝对值为锐角。
结合图4可知，在这一C-C'的剖面中，并不具有字线，所述位线40形成于所述半导体衬底10上方，具体的，形成于介质层70上，介质层70用以实现位线40和字线的隔离。所述介质层70的材质例如可以是氮化硅、氧化硅、氮氧化硅等常用材质。所述位线40通过位线接触端60与有源区20连接，例如，所述位线接触端60的材质为多晶硅，或者是其他材质。在一个实施例中，位线40包括第一位线层410和第二位线层420，如图5中所示，第一位线层410具有侧壁，在侧面包围着第二位线层420。在另一个实施例中，第一位线层410可以不具有侧壁，即第一位线层410形成于第二位线层420下方。例如，所述第一位线层410的材质可以的氮化钛，所述第二位线层420的材质可以为钨金属，第一位线层410可以达到降低接触电阻，并有效防止剥离的效果。
如图6所示，在D-D'的剖面中，字线30横跨有源区20，即横跨所述多排区域21的各一个子区域22、23。且在一个实施例中，每个子区域之间的字线30的间距相同，记为W3，比较如图3所示的W2＞W1的情况，可知字线间距有着明显的改善。
由图6还可见，在字线30上形成有位线40，位线40与字线30通过介质层70隔离，这一部分与图5中一致，不再描述。
如图7所示，在E-E'的剖面中，字线30横跨有源区20，即横跨所述多排区域21的各一个子区域22、23。且在一个实施例中，每个子区域之间的字线30的间距相同，记为W3，比较如图3所示的W2＞W1的情况，可知字线间距有着明显的改善。
由图7还可见，在字线30上形成有位线40，位线40与字线30通过介质层70隔离，这一部分与图5中一致，不再描述。
在本发明获得的动态随机存取存储器阵列中，能够获得每个子区域之间的字线30的间距相同，原理是：在相邻的两排区域21中，其内的子区域22、23(即有源区20)延伸方向不同。具体的，每个子区域22、23呈长条状，在一排区域21中，每个子区域22延伸方向相同，可以理解的是，由于工艺问题，每个子区域22之间可能存在一定的偏差，这一偏差在实际工艺生产过程中并不会导致产品脱离本发明的核心思想。例如图4所示，在上方的两排区域21中，上排区域21中的子区域22延伸方向相同，中间排区域21中的子区域23延伸方向相同，但是，子区域22与子区域23延伸方向不同，于是，通过这一相邻排区域21的子区域22、23延伸方向不同，可以实现字线在有源区20之间的距离的调整，使得有效字线(即横跨相邻子区域的字线)之间的间距差别变小。
进一步的，在每排区域21中，所述多个子区域22、23之间的间距相同，即在相同排区域21中的所述有源区20为平行排列且具有相同间距，由此实现均匀分布。
进一步的，相邻排区域21中的子区域22、23延伸方向的夹角为θ1+θ2。即大于等于10度小于等于90度。
此外，相邻排区域21中的子区域22、23(即有源区)可以是交错排列，即在相邻排区域21之间的所述有源区20的中心点不排列在同一直在线，而是在投射于所述多排区域21的延伸方向的向量上以偏移一个字线间距的方式交错偏移。在这一基础上，通过调节交错的程度，可以实现有效字线之间的间距相同(即所述字线具有相同间距)。设如图4中最上方区域21为第一排，在图4中竖直方向向下依次为第二排、第三排……，则有奇数排的区域21可以通过在竖直方向的平移后重叠，偶数排的区域21也可以通过在竖直方向的平移后重叠，但是奇数排的区域21和偶数排的区域21在通过竖直方向的平移后不能够重叠，而是交叉。在一个实施例中，奇数排的区域21和偶数排的区域21在横向(即垂直竖直方向)平移后，可以呈镜像对称。由此可见，本发明中的有源区20在结构上具有一定的规律性，因此制备过程简单，同时还可以实现优化有效字线间距的效果。
此外，对于所述的动态随机存取存储器阵列，还包括电容，在一个实施例中，所述电容形成于所述位线40上方。在一个实施例中，所述电容形成于所述字线下方，更具体是形成于隔离结构50下方。其中电容的设置在现有技术中有多种，本领域技术人员在本发明给出的有源区20的基础上，可以依据实际需要选择合适的电容工艺。故在图中并未对电容进行示意。
在本发明提供的动态随机存取存储器阵列中，使得半导体衬底的阵列区域包括多排区域，多排区域的每一排皆包括多个有源区，有源区在相邻排区域中的旋转倾斜方向为不相同，从而使得横跨有源区的字线之间的间距相近甚至相同。因此本发明中将动态随机存取存储器阵列中有源区的方向改变由原来的延伸方向相同的同向倾斜配置改为延伸方向不同的交错排异向倾斜配置，在确保原型布局配置相同操作功能的前提下，改善了有效字线之间的间距，从而有助于提高器件的性能。
本发明还提供一种动态随机存取存储器阵列的制作方法，包括：
步骤S11，提供半导体衬底；所述半导体衬底的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，或者本领域技术人员已知的其他材料，在所述半导体衬底中还可以形成掺杂区或者其它半导体结构，本发明对此不做限定。
步骤S12，在所述半导体衬底中形成有源区，所述有源区位于所述半导体衬底的阵列区域中，所述阵列区域包括多排区域，所述多排区域的每一排皆包括多个所述有源区，所述有源区在相邻排区域中的旋转倾斜方向为不相同。所述有源区用于形成存储单元，所述存储单元例如为存储晶体管。在后续的工艺制程中，可对字线形成区两侧的有源区执行离子掺杂工艺，以分别形成离子掺杂区，例如，对应字线形成区左侧的离子掺杂区可构成所述存储晶体管的源区，对应字线形成区右侧的离子掺杂区可构成所述存储晶体管的漏区。其中，所述离子掺杂工艺可以在形成字线之前执行，也可以在形成字线之后执行。
步骤S13，在所述半导体衬底中形成隔离结构，所述隔离结构用于隔离相邻的有源区；具体的，隔离结构的形成可以采用常见的挖槽填充形成，可以通过本发明的版图，设计专门的掩膜版，进行光刻等操作后，获得具有如图4所示多排区域的沟槽，在所述凹槽内填充绝缘材料，优选为氧化硅或氮化硅，并进行平坦化，进而形成所需的隔离结构，所述隔离结构可使相邻的有源区之间相互隔离。优选的，在凹槽内填充绝缘层之后，还包括对所述衬底进行高温退火处理，以降低所述衬底的压力，所述高温退火的温度优选为900℃～1100℃。
步骤S14，在所述半导体衬底中形成字线，且每一所述字线横跨所述多排区域的各一个所述有源区；例如，所述字线具有相同间距。
步骤S15，在所述字线上形成位线，所述位线的延伸方向同向于所述多排区域的延伸方向。
可以理解的是，上述动态随机存取存储器阵列的制作方法只是一种可选方案，本领域技术人员在本发明的动态随机存取存储器阵列版图结构的基础上，还可以采用其他任意方法进行动态随机存取存储器阵列的制备，只要通过对有源区的特别设计，达到在确保原型布局配置相同操作功能的前提下，改善了有效字线之间的间距，从而有助于提高器件的性能，都在本发明的思想涵盖之内。
综上所述，在本发明提供的动态随机存取存储器阵列及其版图结构、制作方法中，使得半导体衬底的阵列区域包括多排区域，多排区域的每一排皆包括多个有源区，有源区在相邻排区域中的旋转倾斜方向为不相同，从而使得横跨有源区的字线之间的间距相近甚至相同。因此本发明中将动态随机存取存储器阵列中有源区的方向改变由原来的延伸方向相同的同向倾斜配置改为延伸方向不同的交错排异向倾斜配置，在确保原型布局配置相同操作功能的前提下，改善了有效字线之间的间距，从而有助于提高器件的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (15)
1.一种动态随机存取存储器阵列版图结构，包括多个配置在半导体衬底中的隔离结构、有源区及字线，所述隔离结构形成于所述有源区之间；
所述有源区和所述隔离结构位于所述半导体衬底的阵列区域中，所述阵列区域包括多排区域，所述多排区域的每一排皆包括多个所述有源区，且所述多排区域的延伸方向垂直于所述字线的延伸方向，所述有源区在相邻排区域中的旋转倾斜方向为不相同，且每一所述字线横跨所述多排区域的各一个所述有源区。
2.如权利要求1所述的动态随机存取存储器阵列版图结构，其特征在于，所述字线具有相同间距。
3.如权利要求1所述的动态随机存取存储器阵列版图结构，其特征在于，相对于所述多排区域的延伸方向，所述多排区域内所述有源区的旋转倾斜角度的夹角绝对值为锐角。
4.如权利要求1所述的动态随机存取存储器阵列版图结构，其特征在于，所述每个有源区呈长条状，在相邻排区域之间的所述有源区为交错排列。
5.如权利要求4所述的动态随机存取存储器阵列版图结构，其特征在于，在相同排区域中的所述有源区为平行排列且具有相同间距。
6.如权利要求1至5中任一项所述的动态随机存取存储器阵列版图结构，其特征在于，还包括位线，形成于所述半导体衬底上方，且所述位线的延伸方向同向于所述多排区域的延伸方向。
7.一种动态随机存取存储器阵列，其特征在于，包括：
半导体衬底；
有源区和隔离结构，位于所述半导体衬底的阵列区域中，所述隔离结构隔离相邻的所述有源区，所述阵列区域包括多排区域，所述多排区域的每一排皆包括多个所述有源区，所述有源区在相邻排区域中的旋转倾斜方向为不相同；以及
字线，形成于所述半导体衬底中，且每一所述字线横跨所述多排区域的各一个所述有源区。
8.如权利要求7所述的动态随机存取存储器阵列，其特征在于，所述字线具有相同间距。
9.如权利要求7所述的动态随机存取存储器阵列，其特征在于，相对于所述多排区域的延伸方向，所述多排区域内所述有源区的旋转倾斜角度的夹角绝对值为锐角。
10.如权利要求7所述的动态随机存取存储器阵列，其特征在于，所述每个有源区呈长条状，在相邻排区域之间的所述有源区为交错排列。
11.如权利要求10所述的动态随机存取存储器阵列，其特征在于，在相同排区域中的所述有源区为平行排列且具有相同间距。
12.如权利要求7至11中任一项所述的动态随机存取存储器阵列，其特征在于，还包括位线，形成于所述半导体衬底上方，且所述位线的延伸方向同向于所述多排区域的延伸方向。
13.一种动态随机存取存储器阵列的制作方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底中形成有源区，所述有源区位于所述半导体衬底的阵列区域中，所述阵列区域包括多排区域，所述多排区域的每一排皆包括多个所述有源区，所述有源区在相邻排区域中的旋转倾斜方向为不相同；
在所述半导体衬底中形成隔离结构，所述隔离结构用于隔离相邻的有源区；以及
在所述半导体衬底中形成字线，且每一所述字线横跨所述多排区域的各一个所述有源区。
14.如权利要求13所述的动态随机存取存储器阵列的制作方法，其特征在于，所述字线具有相同间距。
15.如权利要求13或14所述的动态随机存取存储器阵列的制作方法，其特征在于，还包括在所述半导体衬底上形成位线，所述位线的延伸方向同向于所述多排区域的延伸方向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710930297.5A CN107680963A (zh) | 2017-10-09 | 2017-10-09 | 动态随机存取存储器阵列及其版图结构、制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710930297.5A CN107680963A (zh) | 2017-10-09 | 2017-10-09 | 动态随机存取存储器阵列及其版图结构、制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107680963A true CN107680963A (zh) | 2018-02-09 |
Family
ID=61139855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710930297.5A Pending CN107680963A (zh) | 2017-10-09 | 2017-10-09 | 动态随机存取存储器阵列及其版图结构、制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107680963A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110164489A (zh) * | 2019-05-28 | 2019-08-23 | 珠海创飞芯科技有限公司 | 优化Nor Flash存储阵列面积的相关方法及系统 |
| CN110828366A (zh) * | 2018-08-13 | 2020-02-21 | 南亚科技股份有限公司 | 半导体结构及其制备方法 |
| CN111584432A (zh) * | 2020-05-28 | 2020-08-25 | 福建省晋华集成电路有限公司 | 动态随机存取存储器及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110108889A1 (en) * | 2009-11-10 | 2011-05-12 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor device with a 7f2 cell structure |
| US20170125423A1 (en) * | 2015-11-03 | 2017-05-04 | Winbond Electronics Corp. | Dynamic random access memory |
| CN106992156A (zh) * | 2016-01-21 | 2017-07-28 | 美光科技公司 | 存储器阵列及其制造方法 |
-
2017
- 2017-10-09 CN CN201710930297.5A patent/CN107680963A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110108889A1 (en) * | 2009-11-10 | 2011-05-12 | Semiconductor Manufacturing International (Shanghai) Corporation | Semiconductor device with a 7f2 cell structure |
| US20170125423A1 (en) * | 2015-11-03 | 2017-05-04 | Winbond Electronics Corp. | Dynamic random access memory |
| CN106992156A (zh) * | 2016-01-21 | 2017-07-28 | 美光科技公司 | 存储器阵列及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110828366A (zh) * | 2018-08-13 | 2020-02-21 | 南亚科技股份有限公司 | 半导体结构及其制备方法 |
| CN110164489A (zh) * | 2019-05-28 | 2019-08-23 | 珠海创飞芯科技有限公司 | 优化Nor Flash存储阵列面积的相关方法及系统 |
| CN110164489B (zh) * | 2019-05-28 | 2021-05-07 | 珠海创飞芯科技有限公司 | 优化Nor Flash存储阵列面积的相关方法及系统 |
| CN111584432A (zh) * | 2020-05-28 | 2020-08-25 | 福建省晋华集成电路有限公司 | 动态随机存取存储器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE47240E1 (en) | Semiconductor storage device | |
| CN103367317B (zh) | 半导体器件、其制造方法以及包括其的系统 | |
| CN102148197B (zh) | 半导体器件的制造方法 | |
| TWI570782B (zh) | 金屬氧化半導體電容器、製造其之方法以及使用其之半導體裝置 | |
| US20140011334A1 (en) | Semiconductor device with vertical channel transistor and method for fabricating the same | |
| US10411016B2 (en) | Semiconductor device | |
| US20090315143A1 (en) | Methods of Forming Integrated Circuit Devices Including Insulating Support Layers and Related Structures | |
| US9035368B2 (en) | Semiconductor device | |
| KR20200054672A (ko) | 반도체 소자 | |
| TW201320307A (zh) | 記憶體結構 | |
| WO2023272881A1 (zh) | 晶体管阵列及其制造方法、半导体器件及其制造方法 | |
| CN107706180A (zh) | 存储器及其制备方法、半导体器件 | |
| WO2023142521A1 (zh) | 具有垂直沟道晶体管的存储器及其制造方法 | |
| CN107680963A (zh) | 动态随机存取存储器阵列及其版图结构、制作方法 | |
| JP2004165197A (ja) | 半導体集積回路装置およびその製造方法 | |
| TW202322361A (zh) | 半導體裝置 | |
| WO2022095454A1 (zh) | 存储器及其制备方法 | |
| KR101218904B1 (ko) | 메모리 소자 및 이의 제조 방법 | |
| JP2010129972A (ja) | 半導体装置およびその製造方法 | |
| CN113611666B (zh) | 晶体管阵列及其制造方法、半导体器件及其制造方法 | |
| CN207458941U (zh) | 存储器及半导体器件 | |
| CN111816757A (zh) | 磁性随机存储器及其形成方法 | |
| US11917814B2 (en) | Semiconductor device | |
| TWI790008B (zh) | 動態隨機存取記憶體結構 | |
| KR101168559B1 (ko) | 반도체 소자의 레이아웃 및 반도체 소자의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180928 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180209 |
|
| RJ01 | Rejection of invention patent application after publication |