[go: up one dir, main page]

CN107615445A - 绝缘体上硅晶圆的制造方法 - Google Patents

绝缘体上硅晶圆的制造方法 Download PDF

Info

Publication number
CN107615445A
CN107615445A CN201680028359.7A CN201680028359A CN107615445A CN 107615445 A CN107615445 A CN 107615445A CN 201680028359 A CN201680028359 A CN 201680028359A CN 107615445 A CN107615445 A CN 107615445A
Authority
CN
China
Prior art keywords
wafer
silicon
soi
heat treatment
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680028359.7A
Other languages
English (en)
Other versions
CN107615445B (zh
Inventor
横川功
阿贺浩司
小林德弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN107615445A publication Critical patent/CN107615445A/zh
Application granted granted Critical
Publication of CN107615445B publication Critical patent/CN107615445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

一种SOI晶圆的制造方法，将贴合晶圆的经离子注入的表面与基底晶圆的表面透过形成于基底晶圆表面的硅氧化膜贴合后，通过进行剥离热处理将贴合晶圆剥离，而制作出SOI晶圆，并以含有氩气氛围对SOI晶圆进行平坦化热处理，其中于剥离热处理后，不夹杂其他热处理，在进行去除存在于SOI晶圆的台地部的硅氧化膜上的硅薄片处理后，以含有氩气氛围进行平坦化热处理。由此，提供一种SOI晶圆的制造方法，而制作出于台地部具有硅氧化膜的SOI晶圆的剥离面，并于SOI晶圆的剥离面进行平坦化热处理时，能对剥离面进行平坦化而不会在台地部形成不必要的凹陷。

Description

绝缘体上硅晶圆的制造方法
技术领域
本发明涉及一种绝缘体上硅(SOI)晶圆的制造方法，特别是关于一种利用离子注入剥离法的SOI晶圆的制造方法。
背景技术
作为SOI(Silicon On Insulator：SOI)晶圆的制造方法，特别是作为使尖端集成电路的高性能化变为可能的薄膜SOI晶圆的制造方法，其将经离子注入的晶圆于贴合后剥离而制造SOI晶圆的方法(离子注入剥离法：亦称为Smart 的技术)受到重视。
此离子注入剥离法是于二片硅晶圆之中的至少一个形成氧化膜的同时，自另一个硅晶圆(贴合晶圆)的上表面注入氢离子或是稀有气体离子等的气体离子，使该晶圆内部形成离子注入层(又称为微小气泡层或封入层)。之后将经注入离子的面透过氧化膜与另一个硅晶圆(基底晶圆)密着，之后施加热处理(剥离热处理)以微小气泡层作为劈开面将一边的晶圆(贴合晶圆)剥离为薄膜状。进一步施加热处理(结合热处理)使其稳固地结合而成为SOI晶圆的技术(参照专利文献1)。于此阶段，劈开面(剥离面)将成为SOI层的表面，较容易得到SOI层膜厚度较薄且均匀性亦高的SOI晶圆。
但是，剥离后的SOI晶圆表面存在有离子注入所导致的损伤层，另外，表面的粗糙度与一般的硅晶圆的镜面相比较大。因此，于离子注入剥离法变得必须去除此损伤层及表面的粗糙度。
已知为了除去此损伤层等，于结合热处理后的最终步骤中，进行有被称之为触碰式抛光(touch polish)的研磨量极低的镜面研磨(加工量：约100nm)。但是，当于SOI层进行含有机械加工要素的研磨，由于研磨的加工量不均等，会产生由于氢离子等的注入以及剥离所导致的SOI层的膜厚度均匀性恶化的问题。
作为解决此问题点的方法，进行高温热处理以改善表面粗糙度的平坦化处理来取代该触碰式抛光。例如于专利文献2中，提案有于剥离热处理后(或是结合热处理后)，不研磨SOI层的表面，而是施加包含氢气的还原性氛围下的热处理(快速加热、快速冷却热处理(RTA处理))。
此处，如同专利文献2的段落(0065)中所记载的，在进行相对于剥离后的SOI层表面(剥离面)的热处理之前，为了避免因微粒或不纯物等所引起的污染，必须进行众所周知的湿洗，即所谓的RCA洗净。
另外，根据专利文献3的段落(0050)，通过离子注入剥离法制作出于台地部(terrace)具有氧化膜的SOI晶圆的状况下，由于在贴合晶圆的剥离时硅薄片附着于台地部的氧化膜上，因而成为其后的磊晶成长所引起的微粒污染等的原因。专利文献3中记载有，为了回避此问题，于磊晶成长前，进行SC1洗净(以NH4OH及H2O2的混合水溶液的洗净)或HF洗净等的湿洗来作为去除存在于台地部的硅薄片的洗净工程。
此处，于台地部具有氧化膜的SOI晶圆之时候，特别是BOX(埋入氧化膜)层厚度在数μm厚的状况下，为了抑制晶圆的翘曲发生而形成有相同程度的厚度的内面氧化膜。此种BOX层厚度为厚的SOI晶圆，最近已在使用于硅光子或RF装置(高频装置)的用途上扩大。
[现有技术文献]
[专利文献]
[专利文献1]日本特开平5-211128号公报
[专利文献2]日本特开平11-307472号公报
[专利文献3]日本特开2009-27124号公报
发明内容
[发明所欲解决的问题]
如专利文献3所记载的，剥离后当下的贴合式晶圆的台地部附着有硅薄片等的微粒之事是为众所周知的。
发明人经研究后发现，若于台地部具有硅氧化膜的SOI晶圆的台地部的氧化膜上仍旧存在此种硅薄片的情况下，以含有氩气氛围进行平坦化热处理，则硅薄片与氧化膜反应，并基于Si+SiO2→2SiO(气体)的化学式，在硅薄片的周围，台地部的硅氧化膜会受到大幅蚀刻而会形成凹陷。若在台地部形成有此种凹陷的状态下进行装置制造制程，则光阻剂容易残留于凹陷，而会成为了污染或微粒的产生来源。
本发明鉴于上述问题点，目的在于提供一种SOI晶圆的制造方法，在对于通过离子注入剥离法进行剥离热处理而制作出的于台地部具有硅氧化膜的SOI晶圆的剥离面，以含有氩气氛围进行平坦化热处理时，能对剥离面进行平坦化而不会在台地部形成不必要的凹陷。
[解决问题的技术手段]
为了达成上述目的，本发明提供一种SOI晶圆的制造方法，包含：自单晶硅所构成的贴合晶圆的表面离子注入氢离子及稀有气体离子之中至少一种气体离子而形成离子注入层，将该贴合晶圆的该经离子注入的表面与以单晶硅所构成的基底晶圆的表面透过形成于该基底晶圆表面的硅氧化膜贴合后，通过进行剥离热处理以该离子注入层将该贴合晶圆剥离，而制作出于该基底晶圆上具有内嵌氧化膜层与SOI层的SOI晶圆，并以含有氩气氛围对该SOI晶圆进行平坦化热处理，其中于该剥离热处理后，不夹杂其他的热处理，在进行去除存在于该SOI晶圆的台地部的硅氧化膜上的硅薄片的处理后，以该含有氩气氛围进行平坦化热处理。
如此，于剥离热处理后，不夹杂其他的热处理，在进行去除存在于SOI晶圆的台地部的氧化膜(以下也称之为阶台氧化膜)上的硅薄片的处理后，通过该含有氩气氛围进行平坦化热处理，则在以含有氩气氛围进行平坦化热处理时，能对剥离面进行平坦化而不会在台地部形成不需要的凹陷。
此时，作为去除该硅薄片的处理，能使用含有HF的水溶液，进行减少该台地部的硅氧化膜的厚度的蚀刻而去除该硅薄片。
如此，以使用含有HF(氟化氢)的水溶液减少台地部的硅氧化膜的厚度，能去除硅薄片与台地部之间的硅氧化膜，而使硅薄片剥离。
另外，本发明的SOI晶圆的制造方法中，作为去除该硅薄片的处理，也能以物理作用进行洗净。
如此，通过物理作用所进行的洗净(摩擦晶圆表面的洗净等)，能有效地去除硅薄片。
另外，本发明的SOI晶圆的制造方法中，进行去除该硅薄片的处理后，在以该含有氩气氛围进行平坦化热处理前，于该SOI晶圆的SOI层进行牺牲氧化处理为较佳。
如此，通过对SOI晶圆的SOI层进行牺牲氧化处理，由于能充分去除剥离面的损伤，因此能得到结晶性优良的SOI层。
〔对照现有技术的功效〕
依照本发明，在剥离热处理后当下的附着强度微弱的阶段，由于能去除阶台氧化膜上的硅薄片，因此能制作在阶台氧化膜上无硅薄片的贴合式SO晶圆。经由保持这种状态，在含有氩气氛围下通过高温退火进行SOI层表面的平坦化，能抑制台地部的亮点(凹陷)的发生。
附图说明
图1是显示本发明的SOI晶圆的制造方法的一范例的步骤流程图。
图2是在台地部的氧化膜产生的凹陷的发生原因及其机制的说明图。
图3是说明本发明的SOI晶圆的制造方法的概略图。
图4是台地部与SOI层的边界附近的显微镜照片。(A)为显示实施例2中的结果的照片。(B)为显示比较例2中的结果的照片。
具体实施方式
以下，使用图2详细说明本发明的契机之以含有氩气氛围进行平坦化热处理时，于台地部的氧化膜产生凹陷的发生原因及其机制。
利用离子注入剥离法进行SOI晶圆20的制作后，于晶圆周边部形成SOI层22不转移的区域(图2(a))，该区域称之为台地部21。这是由于贴合前的材料晶圆的周边部因研磨等而变成凹陷形状，若将晶圆贴合，则无法使晶圆周边部完全贴合，此未结合部分的硅层由于无法转移所形成的区域，称之为台地部21。
台地部21虽然不转移SOI层22，但却在对应于台地部21的贴合晶圆的位置注入剥离用的氢离子等的气体离子。因此，经离子注入的氢于剥离热处理中发泡而使贴合晶圆于此位置被剥离，而导致会形成硅薄片23。此硅薄片23若附着于台地部21，则会因剥离热处理导致附着力升高。另外也有在剥离热处理时，会在SOI层22的边缘部发生剥离与破损，致使硅薄片23产生，因而导致硅薄片23掉落在台地部21上的状况。因此，剥离热处理后，会有进行SC-1洗净等的湿洗的状况(图2(b))。
但是，在制作SOI层22比较厚的SOI晶圆20的状况下，剥离时的SO层22若太厚(例如500nm以上)，则剥离时被剥下的硅薄片23也会变厚。于是，由于硅薄片自身的刚性升高，剥离的硅薄片23的面积也相对变大。在此种状况下，即使进行剥离后的洗净，由于硅薄片23的表面积大，因此洗净液也不容易进入硅薄片23与硅基板之间。也就是无法于洗净时自晶圆剥离硅薄片23，导致硅薄片23会残留于后面步骤。即，硅薄片23的厚度越厚(对贴合晶圆的离子注入深度越深)，则越难去除所形成的硅薄片23。
另外，例如制作具有数个100nm以上厚度BOX层26(氧化膜24之中夹置于基底晶圆与SOI层22的内嵌氧化膜层)的SOI晶圆20的状况下，透过离子注入机的加速电源的制约，通过形成于贴合晶圆表面的厚的氧化膜，会有无法于硅层进行离子注入的状况。此状况下，于基底晶圆形成成为BOX层26的主要氧化膜24，于裸晶圆(或是形成有薄氧化膜的具有氧化膜的晶圆)进行离子注入，而进行晶圆的剥离。
此处，若于具有氧化膜的晶圆以离子注入进行剥离，则所剥离的硅薄片由氧化膜与硅层所构成。此状况下，由于硅与氧化膜的热膨胀系数的差异，硅薄片如双金属片(Bimetal)般翘曲。另一方面，若于裸晶圆以离子注入进行剥离，则由于硅薄片只以硅构成所以不会翘曲。在此状况下，若进行剥离后的洗净，则由于硅薄片不会翘曲，故硅薄片与硅基板之间不会产生间隙，因此洗净液无法进入。也就是说，硅薄片于洗净时剥落，自晶圆剥离变得极难，导致硅薄片会残留于后续步骤。即，不透过氧化膜来对贴合晶圆进行离子注入，比起透过氧化膜来进行离子注入，所形成的硅薄片变得难以去除。
本申请的发明人发现，此种附着于台地部21的硅氧化膜24上的硅薄片23，于其后进行平坦化热处理时，成为台地部21的凹陷25(图2(c))。即，进行剥离面的平坦化的在含有氩气氛围下的高温退火处理时之中，一旦在台地部21的硅氧化膜24上落有硅薄片23，则硅薄片23与硅氧化膜24反应，并基于Si+SiO2→2SiO(气体)的化学式，而在硅薄片23的周围，台地部21的硅氧化膜24会受到大的蚀刻。以此蚀刻所形成的凹陷25，于最终检查时的感应检查中作为亮点被检出。于是本申请的发明人发现，若于台地部21形成有此种凹陷25的状态下进行装置制造制程则容易造成光阻剂残留，而会变成污染或微粒的产生来源之故，因此有必要不使此种凹陷25发生，进一步言，在充分去除台地部的氧化膜上的硅薄片23的状态下，以含有氩气氛围下进行平坦化热处理。
关于台地部的氧化膜上所附着的硅薄片所带来的影响，专利文献3上虽揭示有通过磊晶成长的台地部的多晶硅成长，但在不伴随以含有氩气氛围下进行平坦化热处理之类的膜成长的热处理中，发生在台地部凹陷的问题点以往皆不得而知，此乃本申请的发明人首先发现的现象。
本发明的目的为对剥离面进行平坦化而不会形成此种台地部的凹陷。以下，更详细叙述本发明。
图1是显示本发明的SOI晶圆的制造方法的一范例的步骤流程图。
首先，于由单晶硅所构成的基底晶圆的表面，通过热氧化等形成硅氧化膜(图1(A))。再者，形成硅氧化膜的厚度虽无特别限定，例如本发明中能设为2μm厚。
另外，自单晶硅所构成的贴合晶圆的表面离子注入氢离子及稀有气体离子之中至少一种气体离子，而于贴合晶圆的预定深度形成离子注入层(图1(B))。此时的离子注入层的深度会被反映于剥离后所形成的SOI层的厚度上。因此，通过控制注入能量等而离子注入，能控制SOI层的厚度。再者，此时，既可自表面无氧化膜的由单晶硅所构成的贴合晶圆进行离子注入，亦可于贴合晶圆形成薄的硅氧化膜，并透过该氧化膜而进行离子注入。
对上述基底晶圆的处理与对上述贴合晶圆的处理皆能独立进行，也可其中一方先进行，也可并行进行。
接下来，将贴合晶圆的经离子注入的表面与以单晶硅所构成的基底晶圆的表面透过形成于该基底晶圆表面的硅氧化膜而贴合(图1(C))。此贴合例如在常温的干净氛围下通过使贴合晶圆与基底晶圆接触，而不使用黏合剂将晶圆彼此黏合。
接下来，通过进行剥离热处理在离子注入层将贴合晶圆剥离，而制作出于基底晶圆上具有内嵌氧化膜层(BOX层)与SOI层的SOI晶圆(图1(D))。作为此剥离热处理，例如在氩等的惰性气体氛围下，一般只要施加400℃以上700℃以下、30分钟以上的热处理，则能在离子注入层剥离贴合晶圆，例如也能设定为500℃、30分钟。
如此，若使用表面经形成氧化膜的基底晶圆，并通过离子注入剥离法制作贴合式SOI晶圆，则如图3(a)所示，在经剥离热处理剥离后当下的SOI晶圆10的台地部1的硅氧化膜4上附着有数量颇多的硅薄片3。
本发明中，于剥离热处理后，不夹杂其他的热处理，对存在于SOI晶圆10的台地部1的硅氧化膜上4的硅薄片3进行去除处理(图1(E))。
此硅薄片3的去除，虽然只要能以RCA洗净等一般的洗净去除即不会有问题，但剥离厚度厚的晶圆，或者，于使用裸晶圆的贴合晶圆的状况下，如只以RCA洗净，则会有无法去除硅薄片3的状况。
于是，在剥离后洗净中，以使用含有HF(氟化氢)的水溶液，以进行使台地部1的硅氧化膜的厚度减少的蚀刻，而去除硅薄片3与台地部1之间的硅氧化膜4，能使硅薄片3剥离，并能有效地去除阶台氧化膜上的硅薄片3(图3(b))。作为含有HF的水溶液，例如能使用15％HF水溶液。由于应减厚的厚度依附于剥离温度或剥离时的SOI层厚度，故虽只要能去除硅薄片并无特别限定，但例如能设为1～100nm，设定为5nm以上为较佳。
另外此时，虽如图3(d)将台地部1的硅氧化膜4完全去除也能去除硅薄片3，但除了通过BOX层6的过蚀刻使SOI层2的周边部成为悬垂状之外，并通过其后的在含有氩气氛围下的高温退火处理(平坦化热处理)，而进行SOI层2与BOX层6交界面的蚀刻，形成薄膜状的SOI层，而会成为新的微粒产生来源之故，因此希望不要完全地去除阶台氧化膜。
在其他使用含有HF的水溶液的方法中，如使用搓刷洗净用的海绵等摩擦晶圆表面而进行洗净(通过物理作用的洗净)，也能有效的去除硅薄片3。
此处，于使用离子注入剥离法的贴合式SOI晶圆的制造步骤中，为了去除离子注入时以及剥离时所发生的损伤层，系于剥离后的SOI层表面进行牺牲氧化处理(牺牲氧化+氧化膜去除)，以及控制晶圆内部的氧析出，或是，为了改善表面粗糙度等的质量改善，而有实施RTA(Rapid Therm Anneal)等的状况。然而，由于此些的热处理与剥离热处理相比其热处理温度较高，因此硅薄片与台地部氧化膜之间的附着强度升高，即使经此些热处理后再进行HF洗净，也会有无法去除硅薄片的状况。因此，本发明中，于剥离热处理后，必须不夹杂(剥离热处理以外的)其他的热处理来进行台地部的氧化膜上的硅薄片的去除。
在进行此种去除硅薄片的处理后，也能因应须要而进行一般的RCA洗净(例如SC-1洗净)。经由以上制程，能于阶台氧化膜上作出无硅薄片的状态。
经由此方式，于经去除硅薄片后，虽有以含有氩气氛围进行平坦化热处理，但在此之前，于SOI晶圆SOI层进行牺牲氧化处理为较佳(图1(F))。例如通过在900℃左右的温度进行牺牲氧化处理，能于氧化SOI层表面的损伤的同时强化贴合接口结合强度。接下来，为了去除SOI层表面的牺牲氧化膜，进行15％的HF洗净，以及因应须要进行RCA洗净。由于通过加上此种牺牲氧化处理能充分去除剥离面的损伤，因此能得到结晶性优良的SOI层。
接下来，对经去除台地部1的硅氧化膜4上的硅薄片3的SOI晶圆10，进行在含有氩气氛围下的平坦化热处理(图1(G)、图3(c)、(e))。作为该平坦化热处理条件，例如能设定为在100％氩气氛围下的1200℃、二小时的热处理。
通过平坦化热处理，而改善因在离子注入层的剥离所引起的表面粗糙度，而能形成能作为装置使用的等级的晶圆表面。另外，本发明中，制作台地部的氧化膜上无硅薄片的SOI晶圆，相对于此，通过进行在含有氩气氛围下的平坦化热处理，能抑制已知在含有氩气氛围下的平坦化热处理后发生于台地部的因硅薄片所引起的亮点(即凹陷)的发生，进而保持台地部的洁净。其结果，能避免于装置制造制程中的污染或微粒的发生。
之后，亦可进行牺牲氧化，用于进一步的残存损伤层的去除以及SOI层膜厚度调整。
另外，为了减轻用于平坦化的含有氩气氛围中的高温热处理的负担，以及抑制滑移差排的发生，也能于含有氩气氛围的平坦化热处理之前，进行氢氛围的RTA(H2RTA)。此状况的步骤顺序为如以下所述。
剥离热处理→硅薄片去除→H2RTA→牺牲氧化处理→氩退火处理
如此一来，通过加上H2RTA(例如1150℃、60秒)，也能将氩退火处理的温度下降至未满1200℃。
〔实施例〕
以下虽显示本发明的实施例及比较例以更具体的说明本发明，但本发明并非限定于此些实施例。
(实施例1～3)
作为贴合晶圆以及基底晶圆，使用直径300mm，结晶方位＜100＞的单晶硅晶圆，以表1的条件制造贴合式SOI晶圆(实施例1～3)，并进行台地部有无凹陷的显微镜观察。实施例1～3中，并未观察到亮点(凹陷)，形成了洁净的台地部。再者，于图4(A)显示实施例2的显微镜照片。
表1
(实施例4)
除了将硅薄片去除步骤，于纯水中使用海绵摩擦晶圆表面的搓刷洗净以外，以与实施例3相同条件进行至氩退火处理之后，在进行台地部的凹陷的显微镜观察时，并无观察到凹陷。
(比较例1～3)
作为贴合晶圆以及基底晶圆，使用直径300mm，结晶方位＜100＞的单晶硅晶圆，以表2的条件，即，于剥离热处理后，只进行SC-1洗净(不进行去除存在于SOI晶圆的台地部的硅氧化膜上的硅薄片的处理)，制造SOI晶圆(比较例1～3)，并进行台地部的有无凹陷的显微镜观察。再者，于图4(B)显示比较例2的显微镜照片。
表2
比较例1中，由于在未将台地部的硅薄片去除的情况下直接进行平坦化热处理，因此在氩退火处理时在台地部发生了凹陷。比较例2以及3中，虽通过在平坦化热处理(氩退火处理)前的牺牲氧化处理时的氧化膜去除，而减去台地部的氧化膜厚度，但因为氧化热处理或H2RTA而使硅薄片坚实地附着而未能去除，故在氩退火处理时发生了凹陷。
此外，本发明并未被限定于上述实施例，上述实施例为例示，凡具有与本发明的申请专利范围所记载的技术思想实质上相同的构成，能得到同样的作用效果者，皆被包含在本发明的技术范围内。

Claims (4)

1.一种绝缘体上硅(SOI)晶圆的制造方法，包含：
自单晶硅所构成的贴合晶圆的表面离子注入氢离子及稀有气体离子之中至少一种气体离子而形成离子注入层，
将该贴合晶圆的该经离子注入的表面与以单晶硅所构成的基底晶圆的表面透过形成于该基底晶圆表面的硅氧化膜贴合后，通过进行剥离热处理以该离子注入层将该贴合晶圆剥离，而制作出于该基底晶圆上具有内嵌氧化膜层与SOI层的SOI晶圆，并以含有氩气氛围对该SOI晶圆进行平坦化热处理，
其中于该剥离热处理后，不夹杂其他的热处理，在进行去除存在于该SOI晶圆的台地部的硅氧化膜上的硅薄片处理后，以该含有氩气氛围进行平坦化热处理。
2.如权利要求1所述的SOI晶圆的制造方法，其中作为去除该硅薄片的处理，通过使用含有HF的水溶液，进行减少该台地部的硅氧化膜的厚度的蚀刻而除去该硅薄片。
3.如权利要求1所述的SOI晶圆的制造方法，其中作为去除该硅薄片的处理，以物理性作用进行洗净。
4.如权利要求1至3中任一项所述之SOI晶圆的制造方法，其中在进行去除该硅薄片的处理之后，在以该含有氩气氛围进行平坦化热处理之前，于该SOI晶圆的SOI层进行牺牲氧化处理。
CN201680028359.7A 2015-06-15 2016-03-08 绝缘体上硅晶圆的制造方法 Active CN107615445B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-120424 2015-06-15
JP2015120424A JP6380245B2 (ja) 2015-06-15 2015-06-15 Ｓｏｉウェーハの製造方法
PCT/JP2016/001235 WO2016203677A1 (ja) 2015-06-15 2016-03-08 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN107615445A true CN107615445A (zh) 2018-01-19
CN107615445B CN107615445B (zh) 2020-10-30

Family

ID=57545735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680028359.7A Active CN107615445B (zh) 2015-06-15 2016-03-08 绝缘体上硅晶圆的制造方法

Country Status (8)

Country Link
US (1) US10204824B2 (zh)
EP (1) EP3309820B1 (zh)
JP (1) JP6380245B2 (zh)
KR (1) KR102327330B1 (zh)
CN (1) CN107615445B (zh)
SG (1) SG11201709420PA (zh)
TW (1) TWI685019B (zh)
WO (1) WO2016203677A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037031A (zh) * 2018-07-11 2018-12-18 华东师范大学 一种掺镍氧化铜薄膜晶体管及制备方法
CN110739285A (zh) * 2019-10-30 2020-01-31 北京工业大学 硅基金属中间层化合物半导体晶圆的结构及制备方法
CN112582332A (zh) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
KR102456461B1 (ko) 2020-11-26 2022-10-19 현대제철 주식회사 딥러닝을 이용한 철강 미세 조직 분석 방법 및 시스템

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502135A (zh) * 2001-04-06 2004-06-02 ��Խ�뵼����ʽ���� Soi晶片及其制造方法
CN1868054A (zh) * 2003-10-14 2006-11-22 特拉希特技术公司 制备和组装基材的方法
CN101084577A (zh) * 2004-12-28 2007-12-05 特拉希特技术公司 修整通过组装两晶片构成的结构的方法
CN101689478A (zh) * 2007-06-21 2010-03-31 信越半导体股份有限公司 Soi芯片的制造方法
JP2013084663A (ja) * 2011-10-06 2013-05-09 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
CN103299395A (zh) * 2010-12-20 2013-09-11 信越半导体股份有限公司 Soi晶片的制造方法
CN104025254A (zh) * 2012-01-06 2014-09-03 信越半导体株式会社 贴合soi晶片的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4123861B2 (ja) * 2002-08-06 2008-07-23 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP4603865B2 (ja) * 2004-12-01 2010-12-22 信越化学工業株式会社 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板
JP2007317988A (ja) 2006-05-29 2007-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
JP2008028070A (ja) 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
JP5135935B2 (ja) 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5531642B2 (ja) 2010-01-22 2014-06-25 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5673572B2 (ja) 2012-01-24 2015-02-18 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502135A (zh) * 2001-04-06 2004-06-02 ��Խ�뵼����ʽ���� Soi晶片及其制造方法
CN1868054A (zh) * 2003-10-14 2006-11-22 特拉希特技术公司 制备和组装基材的方法
CN101084577A (zh) * 2004-12-28 2007-12-05 特拉希特技术公司 修整通过组装两晶片构成的结构的方法
CN101689478A (zh) * 2007-06-21 2010-03-31 信越半导体股份有限公司 Soi芯片的制造方法
CN103299395A (zh) * 2010-12-20 2013-09-11 信越半导体股份有限公司 Soi晶片的制造方法
JP2013084663A (ja) * 2011-10-06 2013-05-09 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
CN104025254A (zh) * 2012-01-06 2014-09-03 信越半导体株式会社 贴合soi晶片的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037031A (zh) * 2018-07-11 2018-12-18 华东师范大学 一种掺镍氧化铜薄膜晶体管及制备方法
CN109037031B (zh) * 2018-07-11 2021-11-19 华东师范大学 一种掺镍氧化铜薄膜晶体管及制备方法
CN110739285A (zh) * 2019-10-30 2020-01-31 北京工业大学 硅基金属中间层化合物半导体晶圆的结构及制备方法
CN112582332A (zh) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法

Also Published As

Publication number Publication date
WO2016203677A1 (ja) 2016-12-22
EP3309820A1 (en) 2018-04-18
JP2017005201A (ja) 2017-01-05
CN107615445B (zh) 2020-10-30
US10204824B2 (en) 2019-02-12
US20180144975A1 (en) 2018-05-24
TW201643938A (zh) 2016-12-16
EP3309820B1 (en) 2020-01-29
EP3309820A4 (en) 2019-01-23
KR20180016394A (ko) 2018-02-14
SG11201709420PA (en) 2017-12-28
JP6380245B2 (ja) 2018-08-29
TWI685019B (zh) 2020-02-11
KR102327330B1 (ko) 2021-11-17

Similar Documents

Publication Publication Date Title
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
TWI357101B (en) Method for producing bonded wafer
JP5245380B2 (ja) Ｓｏｉウェーハの製造方法
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
US20130089968A1 (en) Method for finishing silicon on insulator substrates
EP2256787B1 (en) Process for producing soi wafer
US9496130B2 (en) Reclaiming processing method for delaminated wafer
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
KR20100080777A (ko) 열 처리를 사용하는 박리 과정에서 반도체 웨이퍼 재-사용
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
WO2015136834A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2008016534A (ja) 貼り合わせウェーハの製造方法
WO2009031392A1 (ja) 貼り合わせウェーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
EP3029730B1 (en) Bonded wafer manufacturing method
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP5597915B2 (ja) 貼り合わせウェーハの製造方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2024072886A (ja) 貼り合わせウェーハ用の支持基板
CN1716561A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant