[go: up one dir, main page]

CN112582332A - 一种绝缘体上硅结构及其方法 - Google Patents

一种绝缘体上硅结构及其方法 Download PDF

Info

Publication number
CN112582332A
CN112582332A CN202011443228.XA CN202011443228A CN112582332A CN 112582332 A CN112582332 A CN 112582332A CN 202011443228 A CN202011443228 A CN 202011443228A CN 112582332 A CN112582332 A CN 112582332A
Authority
CN
China
Prior art keywords
substrate
silicon
layer
insulator structure
annealing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011443228.XA
Other languages
English (en)
Inventor
魏星
高楠
薛忠营
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Zing Semiconductor Corp
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS, Zing Semiconductor Corp filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202011443228.XA priority Critical patent/CN112582332A/zh
Priority to US17/191,683 priority patent/US11393712B2/en
Publication of CN112582332A publication Critical patent/CN112582332A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供的一种绝缘体上硅结构及其方法，所述绝缘体上硅结构的方法包括以下步骤：提供一键合结构，所述键合结构包括第一衬底、第二衬底和绝缘埋层，所述绝缘埋层位于所述第一衬底和第二衬底之间；从所述键合结构上剥离去除部分厚度的所述第一衬底，以得到绝缘体上硅结构；通过恒温退火工艺平坦化处理所述绝缘体上硅结构，所述恒温退火工艺的压强低于常压。本发明通过恒温退火工艺平坦化处理所述绝缘体上硅结构，所述恒温退火工艺的压强低于常压，可以有效减少滑移线的数量，同时不会影响顶层硅的平坦化效果。

Description

一种绝缘体上硅结构及其方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种绝缘体上硅结构及其方法。
背景技术
绝缘体上硅(Silicon-On-Insulator，SOI)，该技术是在顶层硅和背衬底之间引入至少一层埋氧化层。主要是指硅晶体管结构在绝缘体之上的意思，原理就是在硅晶体管之间，加入绝缘体物质，可使两者之间的寄生电容比原来的少上一倍。SOI材料的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。此外，SOI材料还被用来制造MEMS光开关，如利用体微机械加工技术。对于SOI材料而言，顶层硅厚度均匀性是一个关键参数，该参数对器件性能有重要影响。
在SOI工艺制程中，对顶层硅的平坦化处理通常采用化学机械抛光(ChemicalMechanical Polishing，CMP)工艺，但是，随着对顶层硅均匀性要求的提升，CMP工艺的抛光效果已无法满足制程要求。
为了解决上述问题，采用高温常压退火工艺来平坦化处理顶层硅表面，其相较于CMP工艺，可以大幅度提高顶层硅厚度的均匀性，但是会出现滑移线(slipline)的情况。为此通过降低退火温度来缓解滑移线的数量，但是退火温度降低会影响顶层硅的平坦化效果。
发明内容
本发明提供一种绝缘体上硅结构及其方法，可以减少滑移线的数量，同时不会影响顶层硅的平坦化效果。
为了解决上述技术问题，本发明提供了一种绝缘体上硅结构的方法，包括以下步骤：
提供一键合结构，所述键合结构包括第一衬底、第二衬底和绝缘埋层，所述绝缘埋层位于所述第一衬底和第二衬底之间；
从所述键合结构上剥离去除部分厚度的所述第一衬底，以得到绝缘体上硅结构；
通过恒温退火工艺平坦化处理所述绝缘体上硅结构，所述恒温退火工艺的压强低于常压。
可选的，所述恒温退火工艺的退火压强不高于100torr。
进一步的，所述绝缘体上硅结构在恒温退火工艺前的升温过程以及在恒温退火工艺后的降温过程中的环境压强不高于100torr。
进一步的，所述恒温退火工艺的退火温度为1190℃～1230℃，退火时间不超过300秒。
进一步的，所述恒温退火工艺的氛围包括氢气、氩气、或者氢气和氩气的混合气体，且气体的流量通常为40slm～120slm。
进一步的，键合结构的形成方法包括：
提供第一衬底和第二衬底；
在所述第一衬底的正面上生长第一氧化层；
从所述第一衬底的正面向所述第一衬底中执行离子注入工艺，以得到损伤层；
将所述第一衬底的正面和第二衬底的正面进行键合，从而形成键合结构。
进一步的，当所述绝缘埋层的厚度在
Figure BDA0002823295850000021
以下时，所述绝缘埋层包括第一氧化层。
进一步的，当所述绝缘埋层的厚度大于
Figure BDA0002823295850000022
时，所述绝缘埋层包括第一氧化层和第二氧化层；
并在所述第一衬底的正面上生长第一氧化层的同时，
在所述第二衬底的正面上形成第二氧化层。
进一步的，所述第一氧化层的厚度为
Figure BDA0002823295850000031
所述第二氧化层的厚度为
Figure BDA0002823295850000032
进一步的，所述绝缘体上硅结构的形成方法包括：
对所述键合结构进行第一次退火处理，所述键合结构沿着所述损伤层剥离，并得到位于所述绝缘埋层上的第一薄膜，所述第一薄膜、绝缘埋层和第二衬底构成绝缘体上硅结构；
对所述绝缘体上硅结构进行第二次退火处理；
对所述第一薄膜的表面进行清洁处理。
进一步的，所述第二次退火处理是在含氧氛围中进行的，并在所述第一薄膜的表面生长一层氧化硅膜层；所述清洁处理用于去除所述氧化硅膜层。
本发明还提供了一种绝缘体上硅结构，由上述方法制备而成。
与现有技术相比存在以下有益效果：
本发明提供的一种绝缘体上硅结构及其方法，所述绝缘体上硅结构的方法包括以下步骤：提供一键合结构，所述键合结构包括第一衬底、第二衬底和绝缘埋层，所述绝缘埋层位于所述第一衬底和第二衬底之间；从所述键合结构上剥离去除部分厚度的所述第一衬底，以得到绝缘体上硅结构；通过恒温退火工艺平坦化处理所述绝缘体上硅结构，所述恒温退火工艺的压强低于常压。本发明通过恒温退火工艺平坦化处理所述绝缘体上硅结构，所述恒温退火工艺的压强低于常压，可以有效减少滑移线的数量，同时不会影响顶层硅的平坦化效果。
进一步的，所述绝缘体上硅结构在恒温退火工艺前的升温过程以及在恒温退火工艺后的降温过程中的环境压强不高于100torr，可以进一步的进一步有效减少slipline的数量。
附图说明
图1是本发明一实施例的一种绝缘体上硅结构的方法的流程示意图；
图2a-2g是本发明一实施例的一种绝缘体上硅结构的方法的各步骤的结构示意图；
图3是本发明一实施例的高温低压退火工艺中温度时间曲线图。
附图标记说明：
10-键合结构；10’-绝缘体上硅结构；100-第一衬底；100a-第一衬底的正面；100b-第一衬底的背面；110-第一膜层；111-离子注入层；112-氧化硅膜层；200-绝缘埋层；210-第一氧化层；220-第二氧化层；300-第二衬底；300a-第二衬底的正面；300b-第二衬底的背面。
具体实施方式
以下将对本发明的一种绝缘体上硅结构及其方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1是本实施例的一种绝缘体上硅结构的方法的流程示意图。如图1所示，本实施例所提供的一种绝缘体上硅结构的方法，包括以下步骤：
步骤S1：提供一键合结构，所述键合结构包括第一衬底、第二衬底和绝缘埋层，所述绝缘埋层位于所述第一衬底和第二衬底之间；
步骤S2：从所述键合结构上剥离去除部分厚度的所述第一衬底，以得到绝缘体上硅结构；
步骤S3：通过恒温退火工艺平坦化处理所述绝缘体上硅结构，所述恒温退火工艺的压强低于常压。
下面结合图1以及图2a～2g对本实施例所公开的一种绝缘体上硅结构的方法进行更详细的介绍。
图2a是本实施例的提供的第一衬底的剖面结构示意图。图2b是本实施例的提供的第二衬底的剖面结构示意图。图2c是本实施例在离子注入工艺后的第一衬底的剖面结构示意图。图2d是本实施例的键合结构的剖面结构示意图。
如图2a～2d所示，首先执行步骤S1，提供一键合结构10，所述键合结构10包括第一衬底100、第二衬底300和绝缘埋层200，所述绝缘埋层200和第一衬底100依次堆叠在所述第二衬底300上，即所述绝缘埋层200位于所述第一衬底100和第二衬底300之间。
本步骤具体包括以下步骤：
如图2a和图2b所示，首先，提供第一衬底100和第二衬底300，所述第一衬底100和第二衬底300例如均为裸片，具体的，所述第一衬底100和第二衬底300例如均为裸硅衬底，优选的，所述第一衬底100的形状和第二衬底300的形状相同，所述第一衬底100的尺寸和第二衬底300的尺寸相同。所述第一衬底100包括相对设置的正面100a和背面100b；所述第二衬底300包括相对设置的正面300a和背面300b。
接着，当所述绝缘埋层200的厚度在
Figure BDA0002823295850000051
以下时，所述绝缘埋层200仅包括第一氧化层210。此时，在所述第一衬底100的正面上生长第一氧化层210，所述第一氧化层210的厚度例如是
Figure BDA0002823295850000052
所述绝缘埋层200的厚度即为所述第一氧化层210的厚度。
当所述绝缘埋层200的厚度大于
Figure BDA0002823295850000053
时，所述绝缘埋层200包括第一氧化层210和第二氧化层220，此时，在所述第一衬底100的正面上生长第一氧化层210，所述第一氧化层210的厚度例如是
Figure BDA0002823295850000054
同时，在所述第二衬底300的正面上形成第二氧化层210，所述第二氧化层210的厚度例如是
Figure BDA0002823295850000055
所述绝缘埋层200的厚度为第一氧化层210的厚度和第二氧化层210的厚度之和。在本实施例中，所述绝缘埋层200的厚度大于
Figure BDA0002823295850000056
因此，所述绝缘埋层200包括第一氧化层210和第二氧化层220。
如图2c所示，接着，从所述第一衬底100的正面向所述第一衬底100中执行离子注入工艺，以得到所述第一衬底100的离子注入层111。
在本步骤中，由于离子注入为半导体生产工艺中重要的手段之一，利用离子注入可以很方便地实现半导体掺杂，尤其是便于在指定位置和深度引入杂质，这在半导体器件的制备过程中是非常关键的；而且，离子注入还可以精确控制杂质，并具有很高的可重复性，这是常规的掺杂方法不能满足的。本实施例中，从所述第一氧化层210的表面向所述第一衬底100中执行离子注入工艺，以在第一衬底100的内部的预设深度形成注入损伤层，即离子注入层111，进而后续可以在该离子注入层111实现第一薄膜的剥离与转移，离子注入的注入能量决定了注入离子聚集的深度，即转移第一薄膜的厚度，因此，预设深度视转移第一薄膜的厚度而定，离子注入的能量需足以使注入离子到达第一衬底100内的预设深度，本实施例的所述离子注入工艺中的离子注入能量为10KeV～200KeV，剂量为5.5/cm2～7.5/cm2。
其中，离子注入工艺采用氢离子、氦离子、氖离子、氩离子、氪离子、氙离子、氡离子或氢离子中任一个或几个离子共注，例如氢氦离子共注。当采用氢氦离子共注入的方式进行离子注入时，氢离子与氦离子的注入顺序还可以根据实际需要进行适当地调节。在本实施例中，氢离子与氦离子的注入顺序例如是先注入氢离子，再注入氦离子，且氦离子的注入深度较氢离子的注入深度深。
由于第一氧化层210和第二氧化层220形成时产生的附属物以及离子注入工艺中产生了颗粒沾污，需要进行清洁，以获得清洁的表面利于后续键合工艺的进行，因此接着，对所述第一衬底100和第二衬底300进行清洁，以清洁所述第一氧化层210的表面和第二氧化层220的表面。
如图2d所示，接着，所述第一氧化层210远离所述第一衬底100的正面的表面和第二氧化层220远离所述第二衬底300的正面的表面进行键合，以将所述第一衬底100的正面和第二衬底300的正面进行键合，从而形成键合结构10。
图2e为本实施例形成的绝缘体上硅结构的剖面结构示意图。图2f为本实施例的第二次退火处理后的绝缘体上硅结构的剖面结构示意图。
接着执行步骤S2，从所述键合结构10上剥离去除部分厚度的所述第一衬底100，以得到绝缘体上硅结构10’。
本步骤具体包括：
如图2e所示，首先，对所述键合结构10进行第一次退火处理，键合结构10沿着离子注入层111(损伤层)剥离，得到位于绝缘埋层200上的第一薄膜110以及剥离后的第一衬底100。其中，所述第一薄膜110为部分厚度的所述第一衬底100，剥离了所述第一薄膜110的第一衬底100可以循环利用，以作为下一次形成键合结构10的第一衬底。所述第二衬底300、绝缘埋层200和第一薄膜110共同构成绝缘体上硅结构10’。在本实施例中，所述第一次退火处理工艺的退火温度可以为400℃～600℃，退火时间不超过30min(分钟)。
如图2f所示，接着，对所述绝缘体上硅结构10’进行第二次退火处理，所述第二次退火处理是在含氧氛围中进行的，键合界面发生物理化学反应，可以显著增加键合强度。所述第二次退火处理的退火温度低于1250℃。在第二次退火处理过程中，由于所述第一薄膜110暴露含氧氛围中，因此，所述第一薄膜110中的硅与氧发生反应，并在所述第一薄膜110的表面生长了一层氧化硅膜层112。
如图2g所示，接着，对所述第一薄膜110的表面进行清洁处理，以去除所述氧化硅膜层112。
接着执行步骤S3，通过恒温退火工艺平坦化处理所述绝缘体上硅结构，所述恒温退火工艺的压强低于常压。具体的，在快速热退火设备或者外延设备中，通过恒温退火工艺平坦化处理所述绝缘体上硅结构10’，所述恒温退火工艺的氛围包括氢气、氩气、或者氢气和氩气的混合气体，且气体的流量通常为40slm～120slm，所述恒温退火工艺的退火温度为恒温，且所述退火温度为1190℃～1230℃，具体例如是1190℃、1195℃、1200℃、1210℃、1215℃、1220℃、1230℃等，所述恒温退火工艺的退火压强不高于100torr，例如是5torr、6torr、7torr、8torr、9torr、10torr、11torr、12torr、13torr、14torr、15torr、18torr、20torr、30torr、40torr、50torr、80torr、90torr、100torr等，所述恒温退火工艺的退火时间不超过300秒。在对高温常压的退火工艺中，由于硅和二氧化硅的热膨胀系数不同，以及设备内的绝缘体上硅结构上的温度差异，使得绝缘体上硅结构边缘部分出现滑移线(slipline)的情况，同时退火工艺的退火温度越高，退火时间越长，出现的slipline的情况越为严重，而本实施例通过恒温退火工艺可以抑制slipline的产生，从而有效减少滑移线的数量，同时不会影响顶层硅的平坦化效果。
图3为本实施例的高温低压退火工艺中温度时间曲线图。如图3所示，快速热退火设备或者外延设备后大体分为五个时间段，依次为连续的第一时间段I、第二时间段II、第三时间段III、第四时间段IV、第五时间段V。在第一时间段I，绝缘体上硅结构进入设备，且进入时设备内温度例如是650℃，在进入快速热退火设备或者外延设备后温度在650℃保持数秒，接着线性升温至800℃，且升温的速率不大于150℃/min(摄氏度每分钟)，接着温度在800℃保持数秒(约57秒)并迅速将设备中的压强从常压降至目标压强，以避免接下来的升温过程中出现slipline的情况；在第二时间段II，恒压线性升温至目标温度；在第三时间段III，在目标压强、恒温下进行退火工艺；在第四时间段IV，恒压线性降温至800℃，可以避免降温过程中出现slipline的情况；在第五时间段V，先恒温升压至常压，再降温至进入设备的温度并输出设备。可知，在恒温退火过程中是在低压环境中进行的，恒温低压可以减少slipline的数量；在退火工艺前的升温至退火温度时，以及在退火工艺后的降温时很容易出现slipline，因此这些过程均在低压下进行可以进一步有效减少slipline的数量。
本实施例还提供了一种绝缘体上硅结构，由上述制备方法制备而成。
综上可知，本发明提供的一种绝缘体上硅结构及其方法，所述绝缘体上硅结构的方法包括以下步骤：提供一键合结构，所述键合结构包括第一衬底、第二衬底和绝缘埋层，所述绝缘埋层位于所述第一衬底和第二衬底之间；从所述键合结构上剥离去除部分厚度的所述第一衬底，以得到绝缘体上硅结构；通过恒温退火工艺平坦化处理所述绝缘体上硅结构，所述恒温退火工艺的压强低于常压。本发明通过恒温退火工艺平坦化处理所述绝缘体上硅结构，所述恒温退火工艺的压强低于常压，可以有效减少滑移线的数量，同时不会影响顶层硅的平坦化效果。
进一步的，所述绝缘体上硅结构在恒温退火工艺前的升温过程以及在恒温退火工艺后的降温过程中的环境压强不高于100torr，可以进一步的进一步有效减少slipline的数量。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (12)

1.一种绝缘体上硅结构的方法，其特征在于，包括以下步骤：
提供一键合结构，所述键合结构包括第一衬底、第二衬底和绝缘埋层，所述绝缘埋层位于所述第一衬底和第二衬底之间；
从所述键合结构上剥离去除部分厚度的所述第一衬底，以得到绝缘体上硅结构；
通过恒温退火工艺平坦化处理所述绝缘体上硅结构，所述恒温退火工艺的压强低于常压。
2.如权利要求1所述的方法，其特征在于，所述恒温退火工艺的退火压强不高于100torr。
3.如权利要求2所述的方法，其特征在于，所述绝缘体上硅结构在恒温退火工艺前的升温过程以及在恒温退火工艺后的降温过程中的环境压强不高于100torr。
4.如权利要求2所述的方法，其特征在于，所述恒温退火工艺的退火温度为1190℃～1230℃，退火时间不超过300秒。
5.如权利要求2所述的方法，其特征在于，所述恒温退火工艺的氛围包括氢气、氩气、或者氢气和氩气的混合气体，且气体的流量通常为40slm～120slm。
6.如权利要求1～5中任一项所述的方法，其特征在于，键合结构的形成方法包括：
提供第一衬底和第二衬底；
在所述第一衬底的正面上生长第一氧化层；
从所述第一衬底的正面向所述第一衬底中执行离子注入工艺，以得到损伤层；
将所述第一衬底的正面和第二衬底的正面进行键合，从而形成键合结构。
7.如权利要求6所述的方法，其特征在于，当所述绝缘埋层的厚度在
Figure FDA0002823295840000011
以下时，所述绝缘埋层包括第一氧化层。
8.如权利要求6所述的方法，其特征在于，当所述绝缘埋层的厚度大于
Figure FDA0002823295840000021
时，所述绝缘埋层包括第一氧化层和第二氧化层；
并在所述第一衬底的正面上生长第一氧化层的同时，
在所述第二衬底的正面上形成第二氧化层。
9.如权利要求7或8所述的方法，其特征在于，所述第一氧化层的厚度为
Figure FDA0002823295840000022
所述第二氧化层的厚度为
Figure FDA0002823295840000023
10.如权利要求6所述的方法，其特征在于，所述绝缘体上硅结构的形成方法包括：
对所述键合结构进行第一次退火处理，所述键合结构沿着所述损伤层剥离，并得到位于所述绝缘埋层上的第一薄膜，所述第二衬底、绝缘埋层和第一薄膜构成绝缘体上硅结构；
对所述绝缘体上硅结构进行第二次退火处理；
对所述第一薄膜的表面进行清洁处理。
11.如权利要求10所述的方法，其特征在于，所述第二次退火处理是在含氧氛围中进行的，并在所述第一薄膜的表面生长一层氧化硅膜层；所述清洁处理用于去除所述氧化硅膜层。
12.一种绝缘体上硅结构，其特征在于，由权利要求1～11所述的方法制备而成。
CN202011443228.XA 2020-12-08 2020-12-08 一种绝缘体上硅结构及其方法 Pending CN112582332A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011443228.XA CN112582332A (zh) 2020-12-08 2020-12-08 一种绝缘体上硅结构及其方法
US17/191,683 US11393712B2 (en) 2020-12-08 2021-03-03 Silicon on insulator structure and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011443228.XA CN112582332A (zh) 2020-12-08 2020-12-08 一种绝缘体上硅结构及其方法

Publications (1)

Publication Number Publication Date
CN112582332A true CN112582332A (zh) 2021-03-30

Family

ID=75130811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011443228.XA Pending CN112582332A (zh) 2020-12-08 2020-12-08 一种绝缘体上硅结构及其方法

Country Status (2)

Country Link
US (1) US11393712B2 (zh)
CN (1) CN112582332A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023643A (zh) * 2021-10-29 2022-02-08 上海新昇半导体科技有限公司 一种soi晶圆的表面处理方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613676B1 (en) * 1998-01-30 2003-09-02 Canon Kabushiki Kaisha Process of reclamation of SOI substrate and reproduced substrate
US7037806B1 (en) * 2005-02-09 2006-05-02 Translucent Inc. Method of fabricating silicon-on-insulator semiconductor substrate using rare earth oxide or rare earth nitride
CN101101891A (zh) * 2006-07-07 2008-01-09 上海新傲科技有限公司 绝缘体上硅及其制备工艺
CN102272926A (zh) * 2009-01-12 2011-12-07 国际商业机器公司 双层box背栅极绝缘体上硅晶片的低成本制造
CN106992186A (zh) * 2015-12-29 2017-07-28 格罗方德半导体公司 具有埋置介电层以防止铜扩散的soi晶圆
CN107615445A (zh) * 2015-06-15 2018-01-19 信越半导体株式会社 绝缘体上硅晶圆的制造方法
JP2019201148A (ja) * 2018-05-17 2019-11-21 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
US20070045738A1 (en) * 2005-08-26 2007-03-01 Memc Electronic Materials, Inc. Method for the manufacture of a strained silicon-on-insulator structure
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
WO2012125632A1 (en) * 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
US10679908B2 (en) * 2017-01-23 2020-06-09 Globalwafers Co., Ltd. Cleave systems, mountable cleave monitoring systems, and methods for separating bonded wafer structures
US10818540B2 (en) * 2018-06-08 2020-10-27 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613676B1 (en) * 1998-01-30 2003-09-02 Canon Kabushiki Kaisha Process of reclamation of SOI substrate and reproduced substrate
US7037806B1 (en) * 2005-02-09 2006-05-02 Translucent Inc. Method of fabricating silicon-on-insulator semiconductor substrate using rare earth oxide or rare earth nitride
CN101101891A (zh) * 2006-07-07 2008-01-09 上海新傲科技有限公司 绝缘体上硅及其制备工艺
CN102272926A (zh) * 2009-01-12 2011-12-07 国际商业机器公司 双层box背栅极绝缘体上硅晶片的低成本制造
CN107615445A (zh) * 2015-06-15 2018-01-19 信越半导体株式会社 绝缘体上硅晶圆的制造方法
CN106992186A (zh) * 2015-12-29 2017-07-28 格罗方德半导体公司 具有埋置介电层以防止铜扩散的soi晶圆
JP2019201148A (ja) * 2018-05-17 2019-11-21 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114023643A (zh) * 2021-10-29 2022-02-08 上海新昇半导体科技有限公司 一种soi晶圆的表面处理方法

Also Published As

Publication number Publication date
US20220181200A1 (en) 2022-06-09
US11393712B2 (en) 2022-07-19

Similar Documents

Publication Publication Date Title
US6054363A (en) Method of manufacturing semiconductor article
EP0843345B1 (en) Method of manufacturing a semiconductor article
US6350702B2 (en) Fabrication process of semiconductor substrate
KR100709689B1 (ko) 에피택셜 공정을 사용한 ｓｏｉ 기판의 표면 마무리 방법
US6426270B1 (en) Substrate processing method and method of manufacturing semiconductor substrate
US6881644B2 (en) Smoothing method for cleaved films made using a release layer
CN100389477C (zh) 制造纳米soi晶片的方法及由该法制造的纳米soi晶片
KR100776381B1 (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
EP0843346B1 (en) Method of manufacturing a semiconductor article
WO2000063965A1 (en) Treatment method of cleaved film for the manufacture of substrates
CN101667553B (zh) 制造降低了secco缺陷密度的绝缘体上半导体衬底的方法
CN112599470B (zh) 一种绝缘体上硅结构及其方法
CN112582332A (zh) 一种绝缘体上硅结构及其方法
JPH1174209A (ja) 半導体基板の製造方法
Cheek Jr et al. Dislocation reduction on SIMOX substrates by using multiple implants
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
EP0703608B1 (en) Method for forming buried oxide layers within silicon wafers
JP4730645B2 (ja) Ｓｏｉウェーハの製造方法
KR100298203B1 (ko) 실리콘 온 인슐레이터 기판 제조 방법
JP3112100B2 (ja) 半導体基材の作製方法
CN119584637A (zh) Soi晶圆及其制备方法
KR100609367B1 (ko) Ｓｏｉ 기판의 제조방법
KR100609382B1 (ko) Ｓｏｉ 기판의 제조방법
CA2003138A1 (en) Method of forming a thin silicon layer on an insulator
CN114914192A (zh) 一种绝缘体上硅结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination