CN107611123B - 直接带隙GeSn互补型TFET - Google Patents
直接带隙GeSn互补型TFET Download PDFInfo
- Publication number
- CN107611123B CN107611123B CN201710687778.8A CN201710687778A CN107611123B CN 107611123 B CN107611123 B CN 107611123B CN 201710687778 A CN201710687778 A CN 201710687778A CN 107611123 B CN107611123 B CN 107611123B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- source region
- gesn
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910005898 GeSn Inorganic materials 0.000 title claims abstract description 49
- 230000000295 complement effect Effects 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 10
- 238000001953 recrystallisation Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims 2
- 239000007772 electrode material Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 5
- 238000002360 preparation method Methods 0.000 abstract description 5
- 230000003746 surface roughness Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 97
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000005641 tunneling Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 208000032750 Device leakage Diseases 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021627 Tin(IV) chloride Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- HPGGPRDJHPYFRM-UHFFFAOYSA-J tin(iv) chloride Chemical compound Cl[Sn](Cl)(Cl)Cl HPGGPRDJHPYFRM-UHFFFAOYSA-J 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种直接带隙GeSn互补型TFET，包括：Si衬底101；Ge外延层102，设置于衬底101上表面；GeSn层103，设置于Ge外延层102上表面；P型基底104、N型基底105，设置于GeSn层103内；第一源区106、第一漏区107，设置于P型基底104内并位于两侧位置处；第二源区108、第二漏区109，设置于N型基底105内并位于两侧位置处；第一源区电极110，设置于第一源区106上表面；第一漏区电极111，设置于第一漏区107上表面；第二源区电极112，设置于第二源区108上表面；第二漏区电极113，设置于第二漏区109上表面。本发明采用晶化Ge层为Ge外延层，可有效降低Ge外延层的位错密度、表面粗糙度、界面缺陷，提升Ge外延层的质量从而得到更高质量的GeSn外延层，为高性能TFET的制备提供物质基础。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种直接带隙GeSn互补型TFET。
背景技术
半导体行业是现代科技的象征，伴随着近几十年现代科技行业日新月异的进步，以集成电路为主的半导体行业市场规模也不断增长，现在已经成为了全球经济的重要支柱行业之一。随着半导体器件特征尺寸的不断减小，尤其是进入纳米尺寸之后，器件中的短沟效应等负面效应对器件泄露电流、亚阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将愈加严重。
针对这一问题，目前已提出较为有效的办法是可以通过采用低亚阈值摆幅的新型器件隧穿场效应晶体管取代传统的MOSFET来减小短沟道效应的影响。隧穿场效应晶体管(tunneling field effect transistor,简称TFET)是一种PIN结构的晶体管，它基于载流子的量子隧穿效应工作，并且可以通过器件优化，使得隧穿晶体管的亚阈值摆幅在室温里降到60mV/dec以下。利用互补型TFET代替传统CMOS，可以进一步缩小电路尺寸，降低电压，减小功耗。
但是由于隧穿晶体管的开态电流较小，使其电路性能不足，限制了隧穿晶体管的应用。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种直接带隙GeSn互补型TFET。
具体地，本发明一个实施例提出的一种直接带隙GeSn互补型 TFET100，包括：
Si衬底101；
Ge外延层102，设置于所述衬底101上表面；
GeSn层103，设置于所述Ge外延层102上表面；
P型基底104、N型基底105，设置于所述GeSn层103内；
第一源区106、第一漏区107，设置于所述P型基底104内并位于两侧位置处；
第二源区108、第二漏区109，设置于所述N型基底105内并位于两侧位置处；
第一源区电极110，设置于所述第一源区106上表面；
第一漏区电极111，设置于所述第一漏区107上表面；
第二源区电极112，设置于所述第二源区108上表面；
第二漏区电极113，设置于所述第二漏区109上表面。
在本发明的一个实施例中，所述Si衬底101为N型单晶硅且其掺杂浓度为5×1018cm-3。
在本发明的一个实施例中，所述Ge外延层102为晶化Ge层。
在本发明的一个实施例中，所述Ge外延层102为N型掺杂且其厚度为200～300nm。
在本发明的一个实施例中，所述GeSn层103为N型掺杂且其厚度为140～160nm。
在本发明的一个实施例中，所述第一源区电极110、所述第一漏区电极111、所述第二源区电极112及所述第二漏区电极113的厚度均为20～30nm。
在本发明的一个实施例中，所述直接带隙GeSn互补型TFET10 还包括第一栅介质层114、第一栅极材料层115、第二栅介质层116 及第二栅极材料层117；其中，
所述第一栅介质层114，设置于所述P型基底104上表面中间位置处；
所述第一栅极材料层115，设置于所述第一栅介质层114上表面；
所述第二栅介质层116，设置于所述N型基底105上表面中间位置处；
所述第二栅极材料层117，设置于所述第二栅介质层116上表面。
在本发明的一个实施例中，所述直接带隙GeSn互补型TFET10 还包括侧墙118，所述侧墙118设置于所述第一栅介质层114、所述第一栅极材料层115、所述第二栅介质层116及所述第二栅极材料层117的两侧位置处。
在本发明的一个实施例中，所述直接带隙GeSn互补型TFET10 还包括隔离层119，所述隔离层119设置于所述直接带隙GeSn互补型TFET10内部两侧及中间位置处。
在本发明的一个实施例中，所述直接带隙GeSn互补型TFET10 还包括钝化层120与介质层121；其中，
所述钝化层120覆盖于所述第一源区电极110、所述第一漏区电极111、所述第二源区电极112及所述第二漏区电极113上表面；
所述介质层110填充于所述钝化层109与所述第一源区电极 110、所述第一漏区电极111、所述第二源区电极112、所述第二漏区电极113及所述隔离层119形成的空间位置处。
在上述实施例中，Ge外延层为晶化Ge层，是采用激光再晶化 (Laser Re-Crystallization，简称LRC)工艺，即一种热致相变结晶的方法，通过连续激光热处理，使Si衬底上Ge外延层熔化再结晶，横向释放Ge外延层的位错缺陷，不仅可获得高质量的Ge外延层，还可以克服常规两步法工艺存在的问题，为高质量直接带隙窄禁带GeSn材料的生长提供了必要基础，从而成为直接带隙GeSn互补型TFET器件制备的有利技术条件。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种直接带隙GeSn互补型TFET的结构示意图；
图2为本发明实施例提供的一种激光辅助再晶化工艺的示意图；
图3为本发明实施例提供的另一种直接带隙GeSn互补型TFET 的结构示意图；
图4a-图4y为本发明实施例提供的一种直接带隙GeSn互补型 TFET的工艺示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1，图1为本发明实施例提供的一种直接带隙GeSn互补型TFET100的结构示意图，包括：
Si衬底101；
Ge外延层102，设置于所述衬底101上表面；
GeSn层103，设置于所述Ge外延层102上表面；
P型基底104、N型基底105，设置于所述GeSn层103内；
第一源区106、第一漏区107，设置于所述P型基底104内并位于两侧位置处；
第二源区108、第二漏区109，设置于所述N型基底105内并位于两侧位置处；
第一源区电极110，设置于所述第一源区106上表面；
第一漏区电极111，设置于所述第一漏区107上表面；
第二源区电极112，设置于所述第二源区108上表面；
第二漏区电极113，设置于所述第二漏区109上表面。
进一步地，在上述实施例的基础上，所述Si衬底101为N型单晶硅且其掺杂浓度为5×1018cm-3。
进一步地，在上述实施例的基础上，所述Ge外延层102为晶化 Ge层。其中，采用激光再晶化(Laser Re-Crystallization，简称 LRC工艺)，即一种热致相变结晶的方法，通过连续激光热处理，使 Si衬底上Ge外延层熔化再结晶形成所述晶化Ge层，横向释放Ge 外延层的位错缺陷，不仅可获得高质量的Ge外延层，还可以克服常规两步法工艺存在的问题，为高质量直接带隙窄禁带GeSn材料的生长提供了必要基础，从而成为直接带隙GeSn互补型TFET器件制备的有利技术条件。
进一步地，在上述实施例的基础上，所述Ge外延层102为N型掺杂且其厚度为200～300nm。
进一步地，在上述实施例的基础上，所述GeSn层103为N型掺杂且其厚度为140～160nm。
进一步地，在上述实施例的基础上，所述第一源区电极110、所述第一漏区电极111、所述第二源区电极112及所述第二漏区电极113的厚度均为20～30nm。
进一步地，在上述实施例的基础上，所述直接带隙GeSn互补型 TFET10还包括第一栅介质层114、第一栅极材料层115、第二栅介质层116及第二栅极材料层117；其中，
所述第一栅介质层114，设置于所述P型基底104上表面中间位置处；
所述第一栅极材料层115，设置于所述第一栅介质层114上表面；
所述第二栅介质层116，设置于所述N型基底105上表面中间位置处；
所述第二栅极材料层117，设置于所述第二栅介质层116上表面。
进一步地，在上述实施例的基础上，请参见图3，图3为本发明实施例提供的另一种直接带隙GeSn互补型TFET的结构示意图，所述直接带隙GeSn互补型TFET10还包括侧墙118，所述侧墙118 设置于所述第一栅介质层114、所述第一栅极材料层115、所述第二栅介质层116及所述第二栅极材料层117的两侧位置处。
进一步地，在上述实施例的基础上，请再次参见图3，所述直接带隙GeSn互补型TFET10还包括隔离层119，所述隔离层119设置于所述直接带隙GeSn互补型TFET10内部两侧及中间位置处。
进一步地，在上述实施例的基础上，请再次参见图3，所述直接带隙GeSn互补型TFET10还包括钝化层120与介质层121；其中，
所述钝化层120覆盖于所述第一源区电极110、所述第一漏区电极111、所述第二源区电极112及所述第二漏区电极113上表面；
所述介质层110填充于所述钝化层109与所述第一源区电极 110、所述第一漏区电极111、所述第二源区电极112、所述第二漏区电极113及所述隔离层119形成的空间位置处。
本发明的有益效果具体为：
1、本发明采用晶化Ge层为Ge外延层，可有效降低Ge外延层的位错密度、表面粗糙度、界面缺陷，提升Ge外延层的质量从而得到更高质量的GeSn外延层，为高性能TFET的制备提供物质基础；
2、本发明提供的基于LRC工艺的直接带隙GeSn互补型TFET，较于传统CMOS器件，该结构亚阈效应小，可以解决短沟效应；相对于传统Si材料，GeSn材料的载流子迁移率提高了数倍，而且通过对Sn组分的调节使间接带隙材料转化为直接带隙材料，增加载流子隧穿几率，从而提高了TFET器件的电流驱动与频率特性。
实施例二
请参见图4a-图4y，图4a-图4y为本发明实施例提供的一种直接带隙GeSn互补型TFET的工艺示意图。在上述实施例的基础上，本实施例将较为详细地对本发明的工艺流程进行介绍。该方法包括：
S101、衬底选取。如图4a所示，选取掺杂浓度为5×1018cm-3的N型单晶硅(Si)衬底片001为初始材料001；
S102、Ge外延层生长。如图4b所示，在500℃～600℃温度下，利用CVD工艺在所述Si衬底材料001表面生长200～300nm N型轻掺杂的Ge外延层002；
S103、保护层的制备。如图4b所示，利用CVD工艺在Ge外延层002表面上淀积100～150nm SiO2层003；
S104、Ge外延层的晶化及保护层刻蚀。如图4c-4d所示，将包括Si衬底材料001、Ge外延层002及SiO2层003的整个衬底材料加热至700℃，连续采用激光再晶化工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，自然冷却所述整个衬底材料，利用干法刻蚀工艺刻蚀SiO2层003，得到由直接外延的Ge材料002 再晶化后形成的高质量Ge外延层材料004；
S105、GeSn层生长。如图4e所示，在H2氛围中将温度降到350℃以下，SnCl4和GeH4分别作为Sn和Ge源。GeH4/SnCl4气体流量比为 6.14～6.18(由Ge/Sn组分决定，此处我们生长的是x＝0.86的GexSn1-x的GeSn材料)。生长140～160nm厚的N型轻掺杂的GeSn区域005。其中GeSn区域005的厚度还可以选择146nm。
S106、浅槽隔离。如图4f所示，GeSn区域005制备浅槽隔离结构，形成的是沟槽隔离006；
S107、P阱形成。如图4g-4h所示：
S1071、在GeSn区域005、沟槽隔离006表面淀积一层光刻胶007，掩膜曝光光刻出P阱区域；
S1072、用离子注入的方法在P阱区域内形成P阱008作为 N型隧穿晶体管的基底区域；
S1073、去除光刻胶007；
S1074、退火。在600～1000℃的H2环境中加热，以修复离子注入造成的Si表面晶体损伤。
S108、淀积绝缘层与导电层。如图4i所示，淀积等效氧化层厚度(EOT，equivalentoxide thickness)为1nm的高k栅介质层 009、栅极材料层010与氮化硅保护层011。
其中，较薄的栅介质厚度保证了栅电极对隧穿结的控制能力，同时应用高k介质，显著提高该器件的驱动电流，亚阈值摆幅等电学特性。
S109、栅层叠区光刻。如图4j-4l所示：
S1091、淀积光刻胶012，掩膜曝光光刻出栅层叠区的图形；
S1092、分别刻蚀掉高k栅介质层009、栅极材料层010与氮化硅保护层011，直到露出GeSn区域005，形成N型TFET与P型 TFET的栅极；
S1093、去除光刻胶012和氮化硅保护层011；
S110、源漏区定义。如图4m-4t所示：
S1101、淀积光刻胶013；光刻出P型TFET源区的注入图形；离子注入剂量为3×1019cm-2的P+，形成N型掺杂的源区014；去除光刻胶013；
S1102、淀积光刻胶015；光刻出N型TFET漏区的注入图形；离子注入剂量为2×1018cm-2的P+形成N型掺杂的漏区016；去除光刻胶015；
S1103、淀积形成光刻胶017；光刻出P型TFET漏区的注入图形；离子注入剂量为5×1018cm-2的BF2+形成P型掺杂的漏区018；去除光刻胶017；
S1104、淀积形成光刻胶019；光刻出N型TFET源区的注入图形；离子注入剂量为1×1019cm-2的BF2+形成P型掺杂的源区020；去除光刻胶019。
S111、源漏区的活化。源漏区在400℃的温度下快速退火5min 激活杂质。
S112、侧墙的形成。如图4u-4v所述，淀积一层二氧化硅薄膜 021，再淀积光刻胶022，经过刻蚀形成N型TFET栅极与P型TFET 的栅极侧墙023，去除光刻胶022与二氧化硅薄膜021。
S113、淀积金属电极：
S1131、淀积介质层。如图4w所示，利用CVD工艺淀积 20～30nm的BPSG形成介质层024，以防止移动离子扩散到栅极而损害器件性能。
S1132、刻蚀接触孔。用硝酸和氢氟酸刻蚀BPSG形成源漏接触孔；
S1133、形成接触电极。如图4x所示：蒸发淀积10～20nm 的接触金属025，并选择刻蚀去指定区域接触金属，利用化学机械抛光(CMP)进行平坦化处理。
S1134、钝化。如图4y所示：利用CVD工艺淀积20～30nm 的氮化硅026，用于钝化电介质。
综上所述，本文中应用了具体个例对本发明实施例提供的一种直接带隙GeSn互补型TFET的结构及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (9)
1.一种直接带隙GeSn互补型TFET(100)，其特征在于，包括：
Si衬底(101)；
Ge外延层(102)，设置于所述衬底(101)上表面；所述Ge外延层为晶化Ge层，所述晶化Ge层采用连续激光再晶化工艺处理，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kW/cm2，激光移动速度为25mm/s，加热温度700℃；
GeSn层(103)，设置于所述Ge外延层(102)上表面；
P型基底(104)、N型基底(105)，设置于所述GeSn层(103)内；
第一源区(106)、第一漏区(107)，设置于所述P型基底(104)内并位于两侧位置处；
第二源区(108)、第二漏区(109)，设置于所述N型基底(105)内并位于两侧位置处；
第一源区电极(110)，设置于所述第一源区(106)上表面；
第一漏区电极(111)，设置于所述第一漏区(107)上表面；
第二源区电极(112)，设置于所述第二源区(108)上表面；
第二漏区电极(113)，设置于所述第二漏区(109)上表面。
2.根据权利要求1所述的互补型TFET(100)，其特征在于，所述Si衬底(101)为N型单晶硅且其掺杂浓度为5×1018cm-3。
3.根据权利要求1所述的互补型TFET(100)，其特征在于，所述Ge外延层(102)为N型掺杂且其厚度为200~300nm。
4.根据权利要求1所述的互补型TFET(100)，其特征在于，所述GeSn层(103)为N型掺杂且其厚度为140~160nm。
5.根据权利要求1所述的互补型TFET(100)，其特征在于，所述第一源区电极(110)、所述第一漏区电极(111)、所述第二源区电极(112)及所述第二漏区电极(113)的厚度均为20~30nm。
6.根据权利要求5所述的互补型TFET(100)，其特征在于，还包括第一栅介质层(114)、第一栅极材料层(115)、第二栅介质层(116)及第二栅极材料层(117)；其中，
所述第一栅介质层(114)，设置于所述P型基底(104)上表面中间位置处；
所述第一栅极材料层(115)，设置于所述第一栅介质层(114)上表面；
所述第二栅介质层(116)，设置于所述N型基底(105)上表面中间位置处；
所述第二栅极材料层(117)，设置于所述第二栅介质层(116)上表面。
7.根据权利要求6所述的互补型TFET(100)，其特征在于，还包括侧墙(118)，所述侧墙(118)设置于所述第一栅介质层(114)、所述第一栅极材料层(115)、所述第二栅介质层(116)及所述第二栅极材料层(117)的两侧位置处。
8.根据权利要求1所述的互补型TFET(100)，其特征在于，还包括隔离层(119)，所述隔离层(119)设置于所述P型基底(104)与所述N型基底(105)之间。
9.根据权利要求8所述的互补型TFET(100)，其特征在于，还包括钝化层(120)与介质层(121)；其中，
所述钝化层(120)覆盖于所述第一源区电极(110)、所述第一漏区电极(111)、所述第二源区电极(112)及所述第二漏区电极(113)上表面；
所述介质层(110)填充于所述钝化层(109)与所述第一源区电极(110)、所述第一漏区电极(111)、所述第二源区电极(112)、所述第二漏区电极(113)及所述隔离层(119)形成的空间位置处。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710687778.8A CN107611123B (zh) | 2017-08-11 | 2017-08-11 | 直接带隙GeSn互补型TFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710687778.8A CN107611123B (zh) | 2017-08-11 | 2017-08-11 | 直接带隙GeSn互补型TFET |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107611123A CN107611123A (zh) | 2018-01-19 |
| CN107611123B true CN107611123B (zh) | 2019-12-24 |
Family
ID=61065205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710687778.8A Active CN107611123B (zh) | 2017-08-11 | 2017-08-11 | 直接带隙GeSn互补型TFET |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107611123B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102664165A (zh) * | 2012-05-18 | 2012-09-12 | 北京大学 | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 |
| CN104465657A (zh) * | 2013-09-22 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 互补tfet及其制造方法 |
| CN207542246U (zh) * | 2017-08-11 | 2018-06-26 | 西安科锐盛创新科技有限公司 | 互补型tfet |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160268256A1 (en) * | 2015-03-13 | 2016-09-15 | Qualcomm Incorporated | Complementary metal-oxide semiconductor (cmos) transistor and tunnel field-effect transistor (tfet) on a single substrate |
-
2017
- 2017-08-11 CN CN201710687778.8A patent/CN107611123B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102664165A (zh) * | 2012-05-18 | 2012-09-12 | 北京大学 | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 |
| CN104465657A (zh) * | 2013-09-22 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 互补tfet及其制造方法 |
| CN207542246U (zh) * | 2017-08-11 | 2018-06-26 | 西安科锐盛创新科技有限公司 | 互补型tfet |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107611123A (zh) | 2018-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3543946B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP4777987B2 (ja) | 異なる材料から成る構成素子を有する半導体トランジスタ及び形成方法 | |
| TWI543269B (zh) | 以應力記憶技術製造半導體裝置的方法 | |
| US9246006B2 (en) | Recrystallization of source and drain blocks from above | |
| CN108122976B (zh) | 半导体结构及其形成方法、以及sram | |
| CN105826190B (zh) | N型鳍式场效应晶体管及其形成方法 | |
| CN102664192B (zh) | 一种自适应复合机制隧穿场效应晶体管及其制备方法 | |
| US20160079400A1 (en) | A junction-modulated tunneling field effect transistor and a fabrication method thereof | |
| CN102074583A (zh) | 一种低功耗复合源结构mos晶体管及其制备方法 | |
| US9356124B2 (en) | Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure | |
| CN105702582A (zh) | 晶体管的形成方法 | |
| CN108538911B (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| KR20210075164A (ko) | 트랜지스터 제조 방법 및 게이트 올 어라운드 디바이스 구조 | |
| JP2005229096A (ja) | Ｌｄｄ構造を有する薄膜トランジスタ及びその製造方法 | |
| CN104752213A (zh) | 半导体结构的形成方法 | |
| CN104347508B (zh) | 半导体结构及其形成方法 | |
| CN107611123B (zh) | 直接带隙GeSn互补型TFET | |
| CN110176402A (zh) | 一种fdsoi pmos浅掺杂离子注入方法 | |
| CN105990138A (zh) | 晶体管及其形成方法 | |
| CN107658336B (zh) | N型隧穿场效应晶体管 | |
| CN104681436A (zh) | Pmos晶体管的形成方法 | |
| CN107658338A (zh) | P型tfet器件 | |
| KR101714613B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN108493240B (zh) | 具有轻掺杂漏结构的z型异质结隧穿场效应晶体管及其制备方法 | |
| CN207233737U (zh) | 一种GeSn隧穿场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191129 Address after: Room 516, building A3, innovation industrial park, No. 800, Wangjiang West Road, hi tech Zone, Hefei City, Anhui Province 230000 Applicant after: Hefei Sijing Electronic Co.,Ltd. Address before: 710065, No. 7, No. 15, high tech Road, Xi'an hi tech Zone, Shaanxi, China, -A009 Applicant before: XI'AN CREATION KEJI Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Building 9, Zhiyuan Industrial Park, Huaihe West Road, Jiangnan Industrial Concentration Zone, Guichi District, Chizhou City, Anhui Province 247100 Patentee after: Anhui Sijing Electronics Co.,Ltd. Country or region after: China Address before: Room 516, A3 / F, innovation industrial park, 800 Wangjiang West Road, high tech Zone, Hefei, Anhui 230000 Patentee before: Hefei Sijing Electronic Co.,Ltd. Country or region before: China |