[go: up one dir, main page]

CN107527925B - 显示基板及其制造方法、显示面板、显示装置 - Google Patents

显示基板及其制造方法、显示面板、显示装置 Download PDF

Info

Publication number
CN107527925B
CN107527925B CN201710741195.9A CN201710741195A CN107527925B CN 107527925 B CN107527925 B CN 107527925B CN 201710741195 A CN201710741195 A CN 201710741195A CN 107527925 B CN107527925 B CN 107527925B
Authority
CN
China
Prior art keywords
gate
type transistor
substrate
pattern
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710741195.9A
Other languages
English (en)
Other versions
CN107527925A (zh
Inventor
沈灿
许志财
徐波
刘兴洪
侯帅
冉博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710741195.9A priority Critical patent/CN107527925B/zh
Publication of CN107527925A publication Critical patent/CN107527925A/zh
Priority to PCT/CN2018/090177 priority patent/WO2019037513A1/zh
Priority to US16/328,410 priority patent/US10928942B2/en
Application granted granted Critical
Publication of CN107527925B publication Critical patent/CN107527925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种显示基板及其制造方法、显示面板、显示装置，属于显示技术领域。显示基板包括：设置在衬底基板上的多条栅极走线，该多条栅极走线远离衬底基板的一侧设置有包括多个驱动薄膜晶体管的膜层结构，该膜层结构远离衬底基板的一侧设置有多条导电走线。本发明通过设置多条导电走线和栅极走线，并使得每条导电走线上传输的信号与对应的一条栅极走线上传输的信号互补，进而可以抵消栅极走线上传输的驱动信号在显示基板上产生的耦合噪音。本发明用于图像的显示。

Description

显示基板及其制造方法、显示面板、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制造方法、显示面板、显示装置。
背景技术
显示装置在显示图像时，需要利用栅极驱动电路对显示面板中的多行像素单元进行逐行扫描。其中，每个像素单元包括一驱动晶体管和一像素电极，位于同一行的像素单元中的驱动晶体管与一条栅线连接。当栅极驱动电路向一条栅线输出栅极驱动信号时，可以驱动与该条栅线连接的一行像素单元中的驱动晶体管开启，并为像素电极充电。
相关技术中，栅极驱动电路向每条栅线输出的驱动信号一般为时钟信号，该时钟信号的高电平和低电平之间的压差较大，因此在时钟信号的电平跳变时，栅线电压变化较大，会在显示面板的表面产生耦合噪音。
由于目前的显示面板一般为集成有触控功能的触控显示面板，该触控显示面板在检测触控信号时，可能会受到触控显示面板表面耦合噪音的干扰，进而影响该触控显示面板的触控精度。
发明内容
本发明提供了一种显示基板及其制造方法、显示面板、显示装置，可以解决相关技术中显示面板的表面存在耦合噪音的问题。所述技术方案如下：
第一方面，提供了一种显示基板，所述显示基板包括：
设置在衬底基板上的多条栅极走线；
所述多条栅极走线远离所述衬底基板的一侧设置有包括多个驱动薄膜晶体管的膜层结构；
所述膜层结构远离所述衬底基板的一侧设置有多条导电走线；
其中，每条栅极走线在所述衬底基板上的正投影与对应的一条导电走线在所述衬底基板上的正投影重叠，且每条导电走线上传输的信号与对应的一条栅极走线上传输的信号互补。
可选的，所述显示基板还包括：多个反相器；
每个所述反相器的输入端与一条栅极走线连接，每个所述反相器的输出端与一条导电走线连接；
与同一个反相器连接的栅极走线和导电走线在所述衬底基板上的正投影重叠。
可选的，每条栅极走线在所述衬底基板上的正投影与对应的一条导电走线在所述衬底基板上的正投影重合。
可选的，每个所述反相器，包括：N型晶体管和P型晶体管；
所述N型晶体管的栅极和所述P型晶体管的栅极与一条栅极走线连接，所述N型晶体管的第二极和所述P型晶体管的第二极与一条导电走线连接；
所述P型晶体管的第一极与第一电源线连接，所述N型晶体管的第一极与第二电源线连接；
其中，所述第一电源线提供第一电位的第一电源信号，所述第二电源线提供第二电位的第二电源信号，所述第一电位相对于所述第二电位为高电位。
可选的，所述N型晶体管和所述P型晶体管均为薄膜晶体管。
可选的，每个所述反相器包括：依次设置在所述衬底基板上的栅极图层、栅绝缘层、有源层和源漏图层，所述栅极图层为所述N型晶体管和所述P型晶体管的栅极；
所述有源层包括间隔设置的N型半导体图案和P型半导体图案，所述源漏图层包括间隔设置的第一源极图案、第二源极图案和漏极图案，所述第一源极图案为所述N型晶体管的第一极，所述第二源极图案为所述P型晶体管的第一极，所述漏极图案为所述N型晶体管和所述P型晶体管的第二极；
所述栅极图层与一条栅极走线电连接，所述第一源极图案与所述第二电源线电连接，所述第二源极图案与所述第一电源线电连接，所述漏极图案与一条导电走线电连接；
其中，所述第一源极图案与所述N型半导体图案在所述衬底基板上的正投影重叠，所述第二源极图案与所述P型半导体图案在所述衬底基板上的正投影重叠，所述漏极图案在所述衬底基板上的正投影与所述N型半导体图案在所述衬底基板上的正投影重叠，且与所述P型半导体图案在所述衬底基板上的正投影重叠，所述栅极图层在所述衬底基板上的正投影与所述N型半导体图案在所述衬底基板上的正投影重叠，且与所述P型半导体图案在所述衬底基板上的正投影重叠。
可选的，每个所述反相器设置在栅极走线与栅极驱动电路连接的一端。
第二方面，提供了一种显示基板的制造方法，所述制造方法包括：
在衬底基板上形成多条栅极走线；
在形成有所述多条栅极走线的衬底基板上形成包括多个驱动薄膜晶体管的膜层结构；
在形成有所述膜层结构的衬底基板上形成多条导电走线；
其中，每条栅极走线在所述衬底基板上的正投影与对应的一条导电走线在所述衬底基板上的正投影重叠，且每条导电走线上传输的信号与对应的一条栅极走线上传输的信号互补。
可选的，所述方法还包括：
在所述衬底基板上形成多个反相器；
其中，每个所述反相器的输入端与一条栅极走线连接，每个所述反相器的输出端与一条导电走线连接；与同一个反相器连接的栅极走线和导电走线在所述衬底基板上的正投影重叠。
可选的，所述在形成有所述膜层结构的衬底基板上形成多条导电走线，包括：
采用用于形成所述多条栅极走线的掩膜板，在形成有所述膜层结构的衬底基板上形成多条导电走线。
可选的，每个所述反相器，包括：N型晶体管和P型晶体管；
所述在所述衬底基板上形成多个反相器，包括：
在所述衬底基板上形成多组晶体管，其中每组晶体管包括一N型晶体管和一P型晶体管，每组晶体管中N型晶体管的栅极和P型晶体管的栅极与一条栅极走线连接，每组晶体管中N型晶体管的第二极和P型晶体管的第二极与一条导电走线连接；
每组晶体管中P型晶体管的第一极与第一电源线连接，N型晶体管的第一极与第二电源线连接；
其中，所述第一电源线提供第一电位的第一电源信号，所述二电源线提供第二电位的第二电源信号，所述第一电位相对于所述第二电位为高电位。
可选的，所述N型晶体管和所述P型晶体管均为薄膜晶体管，所述在所述衬底基板上形成多组晶体管，包括：
在形成所述驱动薄膜晶体管的过程中，同步形成所述多组晶体管。
可选的，形成一组晶体管的过程包括：
在所述衬底基板上形成栅极图层，使所述栅极图层与一条栅极走线电连接，所述栅极图层形成为所述N型晶体管和所述P型晶体管的栅极；
在所述栅极图层远离所述衬底基板的一侧依次形成栅绝缘层和有源层，所述有源层包括：间隔形成的N型半导体图案和P型半导体图案；
在所述有源层远离所述衬底基板的一侧形成源漏图层，所述源漏图层包括间隔形成的第一源极图案、第二源极图案和漏极图案，所述第一源极图案与所述第二电源线电连接，所述第二源极图案与所述第一电源线电连接，所述漏极图案与一条导电走线电连接，所述第一源极图案形成为所述N型晶体管的第一极，所述第二源极图案形成为所述P型晶体管的第一极，所述漏极图案形成为所述N型晶体管和所述P型晶体管的第二极；
其中，所述第一源极图案与所述N型半导体图案在所述衬底基板上的正投影重叠，所述第二源极图案与所述P型半导体图案在所述衬底基板上的正投影重叠，所述漏极图案在所述衬底基板上的正投影与所述N型半导体图案在所述衬底基板上的正投影重叠，且与所述P型半导体图案在所述衬底基板上的正投影重叠，所述栅极图层在所述衬底基板上的正投影与所述N型半导体图案在所述衬底基板上的正投影重叠，且与所述P型半导体图案在所述衬底基板上的正投影重叠。
可选的，每个所述反相器形成在栅极走线与栅极驱动电路连接的一端。
第三方面，提供了一种显示面板，所述显示面板包括：
如第一方面所述的显示基板。
可选的，所述显示面板为触控显示面板。
第四方面，提供了一种显示装置，所述显示装置包括：
如第三方面所述的显示面板。
本发明提供的技术方案带来的有益效果是：
综上所述，本发明提供的显示基板及其制造方法、显示面板、显示装置，通过在衬底基板上设置多条导电走线和多条栅极走线，并使得每条导电走线上传输的信号与对应的一条栅极走线上传输的信号互补，进而可以抵消栅极走线上传输的驱动信号在显示面板上产生的耦合噪音。由于该显示基板可以应用于触控显示面板中，因此当显示面板表面耦合噪音降低后，可以有效降低耦合噪音对触控显示面板接收到的触控信号的干扰，提高了触控显示面板的触控精度。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种显示基板的结构示意图；
图2是本发明实施例提供的一种传输信号时序变化的示意图；
图3是本发明实施例提供的一种反相器的等效电路的结构示意图；
图4是本发明实施例提供的一种反相器的膜层结构的示意图；
图5是本发明实施例提供的一种反相器的膜层结构的俯视图；
图6-1是本发明实施例提供的一种显示基板的制造方法的流程图；
图6-2是本发明实施例提供的一种在衬底基板上形成一组晶体管的方法流程图；
图6-3是本发明实施例提供的一种在栅极图层远离衬底基板的一侧依次形成栅绝缘层和有源层后的结构示意图；
图6-4是本发明实施例提供的一种在有源层远离衬底基板的一侧形成源漏图层后的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种显示基板的示意图，如图1所示，该显示基板可以包括：设置在衬底基板01上的多条栅极走线02。
该多条栅极走线02远离该衬底基板01的一侧设置有包括多个用于驱动像素电极的驱动薄膜晶体管(图中未示出)的膜层结构00。
该膜层结构00远离该衬底基板01的一侧设置有多条导电走线03。
其中，每条栅极走线02在该衬底基板01上的正投影与对应的一条导电走线03在该衬底基板01上的正投影(如图1中的粗实线S所示)重叠，且每条导电走线03在该衬底基板01上的正投影应当仅与一条栅极走线02的正投影重叠，以避免该导电走线03在该衬底基板01上的正投影与其他栅极走线02的正投影重叠时带来更大的耦合噪音。
如图2所示，若栅极走线02上传输的信号为时钟信号，则该导电走线03上传输的可以为与该时钟信号反相的时钟信号。其中，该多条栅极走线和多条导电走线可以阵列设置。
综上所述，本发明实施例提供的显示基板，通过在衬底基板上设置多条导电走线和多条栅极走线，并使得每条导电走线上传输的信号与对应的一条栅极走线上传输的信号互补，进而可以抵消栅极走线上传输的驱动信号在显示面板上产生的耦合噪音。此外，本发明实施例提供的显示基板还可以应用于触控显示面板中，因此当面板表面耦合噪音降低后，可以有效降低耦合噪音对触控显示面板接收到的触控信号的干扰，提高了触控显示面板的触控精度。
可选的，如图1所示，该显示基板还可以包括：多个反相器04。
每个反相器04的输入端与一条栅极走线02连接，每个反相器04的输出端与一条导电走线03连接。与同一个反相器04连接的栅极走线02和导电走线03在该衬底基板01上的正投影(如图1中的粗实线S所示)重叠。并且，该与同一个反相器04连接的栅极走线02和导电走线03在该衬底基板01上的正投影重叠可以是部分重叠也可以是完全重叠。
需要说明的是，在本发明实施例中，反相器04的个数和导电走线03的个数相等，且均等于该栅极走线02的个数，该多个反相器04与该多条栅极走线02一一对应连接，且与该多条导电走线03一一对应连接。
进一步的，如图1所示，与同一个反相器04连接的栅极走线02和导电走线03在该衬底基板01上的正投影可以完全重合，也即是，每条导电走线03与其对应的栅极走线02的宽度和排布方向完全相同。并且，可以采用用于形成该栅极走线02的导电材料形成该导电走线03，例如该导电走线03和栅极走线02可以均采用金属材料形成。由此可以保证导电走线03上传输的信号可以完全抵消其对应的栅极走线02传输的信号所产生的耦合噪音，从而可以有效提高触控面板的触控精度。
可选的，图3是本发明实施例提供的一种反相器04的等效电路的示意图，参考图3，该反相器04可以包括：N型晶体管TN和P型晶体管TP。
其中，该N型晶体管TN的栅极和该P型晶体管TP的栅极与一条栅极走线02连接，该N型晶体管TN的第二极和该P型晶体管TP的第二极与一条导电走线03连接，该P型晶体管TP的第一极与第一电源线VGH连接，该N型晶体管TN的第一极与第二电源线VGL连接。
其中，该第一电源线VGH可以提供第一电位V1的第一电源信号，该第二电源线VGL可以提供第二电位V2的第二电源信号，该第一电位V1相对于该第二电位V2为高电位。其中，每个晶体管的第一极可以为源极，第二极可以为漏极。
从图3可以看出，该N型晶体管TN和该P型晶体管TP的栅极即为反相器04的输入端Vin，该N型晶体管TN和该P型晶体管TP的第二极即为反相器04的输出端Vout。
当栅极走线02向该反相器04的输入端Vin提供的信号的电位为高电位V1时，由于P型晶体管TP源极的电位为第一电源线VGH提供的第一电位V1，P型晶体管TP的栅源电压差Vgs1满足：Vgs1＝V1-V1＝0，P型晶体管TP截止；由于N型晶体管TN源极的电位为第二电源线VGL提供的第二电位V2，故此时N型晶体管TN的栅源电压差Vgs2满足：Vgs2＝V1-V2>Vth(其中，Vth为N型晶体管TN的阈值电压)，N型晶体管TN导通，反相器04的输出端Vout与第二电源线VGL导通，因此其输出端Vout向导电走线03提供的信号的电位为第二电源线VGL提供的第二电位V2，该第二电位V2与该栅极走线02提供的信号的电位V1相反。
当栅极走线02向该反相器04的输入端Vin提供的信号的电位为低电位V2时，由于P型晶体管TP源极的电位为第一电源线VGH提供的第一电位V1，故此时P型晶体管TP的栅源电压差Vgs1满足：Vgs1＝V2-V1<0，P型晶体管TP导通；由于N型晶体管TN的源极的电位为第二电源线VGL提供的第二电位V2，故此时N型晶体管TN的栅源电压差Vgs2满足：Vgs2＝V2-V2＝0，N型晶体管TN截止，反相器04的输出端Vout与第一电源线VGH导通，因此其输出端Vout向导电走线03提供的信号的电位为第一电源线VGH提供的第一电位V1，该第一电位V1与该栅极走线02提供的信号的电位V2相反。
在本发明实施例中，每个反相器04可以均设置在栅极走线02与栅极驱动电路连接的一端，该栅极驱动电路用于为每条栅极走线02提供驱动信号，因此，该栅极走线02与栅极驱动电路连接的一端也即是该栅极走线02的输入端。将该反相器04设置在该栅极走线02的输入端，当栅极驱动电路向栅极走线02上输出驱动信号时，反相器04可以及时向对应的导电走线03输出时序相反的信号，由此可以保证对栅极走线02上传输的信号产生的耦合噪音进行及时降噪。
当然，该反相器04也可以设置在远离栅极走线02与栅极驱动电路连接的一端，本发明实施例对此不做限定。
需要说明的是，由于该膜层结构00中还包括用于驱动像素电极的驱动薄膜晶体管，因此该N型晶体管TN和该P型晶体管TP也可以均为薄膜晶体管，由此该反相器04可以与原结构中的驱动薄膜晶体管同步形成，从而降低显示基板的制造难度。
图4是本发明实施例提供的一种反相器04的膜层结构的示意图，如图4所示，该反相器04的膜层结构具体可以包括：
依次设置在该衬底基板01上的栅极图层011、栅绝缘层012、有源层013和源漏图层014，该栅极图层011为N型晶体管TN和P型晶体管TP的栅极。其中，该有源层013包括间隔设置的N型半导体图案015和P型半导体图案016，该源漏图层014包括间隔设置的第一源极图案017、第二源极图案018和漏极图案019。该第一源极图案017为该N型晶体管TN的第一极，该第二源极图案018为该P型晶体管TP的第一极，该漏极图案019为该N型晶体管TN和该P型晶体管TP的第二极。
图5是本发明实施例提供的一种反相器04的膜层结构的俯视图，如图5所示，该栅极图层011与一条栅极走线02电连接，该第一源极图案017与该第二电源线VGL电连接，该第二源极图案018与该第一电源线VGH电连接，该漏极图案019与一条导电走线03电连接。
参考图5还可以看出，该第一源极图案017与该N型半导体图案015在该衬底基板01上的正投影重叠，即该第一源极图案017与该N型半导体图案015接触，该第二源极图案018与该P型半导体图案016在该衬底基板01上的正投影重叠，即该第二源极图案018与该P型半导体图案016接触，该漏极图案019在该衬底基板01上的正投影与该N型半导体图案015在该衬底基板01上的正投影重叠，且与该P型半导体图案016在该衬底基板01上的正投影重叠，即该漏极图案019与该N型半导体图案015接触，且与该P型半导体图案016接触。该栅极图层011在该衬底基板01上的正投影与该N型半导体图案015在该衬底基板01上的正投影重叠，且与该P型半导体图案016在该衬底基板上的正投影重叠。即该栅极图层011与该N型半导体图案015接触，且与该P型半导体图案016接触。
结合图3至图5可以看出，该反相器04中的栅极图层011、栅绝缘层012、P型半导体图案016、第二源极图案018和漏极图案019即组成了一个P型晶体管TP，该栅极图层011、栅绝缘层012、N型半导体图案015、第一源级图案017和漏极图案019即组成了一个N型晶体管TN。其中，P型晶体管TP和N型晶体管TN可以共用一个栅极图层011作为栅极，并可以共用一个漏极图案019作为第二极(即漏极)。此外，第二源极图案018即为该P型晶体管的TP第一极(即源极)，第一源极图案017为该N型晶体管的TN第一极(即源极)。
综上所述，本发明提供的显示基板，通过在衬底基板上设置多条导电走线和多条栅极走线，并使得每条导电走线上传输的信号与对应的一条栅极走线上传输的信号互补，进而可以抵消栅极走线上传输的驱动信号在显示面板上产生的耦合噪音。由于该显示基板可以应用于触控显示面板中，因此当显示面板表面耦合噪音降低后，可以有效降低耦合噪音对触控显示面板接收到的触控信号的干扰，提高了触控显示面板的触控精度。
本发明实施例提供一种显示基板的制造方法，图6-1是本发明实施例提供的一种显示基板的制造方法的流程图，如图6-1所示，该制造方法可以包括：
步骤601、在衬底基板上形成多条栅极走线。
在本发明实施例中，可以在衬底基板上沉积一层具有一定厚度的导电材料，得到导电材质层，然后通过一次构图工艺对导电材质层进行处理得到栅极走线。
其中，一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。该用于形成栅极走线的导电材料可以为金属钼(英文：Mo)、金属铜(英文：Cu)、金属铝(英文：Al)及其合金材料等。
该在衬底基板上形成的多条栅极走线可以是阵列排布的，也可以是其他形式的排布方式，本发明实施例对此不做限定。
步骤602、在形成有该多条栅极走线的衬底基板上形成包括多个驱动薄膜晶体管的膜层结构。
该膜层结构中的驱动薄膜晶体管为用于驱动像素电极的晶体管，该驱动薄膜晶体管可以采用构图工艺形成。
步骤603、在形成有该膜层结构的衬底基板上形成多条导电走线。
进一步的，可以参考上述步骤601所示的方法，在该形成有该膜层结构的衬底基板上形成多条导电走线。每条栅极走线在该衬底基板上的正投影与对应的一条导电走线在该衬底基板上的正投影重叠。其中每条导电走线上传输的信号与对应的一条栅极走线上传输的信号互补。从而保证能够完全抵消耦合噪音，提高显示面板的触控精度。
在本发明实施例中，可以采用用于形成该多条栅极走线的掩膜板，在形成有该膜层结构的衬底基板上形成该多条导电走线，从而可以使得该导电走线在该衬底基板上的正投影与栅极走线的正投影重合，也即是，每条导电走线与其对应的栅极走线的宽度和排布方向完全相同。并且，可以采用用于形成该栅极走线的导电材料形成该导电走线，例如该导电走线和栅极走线可以均采用金属材料形成。由此可以保证导电走线上传输的信号可以完全抵消其对应的栅极走线传输的信号所产生的耦合噪音，从而有效提高触控面板的触控信号的灵敏度。
综上所述，本发明提供的显示基板的制造方法，通过在衬底基板上设置多条导电走线和多条栅极走线，并使得每条导电走线上传输的信号与对应的一条栅极走线上传输的信号互补，进而可以抵消栅极走线上传输的驱动信号在显示面板上产生的耦合噪音。由于该显示基板可以应用于触控显示面板中，因此当显示面板表面耦合噪音降低后，可以有效降低耦合噪音对触控显示面板接收到的触控信号的干扰，提高了触控显示面板的触控精度。
可选的，在上述步骤603之前，该制造方法还可以包括：
步骤604、在衬底基板上形成多个反相器。
其中，每个反相器的输入端可以与一条栅极走线连接，每个反相器的输出端可以与之后形成的一条导电走线连接；且与同一个反相器连接的栅极走线和导电走线在该衬底基板上的正投影重叠。
在本发明实施例中，可以采用构图工艺在该衬底基板上形成多个反相器，或者，也可以直接在该衬底基板上设置多个反相器芯片，并将每个反相器的输入端与一条栅极走线连接。之后，在形成多条导电走线时，可以将每条导电走线与对应的一个反相器的输出端连接。其中，该反相器的个数与栅极走线的条数相等，该多个反相器的输入端与多条栅极走线一一对应相连。
参考图3，由于每个反相器是由一个N型晶体管TN和P型晶体管TP组成的，因此在形成该多个反相器时，可以在衬底基板上形成多组晶体管，其中每组晶体管包括一N型晶体管和一P型晶体管。在形成过程中，可以将该N型晶体管TN的栅极和该P型晶体管TP的栅极与一条栅极走线连接，将该晶体管中P型晶体管TP的第一极与第一电源线VGH连接，并将该N型晶体管TN的第一极与第二电源线VGL连接。并在形成导电走线后，将该N型晶体管TN的第二极和P型晶体管TP的第二极与一条导电走线连接。其中，该第一电源线VGH提供第一电位V1的第一电源信号，该第二电源线VGL提供第二电位V2的第二电源信号，该第一电位V1相对于该第二电位V2为高电位。
在本发明实施例中，当该反相器中的晶体管为薄膜晶体管时，可以在形成该用于驱动像素电极的驱动薄膜晶体管的过程中，同步形成该多组晶体管，也即是步骤604与步骤602可以同步执行，由此可以简化制造的工艺。
图6-2是本发明实施例提供的一种在衬底基板上形成反相器中的一组晶体管的方法流程图，参考图6-2，上述步骤604中形成反相器中的一组晶体管的过程具体可以包括：
步骤6041、在该衬底基板上形成栅极图层，使该栅极图层与一条栅极走线电连接。
其中，该栅极图层即形成为该N型晶体管TN和该P型晶体管TP的栅极。形成该栅极图层的过程可以参考上述步骤601，在此不做赘述。
需要说明的是，在实际应用中，该栅极图层与栅极走线可以同层设置，因此可以在衬底基板上同步形成该多条栅极走线和该栅极图层。
步骤6042、在该栅极图层远离该衬底基板的一侧依次形成栅绝缘层和有源层，该有源层包括间隔形成的N型半导体图案和P型半导体图案。
在本发明实施例中，可以在形成有栅极图层的衬底基板上沉积一层具有一定厚度的绝缘材料，得到栅绝缘薄膜层，并对该栅绝缘薄膜层进行烘烤处理形成栅绝缘层。可选地，该绝缘材料可以为氧化硅、氮化硅或者氧化硅和氮化硅的混合材料等。
进一步的，可以在栅绝缘层远离衬底基板的一侧沉积一层具有一定厚度的有源薄膜材料(例如非晶硅材料)，得到有源薄膜材料层，然后通过一次构图工艺对该有源薄膜材料层进行处理，得到间隔设置的两个有源层图案，然后分别对每个图案进行N型离子(如磷、砷)掺杂和P型离子(如硼、镓)掺杂，以得到N型半导体图案和P型半导体图案，该N型半导体图案和P型半导体图案即形成为有源层。
示例的，请参考图6-3，其示出了在该栅极图层011远离该衬底基板01的一侧依次形成栅绝缘层012和有源层013后的结构示意图，该有源层013包括间隔形成的N型半导体图案015和P型半导体图案016。
步骤6043、在该有源层远离该衬底基板的一侧形成源漏图层，该源漏图层包括间隔形成的第一源极图案、第二源极图案和漏极图案。
进一步的，可以在有源层远离衬底基板的一侧沉积一层具有一定厚度的导电材料，得到导电薄膜层(例如金属膜层)，然后通过一次构图工艺对该导电薄膜层进行处理，以得到第一源极图案、第二源极图案和漏极图案。其中，该第一源极图案与显示基板中的第二电源线电连接，该第二源极图案与显示基板中的第一电源线电连接，该漏极图案与一条导电走线电连接。并且，该第一源极图案与该N型半导体图案在该衬底基板上的正投影重叠，该第二源极图案与该P型半导体图案在该衬底基板上的正投影重叠，该漏极图案在该衬底基板上的正投影与该N型半导体图案在该衬底基板上的正投影重叠，且与该P型半导体图案在该衬底基板上的正投影重叠，该栅极图层在该衬底基板上的正投影与该N型半导体图案在该衬底基板上的正投影重叠，且与该P型半导体图案在该衬底基板上的正投影重叠。
该第一源极图案即为N型晶体管TN的第一极(即源极)，第二源极图案即为P型晶体管TP的第一极(即源极)，该漏极图案即为N型晶体管TN和P型晶体管TP的第二极(即漏极)。
示例的，图6-4示出了在该有源层013远离该衬底基板01的一侧形成源漏图层014后的具体结构图，其中，该源漏图层014包括间隔形成的第一源极图案017、第二源极图案018和漏极图案019。
需要说明的是，在本发明实施例中，每个反相器04可以均设置在栅极走线02与栅极驱动电路连接的一端，该栅极驱动电路用于为每条栅极走线02提供驱动信号，因此，该栅极走线02与栅极驱动电路连接的一端也即是该栅极走线02的输入端。将该反相器04设置在该栅极走线02的输入端，当栅极驱动电路向栅极走线02上输出驱动信号时，反相器04可以及时向对应的导电走线03输出时序相反的信号，由此可以保证对栅极走线02上传输的信号产生的耦合噪音进行及时降噪。
需要说明的是，本发明实施例提供的上述显示基板的制造方法的步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减。任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
综上所述，本发明提供的显示基板的制造方法，通过在衬底基板上设置多条导电走线和多条栅极走线，并使得每条导电走线上传输的信号与对应的一条栅极走线上传输的信号互补，进而可以抵消栅极走线上传输的驱动信号在显示面板上产生的耦合噪音。由于该显示基板可以应用于触控显示面板中，因此当显示面板表面耦合噪音降低后，可以有效降低耦合噪音对触控显示面板接收到的触控信号的干扰，提高了触控显示面板的触控精度。
本发明实施例提供一种显示面板，该显示面板包括：如图1所示的显示基板，该显示基板中可以包括如图3至图5任一所示的反相器。在本发明实施例中该显示面板为触控显示面板。其中，该显示面板可以为：液晶面板、手机、平板电脑、笔记本电脑、数码相机等任何具有显示功能且可以触控的产品或部件的显示面板。
本发明实施例提供了一种显示装置，该显示装置可以包括：显示面板，该显示面板可以包括如图1所示的显示基板。该显示装置可以为手机、平板电脑、笔记本电脑、数码相机等任何具有显示功能的装置。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种显示基板，其特征在于，所述显示基板包括：
设置在衬底基板上的多条栅极走线；
所述多条栅极走线远离所述衬底基板的一侧设置有包括多个驱动薄膜晶体管的膜层结构；
所述膜层结构远离所述衬底基板的一侧设置有多条导电走线；
其中，每条栅极走线在所述衬底基板上的正投影与对应的一条导电走线在所述衬底基板上的正投影重叠，且每条导电走线上传输的信号与对应的一条栅极走线上传输的信号互补。
2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括：多个反相器；
每个所述反相器的输入端与一条栅极走线连接，每个所述反相器的输出端与一条导电走线连接；
与同一个反相器连接的栅极走线和导电走线在所述衬底基板上的正投影重叠。
3.根据权利要求1所述的显示基板，其特征在于，
每条栅极走线在所述衬底基板上的正投影与对应的一条导电走线在所述衬底基板上的正投影重合。
4.根据权利要求2所述的显示基板，其特征在于，每个所述反相器，包括：N型晶体管和P型晶体管；
所述N型晶体管的栅极和所述P型晶体管的栅极与一条栅极走线连接，所述N型晶体管的第二极和所述P型晶体管的第二极与一条导电走线连接；
所述P型晶体管的第一极与第一电源线连接，所述N型晶体管的第一极与第二电源线连接；
其中，所述第一电源线提供第一电位的第一电源信号，所述第二电源线提供第二电位的第二电源信号，所述第一电位相对于所述第二电位为高电位。
5.根据权利要求4所述的显示基板，其特征在于，
所述N型晶体管和所述P型晶体管均为薄膜晶体管。
6.根据权利要求5所述的显示基板，其特征在于，每个所述反相器包括：
依次设置在所述衬底基板上的栅极图层、栅绝缘层、有源层和源漏图层，所述栅极图层为所述N型晶体管和所述P型晶体管的栅极；
所述有源层包括间隔设置的N型半导体图案和P型半导体图案，所述源漏图层包括间隔设置的第一源极图案、第二源极图案和漏极图案，所述第一源极图案为所述N型晶体管的第一极，所述第二源极图案为所述P型晶体管的第一极，所述漏极图案为所述N型晶体管和所述P型晶体管的第二极；
所述栅极图层与一条栅极走线电连接，所述第一源极图案与所述第二电源线电连接，所述第二源极图案与所述第一电源线电连接，所述漏极图案与一条导电走线电连接；
其中，所述第一源极图案与所述N型半导体图案在所述衬底基板上的正投影重叠，所述第二源极图案与所述P型半导体图案在所述衬底基板上的正投影重叠，所述漏极图案在所述衬底基板上的正投影与所述N型半导体图案在所述衬底基板上的正投影重叠，且与所述P型半导体图案在所述衬底基板上的正投影重叠，所述栅极图层在所述衬底基板上的正投影与所述N型半导体图案在所述衬底基板上的正投影重叠，且与所述P型半导体图案在所述衬底基板上的正投影重叠。
7.根据权利要求2至6任一所述的显示基板，其特征在于，
每个所述反相器设置在栅极走线与栅极驱动电路连接的一端。
8.一种显示基板的制造方法，其特征在于，所述制造方法包括：
在衬底基板上形成多条栅极走线；
在形成有所述多条栅极走线的衬底基板上形成包括多个驱动薄膜晶体管的膜层结构；
在形成有所述膜层结构的衬底基板上形成多条导电走线；
其中，每条栅极走线在所述衬底基板上的正投影与对应的一条导电走线在所述衬底基板上的正投影重叠，且每条导电走线上传输的信号与对应的一条栅极走线上传输的信号互补。
9.根据权利要求8所述的制造方法，其特征在于，所述方法还包括：
在所述衬底基板上形成多个反相器；
其中，每个所述反相器的输入端与一条栅极走线连接，每个所述反相器的输出端与一条导电走线连接；与同一个反相器连接的栅极走线和导电走线在所述衬底基板上的正投影重叠。
10.根据权利要求8所述的制造方法，其特征在于，所述在形成有所述膜层结构的衬底基板上形成多条导电走线，包括：
采用用于形成所述多条栅极走线的掩膜板，在形成有所述膜层结构的衬底基板上形成多条导电走线。
11.根据权利要求9所述的制造方法，其特征在于，每个所述反相器，包括：N型晶体管和P型晶体管；所述在所述衬底基板上形成多个反相器，包括：
在所述衬底基板上形成多组晶体管，其中每组晶体管包括一N型晶体管和一P型晶体管，每组晶体管中N型晶体管的栅极和P型晶体管的栅极与一条栅极走线连接，每组晶体管中N型晶体管的第二极和P型晶体管的第二极与一条导电走线连接；
每组晶体管中P型晶体管的第一极与第一电源线连接，N型晶体管的第一极与第二电源线连接；
其中，所述第一电源线提供第一电位的第一电源信号，所述第二电源线提供第二电位的第二电源信号，所述第一电位相对于所述第二电位为高电位。
12.根据权利要求11所述的制造方法，其特征在于，所述N型晶体管和所述P型晶体管均为薄膜晶体管，所述在所述衬底基板上形成多组晶体管，包括：
在形成所述驱动薄膜晶体管的过程中，同步形成所述多组晶体管。
13.根据权利要求12所述的制造方法，其特征在于，形成一组晶体管的过程包括：
在所述衬底基板上形成栅极图层，使所述栅极图层与一条栅极走线电连接，所述栅极图层形成为所述N型晶体管和所述P型晶体管的栅极；
在所述栅极图层远离所述衬底基板的一侧依次形成栅绝缘层和有源层，所述有源层包括：间隔形成的N型半导体图案和P型半导体图案；
在所述有源层远离所述衬底基板的一侧形成源漏图层，所述源漏图层包括间隔形成的第一源极图案、第二源极图案和漏极图案，所述第一源极图案与所述第二电源线电连接，所述第二源极图案与所述第一电源线电连接，所述漏极图案与一条导电走线电连接，所述第一源极图案形成为所述N型晶体管的第一极，所述第二源极图案形成为所述P型晶体管的第一极，所述漏极图案形成为所述N型晶体管和所述P型晶体管的第二极；
其中，所述第一源极图案与所述N型半导体图案在所述衬底基板上的正投影重叠，所述第二源极图案与所述P型半导体图案在所述衬底基板上的正投影重叠，所述漏极图案在所述衬底基板上的正投影与所述N型半导体图案在所述衬底基板上的正投影重叠，且与所述P型半导体图案在所述衬底基板上的正投影重叠，所述栅极图层在所述衬底基板上的正投影与所述N型半导体图案在所述衬底基板上的正投影重叠，且与所述P型半导体图案在所述衬底基板上的正投影重叠。
14.一种显示面板，其特征在于，所述显示面板包括：
如权利要求1至7任一所述的显示基板。
15.一种显示装置，其特征在于，所述显示装置包括：
如权利要求14所述的显示面板。
CN201710741195.9A 2017-08-25 2017-08-25 显示基板及其制造方法、显示面板、显示装置 Active CN107527925B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710741195.9A CN107527925B (zh) 2017-08-25 2017-08-25 显示基板及其制造方法、显示面板、显示装置
PCT/CN2018/090177 WO2019037513A1 (zh) 2017-08-25 2018-06-07 显示基板及其制造方法、显示面板、显示装置
US16/328,410 US10928942B2 (en) 2017-08-25 2018-06-07 Display substrate, manufacturing method thereof, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710741195.9A CN107527925B (zh) 2017-08-25 2017-08-25 显示基板及其制造方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN107527925A CN107527925A (zh) 2017-12-29
CN107527925B true CN107527925B (zh) 2019-11-05

Family

ID=60682268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710741195.9A Active CN107527925B (zh) 2017-08-25 2017-08-25 显示基板及其制造方法、显示面板、显示装置

Country Status (3)

Country Link
US (1) US10928942B2 (zh)
CN (1) CN107527925B (zh)
WO (1) WO2019037513A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107527925B (zh) * 2017-08-25 2019-11-05 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板、显示装置
CN108574466B (zh) * 2018-07-23 2023-10-20 上海艾为电子技术股份有限公司 一种射频低噪声放大器
CN110060998B (zh) * 2019-04-29 2022-05-17 厦门天马微电子有限公司 一种反相电路结构、栅极驱动电路及显示面板
CN110751929B (zh) * 2019-11-29 2022-12-02 厦门天马微电子有限公司 一种显示面板及显示装置
CN110930927A (zh) * 2019-12-09 2020-03-27 厦门天马微电子有限公司 显示面板和显示装置
CN115145418B (zh) * 2021-03-31 2024-09-24 京东方科技集团股份有限公司 一种显示基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881014A (zh) * 2005-06-13 2006-12-20 三菱电机株式会社 半透射型液晶显示装置
CN101796619A (zh) * 2007-11-02 2010-08-04 夏普株式会社 电路基板和显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4368007B2 (ja) 1999-07-30 2009-11-18 カシオ計算機株式会社 薄膜トランジスタパネル
JP4344698B2 (ja) * 2002-12-25 2009-10-14 株式会社半導体エネルギー研究所 補正回路を備えたデジタル回路及びそれを有する電子機器
KR101326128B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
KR101827687B1 (ko) * 2009-09-24 2018-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 상기 구동 회로를 포함하는 표시 장치, 및 상기 표시 장치를 포함하는 전자 기기
JP5581261B2 (ja) * 2011-04-27 2014-08-27 株式会社ジャパンディスプレイ 半導体装置、表示装置および電子機器
JP6208971B2 (ja) * 2012-09-14 2017-10-04 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法
CN102956214A (zh) 2012-11-19 2013-03-06 京东方科技集团股份有限公司 一种公共电极驱动单元、液晶显示面板和液晶显示装置
JP5968243B2 (ja) * 2013-02-07 2016-08-10 株式会社ジャパンディスプレイ 入力装置、表示装置および電子機器
CN103150073B (zh) * 2013-03-12 2015-10-14 合肥京东方光电科技有限公司 一种电容式内嵌触摸屏及显示装置
CN103257498B (zh) 2013-05-07 2016-04-13 京东方科技集团股份有限公司 一种像素结构及其驱动方法、显示装置
US9613879B2 (en) * 2013-10-11 2017-04-04 Northwestern University Ultralow power carbon nanotube logic circuits and method of making same
JP6416633B2 (ja) * 2015-01-09 2018-10-31 株式会社ジャパンディスプレイ 液晶表示装置
CN106168865B (zh) * 2016-06-28 2019-11-26 京东方科技集团股份有限公司 内嵌式触摸屏及其制作方法、显示装置
CN107527925B (zh) 2017-08-25 2019-11-05 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板、显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881014A (zh) * 2005-06-13 2006-12-20 三菱电机株式会社 半透射型液晶显示装置
CN101796619A (zh) * 2007-11-02 2010-08-04 夏普株式会社 电路基板和显示装置

Also Published As

Publication number Publication date
US20200356201A1 (en) 2020-11-12
CN107527925A (zh) 2017-12-29
WO2019037513A1 (zh) 2019-02-28
US10928942B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
CN107527925B (zh) 显示基板及其制造方法、显示面板、显示装置
CN107958922B (zh) 显示基板及其制造方法、显示面板
KR101537868B1 (ko) 터치 디스플레이 회로와 그 구동 방법, 어레이 기판 및 디스플레이 장치
US9880658B2 (en) Array substrate, display panel and electronic device
US11562997B2 (en) Electrostatic protection circuit, array substrate and display apparatus
CN107026191B (zh) Oled显示装置及其控制方法
CN104280951A (zh) 阵列基板及其制造方法、显示装置
CN104916648A (zh) 一种阵列基板、制备方法及显示装置
US9935127B2 (en) Control circuit of thin film transistor
US10714931B2 (en) Electrostatic protection circuit, array substrate and display device
CN105093763A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
KR102314548B1 (ko) 시프트 레지스터 유닛, 회로 구조체, 게이트 구동 회로, 구동 회로 및 디스플레이 디바이스
US10747349B2 (en) Display substrate, display panel, display apparatus and method for driving the same
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
CN103413834B (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN105552028A (zh) 阵列基板及其制作方法、显示面板及显示装置
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN101807436B (zh) 移位暂存器
CN109244084A (zh) 显示基板及其制作方法、显示装置
US20200313004A1 (en) Thin film transistor and method of forming the same, display substrate and display device
CN105489617B (zh) 一种阵列基板、显示面板及显示装置
CN105185839B (zh) Tft及其制造方法、驱动电路和显示装置
CN105161458B (zh) Tft基板的制作方法
CN104538456B (zh) 低温多晶硅薄膜晶体管及薄膜晶体管基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant