[go: up one dir, main page]

CN107424974A - 具有埋入式噪声屏蔽墙的封装基板 - Google Patents

具有埋入式噪声屏蔽墙的封装基板 Download PDF

Info

Publication number
CN107424974A
CN107424974A CN201710127195.XA CN201710127195A CN107424974A CN 107424974 A CN107424974 A CN 107424974A CN 201710127195 A CN201710127195 A CN 201710127195A CN 107424974 A CN107424974 A CN 107424974A
Authority
CN
China
Prior art keywords
shielding wall
dielectric layer
signal line
embedded
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710127195.XA
Other languages
English (en)
Inventor
胡迪群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN107424974A publication Critical patent/CN107424974A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开了一种具有埋入式噪声屏蔽墙的封装基板，包括第一信号线、左边屏蔽墙和右边屏蔽墙，第一信号线埋设于第一介电层中；左边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的左边；右边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的右边。本发明提供的封装基板(package substrate)具有埋入式噪声屏蔽墙(noise shielding wall)，至少一条信号线夹在两屏蔽墙之间，信号线以及屏蔽墙埋设于介电层中，提供基材上的讯号线的噪声屏蔽功能，有效解决了封装基板的信号线的串音干扰(crosstalk)的问题。

Description

具有埋入式噪声屏蔽墙的封装基板
技术领域
本发明涉及一种封装基板(package substrate)，特别是涉及一种具有埋入式噪声屏蔽墙(noise shielding wall)的封装基板，其中，至少一条信号线夹在两屏蔽墙之间。
背景技术
如图1所示，美国专利US7,638,881B2于2009年12月29日公开的芯片封装100，包括芯片110、封装基板120、多个焊锡凸块130和界面金属层140。该芯片110具有多个设置于芯片110的表面114上的芯片焊垫112。封装基板120具有多个第一基板焊垫122、多个第二基板焊垫124以及表面接合层(其材料为Sn)126。在第一基板焊垫122和第二基板焊垫124设置于封装基板120的表面128上。表面接合层126(Sn)设置于第一基板焊垫122和第二基板焊垫124表面、且表面接合层126完全覆盖第一基板焊垫122和第二基板焊垫124表面。焊锡凸块130设置于芯片焊垫112和表面接合层126之间。界面金属层140设置于焊锡凸块130和表面接合层126之间。芯片110透过焊锡凸块130电性连接于封装基板120。
在今日，随着半导体封装技术的快速发展，封装基板的信号线的分布密度越来越高，紧密分布的信号线之间的串音干扰(crosstalk)变成严重的问题。
现有技术的缺点是，封装基板的信号线没有噪声屏蔽墙的设置，本发明就是为了解决封装基板的信号线的串音干扰(crosstalk)的问题。
发明内容
针对现有技术的上述不足，根据本发明的实施例，希望提供一种具有噪声屏蔽功能，能有效解决信号线的串音干扰(crosstalk)问题的封装基板(package substrate)。
根据实施例，本发明提供的一种具有埋入式噪声屏蔽墙的封装基板，包括第一信号线、左边屏蔽墙和右边屏蔽墙，第一信号线埋设于第一介电层中；左边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的左边；右边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的右边。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，所述左边屏蔽墙具有的底表面，不高于所述第一信号线的底表面；所述右边屏蔽墙具有的底表面，不高于所述第一信号线的底表面。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，还包括重新分布层和芯片，重新分布层配置在所述第一介电层的底侧；芯片配置在所述封装基板的顶面，所述芯片经由所述多个纵向金属接线，电性耦合到所述重新分布层的电路。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，还包括底侧屏蔽墙，底侧屏蔽墙配置在所述左边屏蔽墙和所述右边屏蔽墙的底侧上。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，还包括第二信号线，第二信号线埋设于所述第一介电层中，与所述第一信号线相邻并排配置；所述左边屏蔽墙配置在所述第一信号线的左边；右边屏蔽墙配置在第二信号线的右边。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，还包括中间屏蔽墙，中间屏蔽墙配置在所述第一信号线和所述第二信号线之间。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，所述左边屏蔽墙具有延伸区域向上延伸，越过所述第一信号线的顶表面；右边屏蔽墙具有延伸区域向上延伸，越过第一信号线的顶表面。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，还包括顶侧屏蔽墙，顶侧屏蔽墙配置在所述左边屏蔽墙和所述右边屏蔽墙的顶表面。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，还包括第二介电层，所述左边屏蔽墙具有延伸区域向上延伸，越过所述第一信号线的顶表面，埋设于所述第二介电层中；所述右边屏蔽墙具有延伸区域向上延伸，越过所述第一信号线的顶表面，埋设于所述第二介电层中。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，还包括顶侧屏蔽墙，顶侧屏蔽墙配置在所述左边屏蔽墙和所述右边屏蔽墙的顶表面；所述顶侧屏蔽墙埋设于所述第二介电层中，且具有表面与所述第二介电层顶表面为共平面。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，所述左边屏蔽墙向上延伸，越过所述第一信号线的顶表面；所述中间屏蔽墙向上延伸，越过所述第一信号线的顶表面；右边屏蔽墙向上延伸，越过所述第一信号线的顶表面。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，还包括顶侧屏蔽墙，顶侧屏蔽墙配置在所述左边屏蔽墙、中间屏蔽墙以及右边屏蔽墙的顶侧。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，所述底侧屏蔽墙、左边屏蔽墙和右边屏蔽墙埋设于所述第一介电层中。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，所述左边屏蔽墙和右边屏蔽墙具有顶表面，前述顶表面与所述第一介电层顶表面共平面。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，还包含第二介电层，所述第二介电层设置于所述第一介电层顶侧；所述延伸区域埋设于所述第二介电层中。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，所述顶侧屏蔽墙埋设于所述第二介电层中；且所述顶侧屏蔽墙具有顶表面，前述顶表面与所述第二介电层顶表面共平面。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，所述纵向金属接线底部穿过所述第一介电层底部。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，所述纵向金属接线具有顶表面，前述顶表面与所述第一介电层顶表面为共平面。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，还包括纵向金属接线，所述纵向金属接线穿过所述第二介电层底部。
根据一个实施例，本发明前述具有埋入式噪声屏蔽墙的封装基板中，所述纵向金属接线具有顶表面，前述顶表面与所述第二介电层顶表面为共平面。
相对于现有技术，本发明提供的封装基板(package substrate)具有埋入式噪声屏蔽墙(noise shielding wall)，至少一条信号线夹在两屏蔽墙之间：实施例之一为信号线设置于左边屏蔽墙以及右边屏蔽墙之间，实施例之二为信号线设置于顶侧屏蔽墙以及底侧屏蔽墙之间。信号线以及屏蔽墙埋设于介电层中，提供基材上的讯号线的噪声屏蔽功能，有效解决了封装基板的信号线的串音干扰(crosstalk)的问题。
附图说明
图1是美国专利US7,638,881B2公开的芯片封装的结构示意图。
图2A～4是本发明具有埋入式噪声屏蔽墙的封装基板的制程图。
图5A是图4中第一屏蔽类型E11的结构示意图(介电层未表示)。
图5B是图4中第二屏蔽类型E12的结构示意图(介电层未表示)。
图6A是图4中第三屏蔽类型E13的结构示意图(介电层未表示)。
图6B是图4中第四屏蔽类型E14的结构示意图(介电层未表示)。
图7A是图4中第五屏蔽类型E15的结构示意图(介电层未表示)。
图7B是图4中第六屏蔽类型E16的结构示意图(介电层未表示)。
图8是噪声屏蔽的第一修饰版本的结构示意图。
图9是噪声屏蔽的第二修饰版本的结构示意图。
其中：201、202为芯片；21为电路；21B为图案化金属(底侧屏蔽墙)；21D、26、262为介电层；221、222、223为沟槽；223M为纵向金属导线；27为孔；27B为底部金属焊垫；28为焊球；RDL为重新分布层；S、S1、S2为信号线；W、W1、W2、W3、21B、21T为屏蔽墙。
具体实施方式
下面结合附图和具体实施例，进一步阐述本发明。这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明记载的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等效变化和修改同样落入本发明权利要求所限定的范围。
图2A～4显示本发明具有埋入式噪声屏蔽墙的封装基板的制程。
如图2A所示，在重新分布层(redistribution layer,RDL)的顶面，制备图案化金属层21B；重新分布层(RDL)具有多层介电层21D以及埋设于多层介电层21D中的多层电路21。
如图2B所示，在图案化金属层21B的顶面，施加第一介电层26。
如图2C所示，从第一介电层26的顶部向下，蚀刻多个预先设定的第一沟槽221；第一介电层26的材料可以是光敏材料(photosensitive material)。多个第一沟槽221在随后的步骤中，用来制造噪声屏蔽墙(noise shielding wall)。
如图3A所示，在两个第一沟槽221之间，蚀刻多个第二沟槽222；第一沟槽221具有一个深度，不小于第二沟槽222的深度；蚀刻的方式，可以采用激光蚀刻(laser etching)；并且蚀刻多个事先设定的第三沟槽223，第三沟槽223系穿过第一介电层26，进入到底部的重新分布层(RDL)，用于制备纵向金属导线(metal contact)，用以将芯片(chips)电性耦合到底部的重新分布层(RDL)的电路；蚀刻方法可以采用激光蚀刻。
在后续步骤中，多个第二沟槽222用于制造信号线，多个第三沟槽223用于制造纵向金属导线223M，纵向金属导线223M用于电性耦合芯片到底部的重新分布层(RDL)之用。
如图3B所示，在第一沟槽221中填充金属，形成多个噪声屏蔽墙W；在第二沟槽222中填充金属，形成多条信号线S；并在每个第三沟槽223中填充金属以形成多个纵向金属导线223M。
如图3C所示，在事先设定的信号线S的顶部，以及事先设定的纵向金属导线223M上方，形成多个金属焊垫P；以及
在重新分布层(RDL)的底部，形成多个开口27，每个开口27暴露对应的底部金属焊垫27B的底表面。
如图4所示，将芯片201、202安装在第一介电层26的顶面，使得芯片通过对应的金属焊垫P电性耦合到重新分布层(RDL)的电路；并且植入多个焊球28，每个焊球28配置在对应的开口27中的金属焊垫的27B底侧。
如图4所示，噪声屏蔽(noise shielding)的六种类型E11～E16，分别描述如下：
第一噪声屏蔽型E11，显示夹在左边屏蔽墙W1和右边屏蔽墙W2之间的信号线S；
第二噪声屏蔽型E12，显示夹在左边屏蔽墙和右边屏蔽墙之间的两条信号线S；
第三噪声屏蔽型E13，显示三个屏蔽墙，两两包夹一条信号线S，共计包夹两条信号线S共享中间屏蔽墙。图中显示：左边信号线S被左边屏蔽墙和中屏蔽墙夹在中间；以及右边信号线S被中间屏蔽墙和右边屏蔽墙夹在中间；
第四噪声屏蔽型E14，显示底侧屏蔽墙21B配置在两个屏蔽墙W1、W2的底侧；
第五噪声屏蔽型E15，显示底侧屏蔽墙21B设置于两个屏蔽墙的底侧上；
第六噪声屏蔽类型E16，显示底部屏蔽墙21B配置在三个屏蔽墙的底侧。
图5A显示第一屏蔽类型E11(介电层未表示)。
如图5A所示，信号线S夹在左边屏蔽墙W1和右边屏蔽墙W2之间。两个屏蔽墙W1、W2电性耦合到地(ground)。
图5B显示第二屏蔽类型E12(介电层未表示)。
如图5B所示，一对信号线S1、S2夹在左边屏蔽墙W1和右边屏蔽墙W2之间。两个屏蔽墙W1、W2电性耦合到地。
图6A显示第三屏蔽类型E13(介电层未表示)。
如图6A所示，第一信号线S1夹在左边屏蔽墙W1和中间屏蔽墙W3之间。第二信号线S2夹在中间屏蔽墙W3和右边屏蔽墙W2之间。三个屏蔽墙W1、W2、W3电性耦合到地。
图6B显示第四屏蔽类型E14(介电层未表示)。
如图6B所示，在两个屏蔽墙W1,W2的底侧上，配置底部屏蔽墙21B。两个屏蔽墙W1、W2和底部屏蔽墙21B电性耦合到地。
图7A显示第五屏蔽类型E15(介电层未表示)。
如图7A所示，在两个屏蔽墙W1,W2的底侧上，配置的底部屏蔽墙21B。两个屏蔽墙W1、W2和底部屏蔽墙21B电性耦合到地。
图7B显示第六屏蔽类型E16(介电层未表示)。
如图7B所示，在三个屏蔽墙W1、W2、W3的底侧上，配置底部屏蔽墙21B。三个屏蔽墙W1、W2、W3和底部屏蔽墙21B电性耦合到地。
图8显示噪声屏蔽的第一修饰版本。
如图8所示，屏蔽墙W1、W2、W3不接触底部屏蔽墙21B。此一实施例，系当激光蚀刻时，依据事先设定的蚀刻深度，制成凹沟221、222(图2C)，然后填充金属制成屏蔽墙W1、W2、W3。
图9显示噪声屏蔽的第二修饰版本。
如图9所示，在第一介电层26的顶面配置的第二介电层262；然后，制作屏蔽墙W1、W2、W3使向上延伸，向上越过信号线S的顶表面。然后，设置顶部屏蔽墙21T于屏蔽墙W1、W2、W3的顶面。在本实施例中，信号线S被四边噪声屏蔽墙W1、W2、21B、21T屏蔽。顶部屏蔽墙21T、与屏蔽墙W1、W2、W3埋设于第二介电层262中。

Claims (20)

1.一种具有埋入式噪声屏蔽墙的封装基板，其特征是，包括第一信号线、左边屏蔽墙和右边屏蔽墙，第一信号线埋设于第一介电层中；左边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的左边；右边屏蔽墙埋设于所述第一介电层中，并且配置在所述第一信号线的右边。
2.根据权利要求1所述具有埋入式噪声屏蔽墙的封装基板，其特征是，所述左边屏蔽墙具有的底表面，不高于所述第一信号线的底表面；所述右边屏蔽墙具有的底表面，不高于所述第一信号线的底表面。
3.根据权利要求1所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括重新分布层和芯片，重新分布层配置在所述第一介电层的底侧；芯片配置在所述封装基板的顶面，所述芯片经由所述多个纵向金属接线，电性耦合到所述重新分布层的电路。
4.根据权利要求1所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括底侧屏蔽墙，底侧屏蔽墙配置在所述左边屏蔽墙和所述右边屏蔽墙的底侧上。
5.根据权利要求1所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括第二信号线，第二信号线埋设于所述第一介电层中，与所述第一信号线相邻并排配置；所述左边屏蔽墙配置在所述第一信号线的左边；右边屏蔽墙配置在第二信号线的右边。
6.根据权利要求5所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括中间屏蔽墙，中间屏蔽墙配置在所述第一信号线和所述第二信号线之间。
7.根据权利要求1所述具有埋入式噪声屏蔽墙的封装基板，其特征是，所述左边屏蔽墙具有延伸区域向上延伸，越过所述第一信号线的顶表面；右边屏蔽墙具有延伸区域向上延伸，越过第一信号线的顶表面。
8.根据权利要求7所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括顶侧屏蔽墙，顶侧屏蔽墙配置在所述左边屏蔽墙和所述右边屏蔽墙的顶表面。
9.根据权利要求5所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括第二介电层，所述左边屏蔽墙具有延伸区域向上延伸，越过所述第一信号线的顶表面，埋设于所述第二介电层中；所述右边屏蔽墙具有延伸区域向上延伸，越过所述第一信号线的顶表面，埋设于所述第二介电层中。
10.根据权利要求9所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括顶侧屏蔽墙，顶侧屏蔽墙配置在所述左边屏蔽墙和所述右边屏蔽墙的顶侧；所述顶侧屏蔽墙埋设于所述第二介电层中，且具有表面与所述第二介电层顶表面为共平面。
11.根据权利要求6所述具有埋入式噪声屏蔽墙的封装基板，其特征是，所述左边屏蔽墙向上延伸，越过所述第一信号线的顶表面；所述中间屏蔽墙向上延伸，越过所述第一信号线的顶表面；右边屏蔽墙向上延伸，越过所述第一信号线的顶表面。
12.根据权利要求11所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括顶侧屏蔽墙，顶侧屏蔽墙配置在所述左边屏蔽墙、中间屏蔽墙以及右边屏蔽墙的顶侧。
13.根据权利要求4所述具有埋入式噪声屏蔽墙的封装基板，其特征是，所述底侧屏蔽墙、左边屏蔽墙和右边屏蔽墙，埋设于所述第一介电层中。
14.根据权利要求13所述具有埋入式噪声屏蔽墙的封装基板，其特征是，所述左边屏蔽墙和右边屏蔽墙具有顶表面，前述顶表面与所述第一介电层顶表面共平面。
15.根据权利要求7所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包含第二介电层，所述第二介电层设置于所述第一介电层顶侧；所述延伸区域埋设于所述第二介电层中。
16.根据权利要求8所述具有埋入式噪声屏蔽墙的封装基板，其特征是，所述顶侧屏蔽墙埋设于所述第二介电层中；所述顶侧屏蔽墙具有顶表面，前述顶表面与所述第二介电层顶表面为共平面。
17.根据权利要求3所述具有埋入式噪声屏蔽墙的封装基板，其特征是，所述纵向金属接线底部，穿过所述第一介电层底部。
18.根据权利要求17所述具有埋入式噪声屏蔽墙的封装基板，其特征是，所述纵向金属接线具有顶表面，前述顶表面与所述第一介电层顶表面共平面。
19.根据权利要求15所述具有埋入式噪声屏蔽墙的封装基板，其特征是，还包括纵向金属接线，所述纵向金属接线穿过所述第二介电层底部。
20.根据权利要求19所述具有埋入式噪声屏蔽墙的封装基板，其特征是，所述纵向金属接线具有顶表面，前述顶表面与所述第二介电层顶表面共平面。
CN201710127195.XA 2016-05-24 2017-03-06 具有埋入式噪声屏蔽墙的封装基板 Pending CN107424974A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662340611P 2016-05-24 2016-05-24
US62/340,611 2016-05-24

Publications (1)

Publication Number Publication Date
CN107424974A true CN107424974A (zh) 2017-12-01

Family

ID=60418796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710127195.XA Pending CN107424974A (zh) 2016-05-24 2017-03-06 具有埋入式噪声屏蔽墙的封装基板

Country Status (2)

Country Link
US (1) US10290586B2 (zh)
CN (1) CN107424974A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776667B (zh) * 2021-07-16 2022-09-01 台灣積體電路製造股份有限公司 晶片封裝結構與其形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10944180B2 (en) 2017-07-10 2021-03-09 Viasat, Inc. Phased array antenna
US11424205B2 (en) 2018-06-29 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure and method
WO2020014627A1 (en) 2018-07-13 2020-01-16 Viasat, Inc. Multi-beam antenna system with a baseband digital signal processor
CN109803523B (zh) * 2019-02-23 2021-01-29 华为技术有限公司 一种封装屏蔽结构及电子设备
US11094654B2 (en) * 2019-08-02 2021-08-17 Powertech Technology Inc. Package structure and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260375A (ja) * 1996-03-18 1997-10-03 Toshiba Corp 半導体装置
CN1433072A (zh) * 2002-01-10 2003-07-30 三洋电机株式会社 配线构造及制造方法、带配线构造的半导体装置及配线基板
US20040090758A1 (en) * 2002-03-12 2004-05-13 Yasuyoshi Horikawa Multi-layered semiconductor device and method of manufacturing same
US20150357316A1 (en) * 2014-06-09 2015-12-10 Ibiden Co., Ltd. Package substrate

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410107A (en) * 1993-03-01 1995-04-25 The Board Of Trustees Of The University Of Arkansas Multichip module
US6353540B1 (en) * 1995-01-10 2002-03-05 Hitachi, Ltd. Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board.
US20020086561A1 (en) * 2000-12-12 2002-07-04 Ngk Spark Plug Co., Ltd. Wiring board
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6891266B2 (en) * 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
WO2007069606A1 (ja) * 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
TWI307132B (en) 2006-03-24 2009-03-01 Via Tech Inc Chip package and fabricating method thereof
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
JP5480923B2 (ja) * 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
US8988895B2 (en) * 2011-08-23 2015-03-24 Tessera, Inc. Interconnection elements with encased interconnects
US20130134553A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer and semiconductor package with noise suppression features
US9117730B2 (en) * 2011-12-29 2015-08-25 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
WO2013133827A1 (en) * 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
JP2013243227A (ja) * 2012-05-18 2013-12-05 Ibiden Co Ltd 配線板及びその製造方法
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US9615453B2 (en) * 2012-09-26 2017-04-04 Ping-Jung Yang Method for fabricating glass substrate package
US20140091440A1 (en) * 2012-09-29 2014-04-03 Vijay K. Nair System in package with embedded rf die in coreless substrate
JP2014082334A (ja) * 2012-10-16 2014-05-08 Ibiden Co Ltd 配線板及びその製造方法
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US10103054B2 (en) * 2013-03-13 2018-10-16 Intel Corporation Coupled vias for channel cross-talk reduction
JP6162458B2 (ja) * 2013-04-05 2017-07-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9064937B2 (en) * 2013-05-30 2015-06-23 International Business Machines Corporation Substrate bonding with diffusion barrier structures
KR102192356B1 (ko) * 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
JP2015065553A (ja) * 2013-09-25 2015-04-09 株式会社東芝 接続部材、半導体デバイスおよび積層構造体
US9299651B2 (en) * 2013-11-20 2016-03-29 Bridge Semiconductor Corporation Semiconductor assembly and method of manufacturing the same
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP6358334B2 (ja) * 2014-09-03 2018-07-18 株式会社村田製作所 部品内蔵基板および基板探傷法
US9269887B1 (en) * 2015-01-06 2016-02-23 Triquint Semiconductor, Inc. Ultrathin flip-chip packaging techniques and configurations
US9583472B2 (en) * 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
US20170040266A1 (en) * 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
WO2016181954A1 (ja) * 2015-05-11 2016-11-17 株式会社村田製作所 高周波モジュール
CN107710406B (zh) * 2015-06-04 2020-10-16 株式会社村田制作所 高频模块
TWI590392B (zh) * 2015-08-03 2017-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR20170019023A (ko) * 2015-08-10 2017-02-21 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법
KR101787832B1 (ko) * 2015-10-22 2017-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US9659879B1 (en) * 2015-10-30 2017-05-23 Taiwan Semiconductor Manufacturing Company Semiconductor device having a guard ring
JP6621708B2 (ja) * 2016-05-26 2019-12-18 新光電気工業株式会社 半導体装置、半導体装置の製造方法
US9875972B1 (en) * 2016-07-14 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10109617B2 (en) * 2016-07-21 2018-10-23 Samsung Electronics Co., Ltd. Solid state drive package
US10354964B2 (en) * 2017-02-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated devices in semiconductor packages and methods of forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260375A (ja) * 1996-03-18 1997-10-03 Toshiba Corp 半導体装置
CN1433072A (zh) * 2002-01-10 2003-07-30 三洋电机株式会社 配线构造及制造方法、带配线构造的半导体装置及配线基板
US20040090758A1 (en) * 2002-03-12 2004-05-13 Yasuyoshi Horikawa Multi-layered semiconductor device and method of manufacturing same
US20150357316A1 (en) * 2014-06-09 2015-12-10 Ibiden Co., Ltd. Package substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776667B (zh) * 2021-07-16 2022-09-01 台灣積體電路製造股份有限公司 晶片封裝結構與其形成方法
US11728284B2 (en) 2021-07-16 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure and method for forming the same
US12113033B2 (en) 2021-07-16 2024-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure

Also Published As

Publication number Publication date
US10290586B2 (en) 2019-05-14
US20170345771A1 (en) 2017-11-30

Similar Documents

Publication Publication Date Title
CN107424974A (zh) 具有埋入式噪声屏蔽墙的封装基板
TWI746776B (zh) 半導體元件及其製造方法
KR101178299B1 (ko) 범프 패드 구조 및 그 제조방법
KR101452056B1 (ko) 패키지 구조체 및 패키지 구조체 형성 방법
TWI556379B (zh) 半導體封裝件及其製法
CN102856262B (zh) 具有增大的电流入口面积的迹线上凸块结构
JP2003023135A (ja) 半導体集積回路装置
TW201806121A (zh) 半導體裝置
CN106469700A (zh) 同轴金属柱
CN102790030B (zh) 具有偏置钝化以减少电迁移的半导体结构
TWI578472B (zh) 封裝基板、半導體封裝件及其製法
CN107230669B (zh) 具有埋入式电路的封装基材
TW201640635A (zh) 封裝結構及其製作方法
CN109422234A (zh) 测试结构及其制造方法
US10340229B2 (en) Semiconductor device with superior crack resistivity in the metallization system
US7323779B2 (en) Semiconductor device
TW201946224A (zh) 包括用於降低由打線接合造成之銲墊下損壞之力減輕系統之積體電路(ic)裝置
CN109326571B (zh) 芯片封装组件及其制造方法
JP2021158336A (ja) パッケージシールドを含むパッケージエッジに対する新規ｗｌｃｓｐの信頼性の向上
KR20220033207A (ko) 반도체 칩 및 이를 포함하는 반도체 패키지
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
KR101604120B1 (ko) Ｅｔｓ를 이용한 반도체 패키지 구조 및 방법
TW201909367A (zh) 扇出半導體裝置及製造扇出半導體裝置的方法
CN111900144B (zh) 高速互连的接地参考形状
KR101688081B1 (ko) Ｅｔｓ 구조

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171201