[go: up one dir, main page]

JP6358334B2 - 部品内蔵基板および基板探傷法 - Google Patents

部品内蔵基板および基板探傷法 Download PDF

Info

Publication number
JP6358334B2
JP6358334B2 JP2016546577A JP2016546577A JP6358334B2 JP 6358334 B2 JP6358334 B2 JP 6358334B2 JP 2016546577 A JP2016546577 A JP 2016546577A JP 2016546577 A JP2016546577 A JP 2016546577A JP 6358334 B2 JP6358334 B2 JP 6358334B2
Authority
JP
Japan
Prior art keywords
component
built
conductor
planar conductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016546577A
Other languages
English (en)
Other versions
JPWO2016035630A1 (ja
Inventor
茂 多胡
茂 多胡
博史 品川
博史 品川
登志郎 足立
登志郎 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016035630A1 publication Critical patent/JPWO2016035630A1/ja
Application granted granted Critical
Publication of JP6358334B2 publication Critical patent/JP6358334B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G01N29/043—Analysing solids in the interior, e.g. by shear waves
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04—Analysing solids
    • G01N29/11—Analysing solids by measuring attenuation of acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00—Indexing codes associated with group G01N29/00
    • G01N2291/01—Indexing codes associated with the measuring variable
    • G01N2291/015—Attenuation, scattering
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00—Indexing codes associated with group G01N29/00
    • G01N2291/04—Wave modes and trajectories
    • G01N2291/048—Transmission, i.e. analysed material between transmitter and receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2291/00—Indexing codes associated with group G01N29/00
    • G01N2291/26—Scanned objects
    • G01N2291/269—Various geometry objects
    • G01N2291/2697—Wafer or (micro)electronic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Acoustics & Sound (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Geometry (AREA)

Description

本発明は、内蔵部品を有する部品内蔵基板の内部構造を非破壊で検査する技術に関する。特には、基板内部のクラック等を非破壊で検査することに適した構成の部品内蔵基板および基板探傷法に関する。
従来、部品内蔵基板では、内蔵部品やその周囲でのクラックの有無などを検査する基板探傷法が行われることがあった。
また、従来の部品内蔵基板では、ＩＣチップ等の内蔵部品から発生する電磁ノイズを除去したり、外部からの電磁ノイズが内蔵部品に影響を与えることを防いだりするために、内蔵部品を電磁シールドすることがあった（例えば特許文献１参照）。特許文献１の部品内蔵基板では、内蔵ＩＣ部品を覆うように金属膜を設けることにより、内蔵ＩＣ部品を電磁シールドしている。
特開２００４−１３４６６９号公報
特許文献１の部品内蔵基板では、内蔵ＩＣ部品の天面側は金属膜によって電磁シールドされているので、内蔵ＩＣ部品の天面側からクラックの有無等を検査しようとしても、超音波やＸ線、赤外線等を用いた非破壊検査がシールド電極によって阻害されてしまうことが考えられる。そこで本発明は、内蔵部品を覆うように面状導体を設けていても当該面状導体側から内部構造を非破壊で精度良く検査することができる部品内蔵基板および基板探傷法を提供することにある。
この発明に係る部品内蔵基板は、複数の絶縁層を積層方向に積層した積層体と、前記積層体に内蔵した内蔵部品と、前記内蔵部品に対する前記積層方向の一方側に前記内蔵部品と重なるように前記積層体に設けた面状導体と、を備え、前記面状導体には、前記積層方向から透視した場合に、前記内蔵部品が位置する領域のほぼ全域にわたって前記内蔵部品と重なるように配置された複数の開口が設けられている。
この構成によれば、内蔵部品に重なる面状導体が複数の開口を有することで、積層方向の一方側から伝搬する超音波やＸ線、赤外線等の探傷波が開口を介して面状導体を通過し、内蔵部品およびその周囲まで伝搬しやすくなる。したがって、部品内蔵基板の内部構造を非破壊で精度良く検査できるようになる。
前記部品内蔵基板は、前記内蔵部品に対する前記積層方向の一方側に前記面状導体とは異なる導体をさらに備え、前記複数の開口は、前記積層方向から透視した場合に、前記導体に重ならない位置に配置されていることが好ましい。このことにより、内蔵部品およびその周囲へ伝搬する探傷波が導体に遮蔽されることを防ぐことができる。
前記導体は、前記積層方向から透視した場合に、前記内蔵部品および前記面状導体と前記積層方向において重なりながら前記開口を迂回して延びる線路状導体を含むことが好ましい。このことにより、内蔵部品およびその周囲への超音波の伝搬を線路状導体が遮蔽することを防ぐことができる。
前記面状導体はグランド電位に接続されることが好ましい。この構成は、前記内蔵部品が能動素子を含む場合に特に好適である。このようにすると、面状導体で内蔵部品を電磁シールドすることができる。そして、内蔵部品がノイズ源となる能動素子であっても、電磁ノイズが外部に漏れることを面状導体によって防ぐことができる。
前記複数の開口は、規則的に配列して前記面状導体に設けられていることが好ましい。例えば、前記面状導体は、前記積層体を前記積層方向から透視した場合に、メッシュ状または、格子状であってもよい。これにより、内蔵部品およびその周囲の広い範囲に対して、分散して配置された開口を介して超音波が伝搬することになるので、均等な精度でクラックの有無の検査を行うことが可能になる。
前記面状導体は、複数設けられており、複数の前記面状導体は、前記内蔵部品に対して前記積層方向の一方側および他方側の両側に設けられていることが好ましい。このことにより、内蔵部品の積層方向の一方側と他方側とのそれぞれを電磁シールドすることができる。
また、この発明の基板探傷法は、上述の部品内蔵基板に対して、積層方向の一方側から超音波を送波し、前記部品内蔵基板を介して伝搬する超音波を受波し、当該受波した超音波の強度に基づいて、前記部品内蔵基板の内部構造の情報を得ることが好ましい。
この発明によれば、内蔵部品に重なる面状導体を設けても、面状導体に設けた複数の開口を介して超音波が面状導体を通過するので、超音波を用いて内蔵部品およびその周囲でのクラックの有無の検査を精度良く行うことができる。
本発明の実施形態に係る部品内蔵基板の要部を示す図である。 本発明の実施形態に係る部品内蔵基板が備える絶縁層毎の分解平面図である。 本発明の実施形態に係る部品内蔵基板に対する基板探傷法の第１の適用例を示す模式的な側面図である。 本発明の実施形態に係る部品内蔵基板に対する基板探傷法の第２の適用例を示す模式的な側面図である。 本発明の実施形態に係るシールド電極の変形例を示す平面図である。
以下、本発明の実施形態に係る部品内蔵基板について説明する。
図１（Ａ）は、本発明の実施形態に係る部品内蔵基板１を備えるモジュール部品９の要部を示す透視平面図である。図１（Ｂ）は、本発明の実施形態に係る部品内蔵基板１を備えるモジュール部品９の要部を示す側面断面図ある。
モジュール部品９は、部品内蔵基板１と表面実装部品８とを備えている。部品内蔵基板１は、厚み方向が薄手の平板状であり、厚み方向に対して垂直な天面１１と底面１２とを有している。表面実装部品８は、部品内蔵基板１の天面１１に表面実装されている。なお、表面実装部品８は、ここではフィルタ部品とする。
また、部品内蔵基板１は、積層体２と内蔵部品３とシールド電極４と配線部５と部品接続部６と外部接続部７とを備えている。積層体２は、絶縁性セラミックスや絶縁性樹脂からなる厚み方向が薄手の平板であり、厚み方向を積層方向として合計６層の絶縁層２１，２２，２３，２４，２５，２６を積層したものである。内蔵部品３は、積層体２に内蔵して設けられている。なお、ここでは、内蔵部品３は、能動素子からなる発振回路１３とその周辺回路とを更に内蔵して構成されている。シールド電極４は、積層体２の内部に設けられ、グランド電位に接続されて内蔵部品３を電磁シールドする。配線部５は、積層体２の内部に設けられ、表面実装部品８や内蔵部品３に電気的に接続される。部品接続部６は、積層体２の天面１１に設けられ、表面実装部品８が電気的および物理的に接続される。外部接続部７は、積層体２の底面１２に設けられ、外部基板が電気的および物理的に接続される。
表面実装部品８は、図１（Ａ）に示すように平面視して概略四角形状である。また、内蔵部品３も、積層体２を平面透視して概略四角形状である。表面実装部品８は、内蔵部品３の平面視した角部のうちの一つの近傍に部分的に重なるように設けられている。また、発振回路１３は、内蔵部品３と表面実装部品８とが重なる領域から外れる位置で内蔵部品３に内蔵して設けられている。
シールド電極４は、積層体２を平面視して内蔵部品３に重なる面状導体１４，１５を有している。面状導体１４は、積層体２の内部で内蔵部品３の天面１１側に設けられている。面状導体１５は、積層体２の内部で内蔵部品３の底面１２側に設けられている。すなわち、面状導体１４は、積層体２における内蔵部品３よりも天面１１側に、天面１１側から透視した場合に内蔵部品３と重なるように設けている。面状導体１５は、積層体２における内蔵部品３よりも底面１２側に、底面１２側から透視した場合に内蔵部品３と重なるように設けている。そして、面状導体１４は、天面１１側から透視した場合に、内蔵部品３と表面実装部品８とが部分的に重なる領域を除き、内蔵部品３が位置する領域の略全域にわたって内蔵部品３と重なり、発振回路１３の全体を覆うように設けられている。また、面状導体１５は、底面１２側から透視した場合に、内蔵部品３と表面実装部品８とが部分的に重なる領域を含む、内蔵部品３が位置する領域の略全域にわたって内蔵部品３と重なり、発振回路１３の全体を覆うように設けられている。
また、面状導体１４と面状導体１５とのそれぞれには、天面１１側や底面１２側から透視した場合に、内蔵部品３が位置する領域の略全面にわたって内蔵部品３と重なるように、分散して配列された複数の円形の開口１６が設けられている。なお、各開口１６は、超音波やＸ線、赤外線等の探傷波が透過し易い開口径に設定すると好適であり、ここでは超音波が透過しやすい開口径、例えばφ１２０μｍ程度としている。また、面状導体１４の開口１６と面状導体１５の開口１６とは、互いに対向するように配置を設定している。
図２（Ａ）は、絶縁層２１を天面１１側から視た平面図である。絶縁層２１は、積層体２の天面１１側から１層目にあたる絶縁層、すなわち、天面１１に露出する絶縁層である。絶縁層２１の天面１１側の表面には、部品接続部６が設けられている。部品接続部６は、部品接続電極３１，３２，３３を含んで構成されている。
部品接続電極３１，３２，３３は、それぞれパッド状導体として構成されており、この記載順に横幅方向に並んでいる。中央に位置する部品接続電極３２は、前述の表面実装部品（フィルタ部品）８におけるグランド端子に接続される。横幅方向の左側に位置する部品接続電極３１は、前述の表面実装部品（フィルタ部品）８におけるフィルタ出力端子に接続される。横幅方向の右側に位置する部品接続電極３３は、前述の表面実装部品（フィルタ部品）８におけるフィルタ入力端子に接続される。
また、絶縁層２１の層内には、配線部５を構成する層間接続導体５１，５２，５３が形成されている。層間接続導体５１は、絶縁層２１を貫通しており、天面１１側の端部で部品接続電極３１に接続されている。層間接続導体５２は、絶縁層２１を貫通しており、天面１１側の端部で部品接続電極３２に接続されている。層間接続導体５３は、絶縁層２１を貫通しており、天面１１側の端部で部品接続電極３３に接続されている。
図２（Ｂ）は、絶縁層２２を天面１１側から視た平面図である。絶縁層２２は、積層体２の天面１１側から２層目にあたる絶縁層である。絶縁層２２の天面１１側の表面には、配線部５を構成するパッド状導体３４と線路状導体３５とパッド状導体３６とが形成されている。
パッド状導体３４は、層間接続導体５１の底面１２側の端部が接続され、層間接続導体５１および部品接続電極３１を介して、表面実装部品８のフィルタ出力端子に接続されている。線路状導体３５は、層間接続導体５２の底面１２側の端部が接続され、層間接続導体５２および部品接続電極３２を介して、表面実装部品８のグランド端子に接続されている。そして、線路状導体３５は、絶縁層２１の天面１１側の表面で、表面実装部品８を実装する角部分から、後述するシールド電極４（面状導体１４）に重なる中央部まで引きだされている。また、線路状導体３５は、後述するシールド電極４（面状導体１４）に重なる中央部において、開口１６と積層方向に重なることがないように、開口１６に対向する領域を迂回するように延びている。パッド状導体３６は、層間接続導体５３の底面１２側の端部が接続され、層間接続導体５３および部品接続電極３３を介して、表面実装部品８のフィルタ入力端子に接続されている。
上記のように、線路状導体３５のような面状導体１４とは異なる導体を、開口１６を覆うことが無い形状や引き回しに設定することで、線路状導体３５（他の導体）が面状導体１４に対して積層方向に重なるように設けられていても、超音波やＸ線、赤外線等の探傷波が線路状導体３５（他の導体）に遮られることなく、開口１６を介して内蔵部品３やその周囲に到達することができる。
また、絶縁層２２の層内には、配線部５を構成する層間接続導体５４，５５，５６が形成されている。層間接続導体５４は、絶縁層２２を貫通しており、天面１１側の端部でパッド状導体３４に接続されている。層間接続導体５５は、絶縁層２２を貫通しており、天面１１側の端部で線路状導体３５に接続されている。層間接続導体５６は、絶縁層２２を貫通しており、天面１１側の端部でパッド状導体３６に接続されている。
図２（Ｃ）は、絶縁層２３を天面１１側から視た平面図である。絶縁層２３は、積層体２の天面１１側から３層目にあたる絶縁層である。絶縁層２３の天面１１側の表面には、配線部５を構成するパッド状導体３７および線路状導体３８と、シールド電極４を構成する面状導体１４とが形成されている。
パッド状導体３７は、層間接続導体５４の底面１２側の端部が接続され、層間接続導体５４，５１、パッド状導体３４および部品接続電極３１を介して、表面実装部品８のフィルタ出力端子に接続されている。線路状導体３８は、層間接続導体５６の底面１２側の端部が接続され、層間接続導体５６，５３、パッド状導体３６、および、部品接続電極３３を介して、表面実装部品８のフィルタ入力端子に接続されている。そして、線路状導体３８は、絶縁層２３の天面１１側の表面で、表面実装部品８を実装する角部分において、外周近傍の所定位置に引きだされている。また、シールド電極４を構成する面状導体１４は、層間接続導体５５の底面１２側の端部が接続され、層間接続導体５５，５２、線路状導体３５、および、部品接続電極３２を介して、表面実装部品８のグランド端子に接続されている。
また、絶縁層２３の層内には、配線部５を構成する層間接続導体５７，５８，５９が形成されている。層間接続導体５７は、絶縁層２３を貫通しており、天面１１側の端部でパッド状導体３７に接続されている。層間接続導体５８は、絶縁層２３を貫通しており、天面１１側の端部で線路状導体３８に接続されている。層間接続導体５９は、絶縁層２３を貫通しており、天面１１側の端部で面状導体１４に接続されている。
図２（Ｄ）は、絶縁層２４を天面１１側から視た平面図である。絶縁層２４は、積層体２の天面１１側から４層目にあたる絶縁層である。絶縁層２４には、開口が形成され、内蔵部品３を内蔵している。内蔵部品３の周囲を囲む絶縁層２４の天面１１側の表面には、配線部５を構成するパッド状導体３９，４０，４１が形成されている。
パッド状導体３９は、層間接続導体５７の底面１２側の端部が接続され、層間接続導体５７，５４，５１、パッド状導体３７，３４および部品接続電極３１を介して、表面実装部品８のフィルタ出力端子に接続されている。パッド状導体４０は、層間接続導体５８の底面１２側の端部が接続され、層間接続導体５８，５６，５３、線路状導体３８、パッド状導体３６、および、部品接続電極３３を介して、表面実装部品８のフィルタ入力端子に接続されている。パッド状導体４１は、層間接続導体５９の底面１２側の端部が接続され、層間接続導体５９，５５，５２、面状導体１４、線路状導体３５、および、部品接続電極３２を介して、表面実装部品８のグランド端子に接続されている。
また、絶縁層２４の層内には、配線部５を構成する層間接続導体６０，６１，６２が形成されている。層間接続導体６０は、絶縁層２４を貫通しており、天面１１側の端部でパッド状導体３９に接続されている。層間接続導体６１は、絶縁層２４を貫通しており、天面１１側の端部でパッド状導体４０に接続されている。層間接続導体６２は、絶縁層２４を貫通しており、天面１１側の端部でパッド状導体４１に接続されている。
図２（Ｅ）は、絶縁層２５を天面１１側から視た平面図である。絶縁層２５は、積層体２の天面１１側から５層目にあたる絶縁層である。絶縁層２５では、天面１１側の表面では無く底面１２側の表面に、配線部５を構成する線路状導体４２，４３，４４，４５，４６と、シールド電極４を構成する面状導体１５とが形成されている。また、絶縁層２５の層内には、配線部５を構成する層間接続導体６３，６４，６５，６７，６８，６９が形成されている。
層間接続導体６３は、絶縁層２５を貫通しており、天面１１側の端部で第４層目の絶縁層２４に設けられている層間接続導体６０に接続され、底面１２側の端部で線路状導体４２に接続されている。線路状導体４２は、層間接続導体６３，６０，５７，５４，５１、パッド状導体３９，３７，３４および部品接続電極３１を介して、表面実装部品８のフィルタ出力端子に接続されている。そして、線路状導体４２は、絶縁層２５の底面１２側の表面で、表面実装部品８を実装する角部分において、外周近傍の所定の位置に引きだされている。
層間接続導体６４は、絶縁層２５を貫通しており、天面１１側の端部で第４層目の絶縁層２４に設けられている層間接続導体６１に接続され、底面１２側の端部で線路状導体４３に接続されている。線路状導体４３は、層間接続導体６４，６１，５８，５６，５３、パッド状導体４０，３６、線路状導体３８、および部品接続電極３３を介して、表面実装部品８のフィルタ入力端子に接続されている。そして、線路状導体４３は、絶縁層２５の底面１２側の表面で、表面実装部品８を実装する角部分から、内蔵部品３に重なる中央部まで引きだされている。層間接続導体６５は、絶縁層２５を貫通しており、底面１２側の端部で線路状導体４３に接続され、天面１１側の端部で内蔵部品３の図示していない端子電極（信号出力端子）に接続されている。
層間接続導体６６は、絶縁層２５を貫通しており、天面１１側の端部で第４層目の絶縁層２４に設けられている層間接続導体６２に接続され、底面１２側の端部で線路状導体４４に接続されている。線路状導体４４は、層間接続導体６６，６２，５９，５５，５２、パッド状導体４１、面状導体１４、線路状導体３５、および部品接続電極３２を介して、表面実装部品８のグランド端子に接続されている。そして、線路状導体４４は、絶縁層２５の底面１２側の表面で、外周部近傍から中央部に引きだされて、面状導体１５に接続されている。層間接続導体６７は、絶縁層２５を貫通しており、底面１２側の端部で線路状導体４４に接続され、天面１１側の端部で内蔵部品３の図示していない端子電極（グランド端子）に接続されている。
層間接続導体６８は、絶縁層２５を貫通しており、底面１２側の端部で線路状導体４５に接続され、天面１１側の端部で内蔵部品３の図示していない端子電極（グランド端子）に接続されている。線路状導体４５は、絶縁層２５の底面１２側の表面で、外周部近傍から中央部に引きだされて、面状導体１５に接続されている。
層間接続導体６９は、絶縁層２５を貫通しており、底面１２側の端部で線路状導体４６に接続され、天面１１側の端部で内蔵部品３の図示していない端子電極（電源電圧端子）に接続されている。線路状導体４６は、絶縁層２５の底面１２側の表面で、中央部から外周部近傍の所定位置に引きだされている。
シールド電極４を構成する面状導体１５は、内蔵部品３の底面側の一部に重なる形状を有しており、線路状導体４４，４５を介して、シールド電極４を構成するもう一つの面状導体１４や、内蔵部品３のグランド端子、表面実装部品８のグランド端子などに接続されている。
図２（Ｆ）は、絶縁層２６を天面１１側から視た平面図である。絶縁層２６は、積層体２の天面１１側から６層目にあたる絶縁層、すなわち、底面１２に露出する絶縁層である。絶縁層２６では、天面１１側の表面では無く底面１２側の表面に、外部接続部７を構成する複数のパッド状導体（パッド状導体４７，４８，４９，５０を含む。）が形成されている。また、絶縁層２６の層内には、配線部５を構成する層間接続導体７０，７１，７２，７３が形成されている。
層間接続導体７０は、絶縁層２６を貫通しており、天面１１側の端部で第５層目の絶縁層２５に設けられている線路状導体４２に接続され、底面１２側の端部でパッド状導体４７に接続されている。したがって、パッド状導体４７は、層間接続導体７０，６３，６０，５７，５４，５１、線路状導体４２、パッド状導体３９，３７，３４、および部品接続電極３１を介して、表面実装部品８のフィルタ出力端子に接続されている。
層間接続導体７１は、絶縁層２６を貫通しており、天面１１側の端部で第５層目の絶縁層２５に設けられている線路状導体４４に接続され、底面１２側の端部でパッド状導体４８に接続されている。したがって、パッド状導体４８は、層間接続導体７１，６７，６６，６２，５９，５５，５２、線路状導体４４，３５、面状導体１４、パッド状導体４１、および部品接続電極３２を介して、表面実装部品８および内蔵部品３のグランド端子に接続されている。
層間接続導体７２は、絶縁層２６を貫通しており、天面１１側の端部で第５層目の絶縁層２５に設けられている線路状導体４５に接続され、底面１２側の端部でパッド状導体４９に接続されている。したがって、パッド状導体４９は、層間接続導体７２，６８，６６，６２，５９，５５，５２、線路状導体４５，４４，３５、面状導体１４、パッド状導体４１、および部品接続電極３２を介して、表面実装部品８および内蔵部品３のグランド端子に接続されている。
層間接続導体７３は、絶縁層２６を貫通しており、天面１１側の端部で第５層目の絶縁層２５に設けられている線路状導体４６に接続され、底面１２側の端部でパッド状導体５０に接続されている。したがって、パッド状導体５０は、層間接続導体７３，６９、および、線路状導体４６を介して、内蔵部品３の電源電圧端子に接続されている。
以上のように構成される部品内蔵基板１においては、内蔵部品３を積層方向に重なって挟みこむように、シールド電極４を構成する２つの面状導体１４，１５を配している。したがって、内蔵部品３を積層方向の両面側それぞれから電磁シールドすることができる。したがって、内蔵部品３がノイズ源となる発振回路１３を備えていても、発振回路１３で発生する電磁ノイズが外部に悪影響を与えることを防ぐことができる。また、外部からの電磁ノイズによる悪影響を、内蔵部品３が受けることも防ぐことができる。その上、この部品内蔵基板１では、２つの面状導体１４，１５それぞれに複数の開口１６を分散配置させている。したがって、部品内蔵基板１の製造時等に内蔵部品３やその周囲にクラックが発生しても、超音波やＸ線、赤外線等の探傷波を用いる基板探傷法によって部品内蔵基板１の内部構造を検査することができる。
図３は、部品内蔵基板１に対する基板探傷法の第１の適用例を模式的に示す図である。基板探傷装置９０は、送波回路９１と、送波用超音波トランスデューサ９２と、受波用超音波トランスデューサ９３と、受波回路９４と、解析部９５とを備える。送波回路９１は、送波用超音波トランスデューサ９２に駆動電圧信号を出力する。送波用超音波トランスデューサ９２は、圧電体等を含む構成であり、駆動電圧信号が印可されることで振動し、超音波を空間に送波する。この送波用超音波トランスデューサ９２に天面１１が近接対向するように、本発明の部品内蔵基板１は配置される。
送波用超音波トランスデューサ９２から送波された超音波が、部品内蔵基板１に厚み方向（積層方向）から当たることで、部品内蔵基板１の内部で厚み方向に超音波振動が伝搬する。この超音波振動は、部品内蔵基板１の内部で主として積層体２（絶縁層）を伝搬するが、積層体２と比較して密度や弾性率の差が大きなシールド電極４において大きな反射や吸収が生じる。したがって、内蔵部品３がシールド電極４に覆われていると、通常は、内蔵部品３やその周囲に到達する超音波振動が大きく減衰したものになる。しかしながら、本発明の部品内蔵基板１では、シールド電極４を構成する面状導体１４に厚み方向に貫通する開口１６が設けているために、超音波振動が開口１６を介して面状導体１４を透過し、大きく減衰することなく内蔵部品３やその周囲に到達する。したがって、内蔵部品３やその周囲にクラックが生じている場合、クラックによって超音波振動の回析や散乱、吸収などが生じる。また、内蔵部品３やその周囲を通過した超音波は、内蔵部品３の底面１２側の面状導体１５においても開口１６を介して透過し、大きく減衰することなく部品内蔵基板１を底面側に通り抜ける。
基板探傷装置９０において、受波用超音波トランスデューサ９３は、部品内蔵基板１の底面側に近接対向させて配され、部品内蔵基板１を透過する超音波の透過波を受波する。部品内蔵基板１においてシールド電極４に開口１６が設けられ、超音波が大きく減衰することないために、受波用超音波トランスデューサ９３においては、クラックの検出に十分な強度で超音波を受波することができる。
受波用超音波トランスデューサ９３は、受波した超音波振動を電気信号に変換する。受波回路９４は、受波用超音波トランスデューサ９３で検出する電気信号に、信号増幅、アナログデジタル変換等の処理を施す。解析部９５は、受波回路９４の出力信号に基づいて所定の演算処理を行う。部品内蔵基板１ではクラックによって超音波振動の強度が影響を受けるために、解析部９５で超音波振動の検出信号を解析することで、部品内蔵基板１の内部構造を示す画像データや、クラック有無を示す信号などの探傷信号を生成することで、部品内蔵基板１の内部構造についての情報を得て、部品内蔵基板１の内部構造を非破壊で検査することができる。例えば、探傷信号として画像データを生成する場合には、超音波を送波する方向を変化させながら、反射波の強度の時間変化を検出することにより、部品内蔵基板１の内部の位置情報に対して、反射波の強度を対応付けした画像データを生成することができる。
このように、本発明の部品内蔵基板１に対しては、超音波を利用した基板探傷法を適用することで、部品内蔵基板１の両面側を電磁シールドしていても、内蔵部品３およびその周囲に生じるクラックの有無を探傷することができる。
なお、図３では、部品内蔵基板の内部を透過する超音波の透過波を利用する基板の内部構造を検査する基板探傷法について示したが、部品内蔵基板の内部で反射した超音波の反射波を利用して、基板の内部構造を検査するようにしてもよい。
図４は、部品内蔵基板１に対する基板探傷法の第２の適用例を模式的に示す図である。基板探傷装置９６は、前述した基板探傷装置９０とおよそ同様の構成であるが、超音波トランスデューサとしては単一の超音波トランスデューサ９２のみを備えている。送波回路９１および受波回路９４は、超音波の送波と反射波の受波とが時分割で行われるように、超音波トランスデューサ９２を制御し、超音波の透過波ではなく超音波の反射波を利用して、内蔵部品３およびその周囲に生じるクラックの有無を探傷する。
なお、ここで示したように超音波の反射波を利用する場合には、部品内蔵基板１の天面１１側から超音波を送波し、受波した反射波から、内蔵部品３の天面側の内部構造を詳細に検査するステップと、部品内蔵基板１の底面１２側から超音波を送波し、受波した反射波から、内蔵部品３の底面側の内部構造を詳細に検査するステップと、を交替して実施するとより好ましい。このようにすることで、部品内蔵基板１の天面１１側の内部領域も底面１２側の内部領域も、内部構造を詳細に検査することができる。
また、超音波の反射波を利用する場合には、部品内蔵基板１において２つの面状導体１４，１５の開口１６の位置がずれて、積層方向に対向していなくてもよい。また、内蔵部品３の外面が金属材料等でシールドされていてもよい。また、２つの面状導体１４，１５のうちの一方は、開口１６が形成されていなくてもよい。いずれの場合にも、部品内蔵基板１の内部における探傷可能な領域は狭まるが、少なくとも、内蔵部品の周囲において超音波が伝搬する領域でのクラックの有無は検査することができる。
なお、上記のように超音波を利用する基板探傷法の他、Ｘ線や赤外線を利用する基板探傷法を行うこともできる。Ｘ線や赤外線は、部品内蔵基板１を透過する際に面状導体に吸収されてしまうため、面状導体に複数の開口を設けておくことで、超音波と同様、Ｘ線や赤外線に面状導体を通過させて、内蔵部品やその周囲でのクラックの有無を検査することができる。
なお、Ｘ線や赤外線は、内蔵部品がＳｉのような軽元素よりも重い元素で構成されている場合に好適であり、この場合に特に良好な精度で内蔵部品におけるクラックの有無を検査することができる。一方、超音波は、内蔵部品がＳｉのような軽元素で構成されている場合に好適であり、この場合に特に良好な精度で内蔵部品におけるクラックの有無を検査することができる。超音波を利用する場合には、面状導体と樹脂（絶縁層）との間で音響インピーダンスの差に起因して超音波の反射が起こるために、Ｘ線や赤外線を利用する場合よりも面状導体の影響を受けやすい。したがって、超音波を利用する基板探傷法では、Ｘ線や赤外線を利用する基板探傷法よりも、面状導体に複数の開口を設けることによる効用が特に大きい。
次に、面状導体の変形例について説明する。
図５（Ａ）は、第１の変形例に係る面状導体１４Ａを示す変形例である。ここでは、第３層目の絶縁層２３に、メッシュ状の面状導体１４Ａを設けている。ここでメッシュ状とは、線路状に延びる導体部分が、複数本ずつ交差するような形状のことである。このような場合にも、面状導体１４Ａによって、内蔵部品３を電磁シールドすることができ、その上、面状導体１４Ａに複数の開口１６が分散して形成されるので、基板探傷法で用いる超音波に面状導体１４Ａを通過させることができる。
図５（Ｂ）は、第２の変形例に係る面状導体１４Ｂを示す変形例である。ここでは、第３層目の絶縁層２３に、格子状の面状導体１４Ｂを設けている。ここで格子状とは、線路状に延びる導体部分が、複数本平行するような形状のことである。このような場合にも、面状導体１４Ｂの導体部分をそれぞれ層間接続導体などでグランド電位に接続することにより、面状導体１４Ｂによって内蔵部品３を電磁シールドすることができ、その上、面状導体１４Ｂに導体部分の間の間隙にあたる複数の開口１６が分散して形成されるので、基板探傷法で用いる超音波に面状導体１４Ｂを通過させることができる。
図５（Ｃ）は、第３の変形例に係る面状導体１４Ｃを示す変形例である。この第３の変形例に係る面状導体１４Ｃは、第３層目の絶縁層２３ではなく第２層目の絶縁層２２に格子状で設けている。そして、この第３の変形例に係る面状導体１４Ｃは、先に図５（Ｂ）で示した第２の変形例に係る面状導体１４Ｂと組み合わせて用いている。すなわち、面状導体１４Ｂと面状導体１４Ｃとを重ね合わせることで、縦方向の格子と横方向の格子とを異なる絶縁層で対向させて、平面透視してメッシュ状の配置となるようにしている。このようにしても、面状導体１４Ｂおよび面状導体１４で内蔵部品３を電磁シールドすることができ、その上、基板探傷法で用いる超音波に面状導体１４Ｂおよび面状導体１４Ｃを通過させることができる。
以上の各変形例で示したように、面状導体は適宜の形状の開口を設けることができる。面状導体には複数の開口を全面にわたって分散配置することが好ましく、これにより、面状導体に覆われる内蔵部品の周囲を全面的に、均等な精度でクラックの有無の検査を行うことが可能になる。
以上の各実施形態に説明したように、本発明は実施することができるが、本発明の部品内蔵基板は、表面実装型の構成に限らず、その他の構成であってもよい。例えば、本発明の部品内蔵基板は、フレキシブルケーブル状の基板に対して電子部品を内蔵したような構成を採用することもできる。
１…部品内蔵基板
２…積層体
３…内蔵部品
４…シールド電極
５…配線部
６…部品接続部
７…外部接続部
８…表面実装部品
９…モジュール部品
１１…天面
１２…底面
１３…発振回路
１４，１５…面状導体
１６…開口
２１，２２，２３，２４，２５，２６…絶縁層
３１，３２，３３…部品接続電極
３４，３６，３７，３９，４０，４１，４７，４８，４９，５０…パッド状導体
３５，３８，４２，４３，４４，４５，４６…線路状導体
５１，５２，５３，５４，５５，５６，５７，５８，５９，６０，６１，６２，６３，６４，６５，６６，６７，６８，６９，７０，７１，７２，７３…層間接続導体
９０，９６…基板探傷装置
９１…送波回路
９２，９３…超音波トランスデューサ
９４…受波回路
９５…解析部

Claims (8)

  1. 複数の絶縁層を積層方向に積層した積層体と、
    前記積層体に内蔵した内蔵部品と、
    前記内蔵部品に対する前記積層方向の一方側に前記内蔵部品と重なるように前記積層体に設けた面状導体と、
    前記内蔵部品に対する前記積層方向の一方側において、前記積層体に設けられた前記面状導体とは異なる絶縁層に設けられた前記内蔵部品や前記面状導体を接続するための配線用の１以上の導体と、
    を備え、
    前記面状導体には、前記積層方向から透視した場合に、前記内蔵部品が位置する領域の略全域にわたって前記内蔵部品と重なるように配置された複数の開口が設けられ、
    前記積層方向から透視した場合に、
    前記配線用の１以上の導体は、前記面状導体および前記内蔵部品に重なるように配置されており、
    前記内蔵部品と重なるように配置された複数の開口は、前記積層方向の一方側において、前記面状導体とは異なる絶縁層に設けられた前記配線用の１以上の導体の全てに対して重ならない部分を少なくとも有する、
    部品内蔵基板。
  2. 前記導体は、
    前記積層方向から透視した場合に、前記内蔵部品および前記面状導体と前記積層方向において重なりながら前記開口を迂回して延びる線路状導体を含む、
    請求項１に記載の部品内蔵基板。
  3. 前記面状導体はグランド電位に接続される、
    請求項１または請求項２に記載の部品内蔵基板。
  4. 前記内蔵部品は能動素子を含む、
    請求項３に記載の部品内蔵基板。
  5. 前記複数の開口は、規則的に配列して前記面状導体に設けられている、
    請求項１乃至請求項４のいずれかに記載の部品内蔵基板。
  6. 前記面状導体は、前記積層体を前記積層方向から透視した場合に、メッシュ状または格子状である、
    請求項５に記載の部品内蔵基板。
  7. 前記面状導体とは異なる絶縁層に設けられた１以上の導体は、前記面状導体とは異なる第２の面状導体を備えており、
    前記第２の面状導体は、前記内蔵部品に対して前記積層方向の他方側に設けられている、
    請求項１乃至請求項６のいずれかに記載の部品内蔵基板。
  8. 請求項１乃至請求項７のいずれかに記載の部品内蔵基板に対して、
    前記積層方向の一方側から超音波を送波し、
    前記部品内蔵基板を介して伝搬する前記超音波を受波し、
    当該受波した超音波の強度に基づいて、前記部品内蔵基板の内部構造の情報を得る、
    基板探傷法。
JP2016546577A 2014-09-03 2015-08-26 部品内蔵基板および基板探傷法 Active JP6358334B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014178685 2014-09-03
JP2014178685 2014-09-03
PCT/JP2015/073952 WO2016035630A1 (ja) 2014-09-03 2015-08-26 部品内蔵基板および基板探傷法

Publications (2)

Publication Number Publication Date
JPWO2016035630A1 JPWO2016035630A1 (ja) 2017-04-27
JP6358334B2 true JP6358334B2 (ja) 2018-07-18

Family

ID=55439695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016546577A Active JP6358334B2 (ja) 2014-09-03 2015-08-26 部品内蔵基板および基板探傷法

Country Status (4)

Country Link
US (1) US10338031B2 (ja)
JP (1) JP6358334B2 (ja)
CN (1) CN206835472U (ja)
WO (1) WO2016035630A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
US11543322B2 (en) * 2020-05-01 2023-01-03 Globalfoundries U.S. Inc. Crack identification in IC chip package using encapsulated liquid penetrant contrast agent

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58119893U (ja) * 1982-02-09 1983-08-15 株式会社三社電機製作所 バレル洗浄装置
JPS6193950A (ja) * 1984-10-15 1986-05-12 Canon Inc はんだ付け接合部の検査方法および検査装置
JPH04207099A (ja) * 1990-11-30 1992-07-29 Nitto Denko Corp 多層プリント基板
JPH04307365A (ja) * 1991-04-04 1992-10-29 Hitachi Ltd はんだ付部検査方法及びその装置
JP2947969B2 (ja) * 1991-04-17 1999-09-13 株式会社日立製作所 はんだ付部表示方法並びにはんだ付部検査方法及びそれらのための装置
JP3011246B2 (ja) * 1991-10-24 2000-02-21 株式会社日立製作所 はんだ付部表示方法並びにはんだ付部検査方法及びそれらのための装置
JPH05343820A (ja) * 1992-06-04 1993-12-24 Toshiba Corp マルチチップモジュール用回路基板
JPH11112142A (ja) * 1997-10-01 1999-04-23 Kyocera Corp 多層配線基板
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JPH11177247A (ja) * 1997-12-15 1999-07-02 Ngk Spark Plug Co Ltd 配線基板
JP4680410B2 (ja) 2001-04-24 2011-05-11 日本特殊陶業株式会社 配線基板
JP3894091B2 (ja) 2002-10-11 2007-03-14 ソニー株式会社 Ｉｃチップ内蔵多層基板及びその製造方法
US7394663B2 (en) 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
JP4277036B2 (ja) * 2006-09-29 2009-06-10 Ｔｄｋ株式会社 半導体内蔵基板及びその製造方法
KR101037450B1 (ko) * 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
JP2011077459A (ja) * 2009-10-02 2011-04-14 Sumitomo Bakelite Co Ltd 熱硬化性接着剤組成物およびそれを用いて作製された半導体装置
JP5672091B2 (ja) * 2011-03-17 2015-02-18 株式会社村田製作所 多層基板
JP6107087B2 (ja) * 2012-11-29 2017-04-05 株式会社村田製作所 モジュール部品
DE102014103945A1 (de) * 2014-03-21 2015-09-24 Ge Sensing & Inspection Technologies Gmbh Vorrichtung zur zerstörungsfreien Ultraschallprüfung von Werkstücken mit einer verbesserten Handhabbarkeit sowie Verfahren hierzu

Also Published As

Publication number Publication date
JPWO2016035630A1 (ja) 2017-04-27
CN206835472U (zh) 2018-01-02
WO2016035630A1 (ja) 2016-03-10
US10338031B2 (en) 2019-07-02
US20170176392A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
KR101223398B1 (ko) 초음파 프로브와 초음파 프로브 제조 방법
JP6597026B2 (ja) 超音波デバイス及び超音波モジュール
JP6617536B2 (ja) 圧電デバイス、圧電モジュール及び電子機器
CN106362934B (zh) 超声波器件、超声波模块、电子设备及超声波测量装置
US8472648B2 (en) Miniature MEMS condenser microphone package and fabrication method thereof
US20130241355A1 (en) Ultrasound probe and method of manufacturing ultrasound probe
CN106388856A (zh) 超声波器件、压电器件、超声波测定装置及电子设备
JP6358334B2 (ja) 部品内蔵基板および基板探傷法
JP6601190B2 (ja) 圧電モジュール、超音波モジュール及び電子機器
US10058891B2 (en) Ultrasound device
JP6852366B2 (ja) 超音波デバイス、及び超音波装置
JP3384889B2 (ja) 超音波探触子
JP2017103291A (ja) 電磁波シールド構造体および電子機器
RU2601270C1 (ru) Преобразователь акустической эмиссии повышенной надежности
US10576499B2 (en) Ultrasonic phased array probe using PCB as matching layer
JP6624697B2 (ja) 音響信号を送受信するための音響センサ
JP2013519328A (ja) 後面音響整合層を利用した超音波プローブ
JP2017056030A (ja) 超音波プローブ
JP4363290B2 (ja) 超音波探触子とそれを用いた超音波診断装置
JP7536113B2 (ja) 素子実装基板およびｓａｗセンサ装置
WO2012042766A1 (ja) 変換器および測定装置
JP4915104B2 (ja) 超音波探触子とこれを用いた超音波診断装置および超音波探傷装置ならびに超音波探触子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180420

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180604

R150 Certificate of patent or registration of utility model

Ref document number: 6358334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150