[go: up one dir, main page]

CN107275385B - 氮化镓半导体器件及其制备方法 - Google Patents

氮化镓半导体器件及其制备方法 Download PDF

Info

Publication number
CN107275385B
CN107275385B CN201710488980.8A CN201710488980A CN107275385B CN 107275385 B CN107275385 B CN 107275385B CN 201710488980 A CN201710488980 A CN 201710488980A CN 107275385 B CN107275385 B CN 107275385B
Authority
CN
China
Prior art keywords
layer
gallium nitride
gate
contact hole
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710488980.8A
Other languages
English (en)
Other versions
CN107275385A (zh
Inventor
刘美华
林信南
刘岩军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN JINGXIANG TECHNOLOGY Co.,Ltd.
Suzhou Chenhua Semiconductor Technology Co.,Ltd.
Original Assignee
SHENZHEN JINGXIANG TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN JINGXIANG TECHNOLOGY CO LTD filed Critical SHENZHEN JINGXIANG TECHNOLOGY CO LTD
Priority to CN201710488980.8A priority Critical patent/CN107275385B/zh
Publication of CN107275385A publication Critical patent/CN107275385A/zh
Application granted granted Critical
Publication of CN107275385B publication Critical patent/CN107275385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体材料技术领域，提供一种氮化镓半导体器件包括：氮化镓外延层；以及，设置于所述氮化镓外延层上的氮化硅和等离子体增强正硅酸乙脂复合介质层；设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，以及设置于所述绝缘层上的场板金属层。本发明的氮化镓半导体器件不易出现击穿氮化铝镓层的现象，进而避免了出现氮化镓半导体器件的漏电以及击穿的问题，有效的保护了氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。

Description

氮化镓半导体器件及其制备方法
技术领域
本发明涉及半导体工艺领域，尤其涉及一种氮化镓半导体器件及其制备方法。
背景技术
氮化镓具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀以及抗辐射性能等优点，从而可以采用氮化镓制作半导体材料，而得到氮化镓半导体器件。
现有技术中，氮化镓半导体器件的制备方法为：在氮化镓外延层的表面上形成氮化硅层，在氮化硅层上刻蚀出源极接触孔和漏极接触孔，源极接触孔和漏极接触孔内沉积金属，从而形成源极和漏极；再刻蚀氮化硅层以及氮化镓外延层中的氮化铝镓层，形成一个凹槽，在凹槽中沉积金属层，从而形成栅极；然后沉积二氧化硅层以及场板金属层，从而形成氮化镓半导体器件。
然而现有技术中，由于电场密度较大，从而会造成氮化镓半导体器件的漏电以及击穿的问题，进而会损坏氮化镓半导体器件，降低氮化镓半导体器件的可靠性。进一步地，人们希望提高电通量、降低表面电场来改善器件性能。
发明内容
为解决上述问题，本发明提供一种氮化镓半导体器件，包括：氮化镓外延层；以及，
设置于所述氮化镓外延层上的复合介质层，所述复合介质层的材质为氮化硅和等离子体增强正硅酸乙脂；
设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；
设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，所述绝缘层的材质为二氧化硅；
还包括设置于所述绝缘层上的场板金属层，所述场板金属层贯穿所述绝缘层与所述源极连接。
还包括有若干个栅场板，至少一个所述栅场板设置于所述绝缘层上，并贯穿所述绝缘层与所述栅极连接。
本发明还提供这种氮化镓半导体器件的制备方法，提供一氮化镓外延层，其中，所述氮化镓外延层包括由下而上依次设置的硅衬底层、氮化镓层和氮化铝镓层；
在所述氮化镓外延层表面沉积氮化硅和等离子体增强正硅酸乙脂，形成复合介质层，所述复合介质层材质为氮化硅和等离子体增强正硅酸乙脂；
源极接触孔和漏极接触孔的获得：刻蚀所述复合介质层，以形成相互独立的源极接触孔和漏极接触孔，所述源极接触孔、所述漏极接触孔贯穿所述复合介质层到达所述氮化铝镓层；
在所述源极接触孔和所述漏极接触孔内、以及所述复合介质层的表面上，沉积第一金属，以获得源极、漏极；
对所述第一金属进行光刻和刻蚀，形成欧姆接触电极窗口；此时获得第一组件；
对所述第一组件进行高温退火处理，以使得容置在所述源极接触孔和所述漏极接触孔内的所述第一金属形成合金并与所述氮化铝镓层进行反应；
栅极接触孔的获得：通过所述欧姆接触电极窗口，对所述复合介质层和所述氮化铝镓层进行干法刻蚀，形成栅极接触孔，其中，所述栅极接触孔的底部与所述氮化铝镓层的底部之间具有预设距离；
在所述栅极接触孔、所述栅极接触孔的外边缘沉积第二金属件，以获得栅极，此时获得第二组件；
在所述第二组件的表面沉积一层绝缘层；
在所述绝缘层上进行干法刻蚀，以形成开孔，所述开孔与所述源极接触孔对应；在所述开孔以及所述绝缘层上沉积场板金属层，所述场板金属层的投影至少覆盖所述开孔、以及从所述源极接触孔至所述栅极接触孔之间的区域。
在所述绝缘层上进行干法刻蚀，以形成第二开孔，所述第二开孔与所述栅极对应连通；在所述第二开孔内、以及第二开孔周围的绝缘层，以及源极、漏极之间所对应的绝缘层区域，分别沉积金属AlSiCu形成若干个栅场板。
有益效果：
本发明通过在氮化镓外延层的表面的复合介质层应用了新颖材料，还通过沉积第一金属在进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层进行反应之后形成合金，以降低刻蚀后的第一金属与氮化铝镓层的接触电阻；
本实施例结合了栅场板和high-k介质PETEOS，栅场板通过抑制电流崩塌来改善器件击穿特性；high-k介质更有效地从半导体表面传输或提取电通量，降低器件表面电场，以此来改善器件性能。
附图说明
图1a为本发明又一实施例的氮化镓半导体器件的结构示意图。
图1b为本发明又一实施例的氮化镓半导体器件的栅极结构示意图。
图1c为本发明又一实施例的氮化镓半导体器件的制备流程示意图。
图2a为本发明另一实施例的氮化镓半导体器件的结构示意图。
图2b为本发明另一实施例的氮化镓半导体器件的制备流程示意图。
图3a为本发明另一实施例的氮化镓半导体器件的结构示意图。
图3b为本发明另一实施例的氮化镓半导体器件的栅极结构示意图。
图3c为本发明另一实施例的氮化镓半导体器件的制备流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1a所示，在本发明实施例中提供一种氮化镓半导体器件，其从下至上包括：氮化镓外延层310、复合介质层320、源极331和漏极332、栅极333、绝缘层340、场板金属层350。
其中，氮化镓外延层310由硅(Si)衬底312、氮化镓(GaN)层313和氮化铝镓(AlGaN)层314构成，其中，硅衬底312、氮化镓层313和氮化铝镓层314由下而上依次设置。
复合介质层320设置于所述氮化镓外延层310上；本实施例的所述复合介质层320材质可例如为氮化硅和等离子体增强正硅酸乙脂(PETEOS)。该氮化硅和等离子体增强正硅酸乙脂属于一种高介电常数(high-k)介质。
源极331、漏极332和栅极333设置于所述复合介质层320上。具体地，源极331、漏极332和栅极333外形像“钉子”般一部分插入至所述复合介质层320中，所述源极331、漏极332和栅极333分别贯穿所述复合介质层320与所述氮化镓外延层310连接；而一部分突出于所述复合介质层320顶部。所述源极331和/或漏极332由第一金属组成。其中第一金属的组分结构与上述实施例相同。采用第一金属材质形成的源极331、漏极332，能够在器件高温退火过程中与所述氮化镓外延层310中的氮化镓铝层314发生反应，生成合金，从而使得源极331、漏极332与氮化铝镓层的接触面的接触良好，可以有效的降低源极331、漏极332与氮化铝镓层的接触电阻；避免出现氮化镓半导体器件的漏电以及软击穿的问题。
优选地，结合图1b所示，本实施例的栅极333包括并列相连的两个部分：较短的为增强型第一栅部333a、较长的为耗尽型第二栅部333b。所述第一栅部333a与所述氮化铝镓层314表面连接，所述第二栅部333b伸入所述氮化铝镓层314中。这种长短两个部分构成的栅极区别于现有的栅极，而呈现“异型”。
进一步地，所述第一栅部333a的宽度D1优选不小于第二栅部333b的宽度D2。当然，在其他实施例中，第一栅部333a和第二栅部333b的左右位置也可以互换。
第二栅部333b可以往下延伸入所述氮化铝镓层314中，第二栅部333b底端到所述氮化铝镓层314底部的距离H优选为整个所述氮化铝镓层314厚度的一半。整个栅极333由第二金属组成，所述第二金属为Ni、Au合金。
绝缘层340设置于漏极332、栅极333和一部分源极331上方，以及裸露出来的全部复合介质层320上，所述绝缘层340的材质为二氧化硅。其中，绝缘层340在整个器件的表面进行均匀沉积，各处沉淀的厚度相同。由于源极331、漏极332、栅极333的存在，从而在源极331与栅极333之间的绝缘层340、在栅极333与漏极332之间的绝缘层340是向下凹陷的，可通过后续的磨平步骤使之平整。
还可例如包括有场板金属层350，其设置于所述绝缘层340上。所述场板金属层350贯穿所述绝缘层340与所述源极331连接。优选地，所述场板金属层350的材质为铝硅铜金属层。
本发明还提供上述氮化镓半导体器件的制备方法。如图1c所示，具体步骤包括：
步骤301：在硅衬底312上依次沉积氮化镓层313和氮化铝镓层314，形成氮化镓外延层310。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～-3e10伏特每厘米。
然后可以采用等离子体增强化学气相电积方法，在氮化镓外延层310的表面上沉积一层氮化硅和等离子体增强正硅酸乙脂(PETEOS)，形成复合介质层320。其中，氮化硅和等离子体增强正硅酸乙脂的厚度例如可为2000埃。
步骤302，对所述复合介质层320进行干法刻蚀，形成相对设置的源极接触孔321和漏极接触孔322。
为了使得所述源极接触孔321、漏极接触孔322清洁少杂质，还包括除杂步骤。具体的，在对复合介质层320进行干法刻蚀之后，可以先采用“DHF(稀的氢氟酸)+化学清洗剂SC-1+化学清洗剂SC-2”的方法，例如，可以先采用稀释后的氢氟酸溶液处理器件，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理器件，再采用过氧化氢与氯化氢的酸性混合溶液处理器件，进而可以去除整个器件的表面上的杂质物。
步骤303，在本实施例中，在源极接触孔321和漏极接触孔322内、以及复合介质层320的表面上沉积第一金属。
具体地，可以采用磁控溅射镀膜工艺，在源极接触孔和漏极接触孔内、以及复合介质层的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为200埃，铝金属层的厚度可例如为1200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。
对第一金属进行光刻和刻蚀，形成欧姆接触电极窗口319。
对第一金属进行光刻和刻蚀，其中光刻的程序包括了涂胶、曝光和显影，从而可以形成一个欧姆接触电极窗口319；透过欧姆接触电极窗口319，可以看到复合介质层320的部分表面。如此，源极接触孔321上的第一金属构成了器件的源极331，漏极接触孔322上的第一金属构成了器件的漏极332。此时，为了能清楚表达本发明过程，命名此时获得的器件为第一组件。
步骤304，对整个第一组件进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层314进行反应之后形成合金。
在本实施例中，具体的，在反应炉中通入氮气气体，在840～850℃的环境下对整个第一组件进行30秒的高温退火处理，从而刻蚀后的第一金属会成为合金，并且相互接触的刻蚀后的第一金属与氮化铝镓层314进行反应之后也可以在其接触面上也形成合金，从而可以降低第一金属与氮化铝镓层314之间的接触电阻。即降低源极331、漏极332与氮化铝镓层314之间的接触电阻。
步骤305，通过欧姆接触电极窗口319，对复合介质层320和氮化铝镓层314进行干法刻蚀，形成栅极接触孔323，其中，栅极接触孔323的底部与氮化铝镓层314的底部具有预设距离。
在本实施例中，采用干法刻蚀的方法，通过欧姆接触电极窗口319，对复合介质层320以及部分的氮化铝镓层314，进行干法刻蚀，进而在第一器件上形成一个栅极接触孔323。
其中，第一次刻蚀时，只在所述复合介质层320部分进行，获得较浅的第一接触孔323a；第二次干法刻蚀时在第一次刻蚀所获得的第一接触孔323a之中偏向一侧进行，并刻蚀贯穿整个复合介质层320后再深入至部分氮化铝镓层314中进行，形成更深的第二接触孔323b；如此获得整体的栅极接触孔323。通过控制刻蚀工艺参数调节第二接触孔323b的宽度，来控制第一栅部的宽度D1、第二栅部的宽度D2的比例关系。
步骤306，在所述第一接触孔323a、第二接触孔323b、以及部分复合介质层320沉积Ni/Au，金属厚度为0.01～0.04μm/0.08～0.4μm；获得栅极333。由此可知，两个栅极接触孔之间实际上相互连通的，第一栅部333a、第二栅部333b的制备也是一体成型的。
优选地，第二接触孔323b完全的穿透了复合介质层320，并穿过部分的氮化铝镓层314，使得第二接触孔323b的底部与氮化铝镓层314的底部的距离H优选为氮化铝镓层314厚度的一半。
在本实施例中，形成一个栅极接触孔323之后，栅极接触孔323内会存在杂质、颗粒以及离子等杂质物，从而可以采用盐酸溶液清洗栅极接触孔323，将栅极接触孔323内的杂质物去除掉。
具体地，本实施例通过在对复合介质层320进行干法刻蚀之后，采用DHF+SC1+SC2的方法去除器件上的杂质物；并形成栅极接触孔323之后，采用盐酸溶液将栅极接触孔323内的杂质物去除掉。从而可以有效的保证了复合介质层的表面以及栅极接触孔323内的清洁，进而保证了氮化镓半导体器件的性能。
此时，为了更清楚表达本发明内容，命名此时获得的器件为第二组件。
步骤307，在整个第二组件的表面沉积一层绝缘层340。
在本实施例中，具体的，在整个第二组件的表面沉积一层二氧化硅(SiO2)，厚度可例如为5000埃，形成二氧化硅层作为一层绝缘层340。其中，二氧化硅在整个器件的表面进行均匀沉积，各处厚度相同，由于源极331、漏极332和栅极333的存在，从而在源极331与栅极333之间的绝缘层340、在栅极333与漏极332之间的绝缘层340是向下凹陷的，可利用磨平工艺使之平整。
步骤308，对源极接触孔321上方的绝缘层340进行干法刻蚀之后，形成开孔341。所述栅极333具有凸出于所述栅极接触孔323外的凸出部，所述开孔341的宽度小于所述凸出部的宽度。
步骤309，在开孔341内、以及从源极接触孔321延伸至栅极接触孔323上方的绝缘层340上沉积场板金属350，形成场板金属层350。
在本实施例中，具体的，可以采用磁控溅射镀膜工艺，在开孔341内、以及从源极接触孔321的外边缘的第一金属直至栅极接触孔323的外边缘的第一金属上方的复合介质层320上沉积场板金属，厚度可例如为10000埃，从而形成场板金属层350。场板金属层350的厚度是均匀的，场板金属层350在开孔341的位置处、以及源极接触孔321与栅极接触孔323之间的位置处的是向下凹陷的，可通过后续步骤中的磨平工艺使之平整。
有益效果：
本实施例的氮化镓半导体器件采用混合栅结构，包括短的属于增强型的第一栅部333a和长的属于耗尽型的第二栅部333b。在关态条件下，第一栅部333a关断，而第二栅部333b可以在漏极电压下锁住沟道电势，提供高的阻断能力；开态时，增强型沟道和耗尽型沟道提供低的沟道电阻，保证高的导通电流和低的导通电阻。本实施例获得的氮化镓半导体器件可应用于电力电子元件、滤波器、无线电通信元件等技术领域中，具有良好的应用前景。
如图2a所示，本发明实施例提供一种氮化镓半导体器件，其从下至上包括：氮化镓外延层410、复合介质层420、源极431和漏极432、栅极433、绝缘层440、场板金属层450、栅场板460。
其中，氮化镓外延层410由硅(Si)衬底412、氮化镓(GaN)层413和氮化铝镓(AlGaN)层414构成，其中，硅衬底412、氮化镓层413和氮化铝镓层414由下而上依次设置。
复合介质层420设置于所述氮化镓外延层410上；本实施例的所述复合介质层420材质可例如为氮化硅和等离子体增强正硅酸乙脂(PETEOS)。该氮化硅和等离子体增强正硅酸乙脂属于一种高介电常数(high-k)介质。
源极431、漏极432和栅极433设置于所述复合介质层420上。具体地，源极431、漏极432和栅极433外形像“钉子”般一部分插入至所述复合介质层420中，所述源极431、漏极432和栅极433分别贯穿所述复合介质层420与所述氮化镓外延层410连接；而一部分突出于所述复合介质层420顶部。所述源极431和/或漏极432由第一金属组成，所述第一金属组分结构如上述实施例所示。采用第一金属材质形成的源极431、漏极432，能够在器件高温退火过程中与所述氮化镓外延层410中的氮化镓铝层414发生反应，生成合金，从而使得源极431、漏极432与氮化铝镓层的接触面的接触良好，可以有效的降低源极431、漏极432与氮化铝镓层的接触电阻；避免出现氮化镓半导体器件的漏电以及软击穿的问题。
优选地，所述栅极433往下延伸入所述氮化铝镓层414中，所述栅极433底端到所述氮化铝镓层414底部的距离H优选为整个所述氮化铝镓层414厚度的一半。栅极433由第二金属组成，所述第二金属为Ni、Au合金。
优选地，包括有若干个栅场板460，至少一个所述栅场板460对应于所述栅极433、设置于所述绝缘层440上，并贯穿所述绝缘层440与所述栅极433顶部连接。其余的栅场板460可设置于所述绝缘层440上方。
绝缘层440设置于漏极432、栅极433和一部分源极431上方，以及裸露出来的全部复合介质层420上，所述绝缘层440的材质为二氧化硅。其中，绝缘层440在整个器件的表面进行均匀沉积，各处沉淀的厚度相同。由于源极431、漏极432、栅极433的存在，从而在源极431与栅极433之间的绝缘层440、在栅极433与漏极432之间的绝缘层440是向下凹陷的，可在后续步骤中的磨平工艺使之平整。
还可例如包括有场板金属层450，其设置于所述绝缘层440上。所述场板金属层450贯穿所述绝缘层440与所述源极431连接。优选地，所述场板金属层450的材质为铝硅铜金属层。
本发明还提供上述氮化镓半导体器件的制备方法。如图2b所示，具体步骤包括：
步骤401：在硅衬底412上依次沉积氮化镓层413和氮化铝镓层414，形成氮化镓外延层410。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～-3e10伏特每厘米。
然后可以采用等离子体增强化学气相电积方法，在氮化镓外延层410的表面上沉积一层氮化硅和等离子体增强正硅酸乙脂(PETEOS)，形成复合介质层420。其中，氮化硅和等离子体增强正硅酸乙脂的厚度例如可为2000埃。
步骤402，对所述复合介质层420进行干法刻蚀，形成相对设置的源极接触孔421和漏极接触孔422。
为了使得所述源极接触孔421、漏极接触孔422清洁少杂质，还包括除杂步骤。具体的，在对复合介质层420进行干法刻蚀之后，可以先采用“DHF(稀的氢氟酸)+化学清洗剂SC-1+化学清洗剂SC-2”的方法，例如，可以先采用稀释后的氢氟酸溶液处理器件，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理器件，再采用过氧化氢与氯化氢的酸性混合溶液处理器件，进而可以去除整个器件的表面上的杂质物。
步骤403，在本实施例中，在源极接触孔421和漏极接触孔422内、以及复合介质层420的表面上沉积第一金属。
具体地，可以采用磁控溅射镀膜工艺，在源极接触孔和漏极接触孔内、以及复合介质层的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为200埃，铝金属层的厚度可例如为1200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。
对第一金属进行光刻和刻蚀，形成欧姆接触电极窗口419。
对第一金属进行光刻和刻蚀，其中光刻的程序包括了涂胶、曝光和显影，从而可以形成一个欧姆接触电极窗口419；透过欧姆接触电极窗口419，可以看到复合介质层420的部分表面。如此，源极接触孔421上的第一金属构成了器件的源极431，漏极接触孔422上的第一金属构成了器件的漏极432。此时，为了能清楚表达本发明过程，命名此时获得的器件为第一组件。
步骤404，对整个第一组件进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层414进行反应之后形成合金。
在本实施例中，具体的，在反应炉中通入氮气气体，在840～850℃的环境下对整个第一组件进行30秒的高温退火处理，从而刻蚀后的第一金属会成为合金，并且相互接触的刻蚀后的第一金属与氮化铝镓层414进行反应之后也可以在其接触面上也形成合金，从而可以降低第一金属与氮化铝镓层414之间的接触电阻。即降低源极431、漏极432与氮化铝镓层414之间的接触电阻。
步骤405、通过欧姆接触电极窗口419，对复合介质层420和氮化铝镓层414进行干法刻蚀，形成栅极接触孔423，其中，栅极接触孔423的底部与氮化铝镓层414的底部具有预设距离。
在本实施例中，采用干法刻蚀的方法，通过欧姆接触电极窗口419，对复合介质层420以及部分的氮化铝镓层414，进行干法刻蚀，进而在第一器件上形成一个栅极接触孔423。其中，栅极接触孔423完全的穿透了复合介质层420，并穿过部分的氮化铝镓层414，使得栅极接触孔423的底部与氮化铝镓层414的底部的距离H优选为氮化铝镓层414厚度的一半。
在本实施例中，形成一个栅极接触孔423之后，栅极接触孔423内会存在杂质、颗粒以及离子等杂质物，从而可以采用盐酸溶液清洗栅极接触孔423，将栅极接触孔423内的杂质物去除掉。
本实施例通过在对复合介质层420进行干法刻蚀之后，采用DHF+SC1+SC2的方法去除器件上的杂质物；并形成栅极接触孔423之后，采用盐酸溶液将栅极接触孔423内的杂质物去除掉。从而可以有效的保证了复合介质层的表面以及栅极接触孔423内的清洁，进而保证了氮化镓半导体器件的性能。
步骤406、在本实施例中，具体的，采用磁控溅射镀膜工艺，在栅极接触孔423和栅极接触孔423的外边缘沉积Ni/Au作为第二金属，金属厚度为0.01～0.04μm/0.08～0.4μm；从而构成了栅极433。此时，为了更清楚表达本发明内容，命名此时获得的器件为第二组件。
步骤407，在整个第二组件的表面沉积一层绝缘层440。
在本实施例中，具体的，在整个第二组件的表面沉积一层二氧化硅(SiO2)，厚度可例如为5000埃，形成二氧化硅层作为一层绝缘层440。其中，二氧化硅在整个器件的表面进行均匀沉积，各处厚度相同，由于源极431、漏极432和栅极433的存在，从而在源极431与栅极433之间的绝缘层440、在栅极433与漏极432之间的绝缘层440是向下凹陷的，可利用磨平工艺使之平整。
步骤408，对源极接触孔421上方的绝缘层440进行干法刻蚀之后，形成开孔441。所述栅极433具有凸出于所述栅极接触孔423外的凸出部，所述开孔441的宽度小于所述凸出部的宽度。
步骤409，在开孔441内、以及从源极接触孔421延伸至栅极接触孔423上方的绝缘层440上沉积场板金属450，形成场板金属层450。
在本实施例中，具体的，可以采用磁控溅射镀膜工艺，在开孔441内、以及从源极接触孔421的外边缘的第一金属直至栅极接触孔423的外边缘的第一金属上方的复合介质层420上沉积场板金属，厚度可例如为10000埃，从而形成场板金属层450。场板金属层450的厚度是均匀的，场板金属层450在开孔441的位置处、以及源极接触孔421与栅极接触孔423之间的位置处的是向下凹陷的。在后期可以通过磨平操作使之平整。
步骤4010，增加栅场板460的第二开孔步骤。即采用与步骤408类似的方法在栅极433上方的绝缘层440形成第二开孔442。
步骤4020，采用如步骤409类似的方法，在第二开孔442内、以及第二开孔442周围的绝缘层440，以及源极431、漏极432之间所对应的绝缘层440区域，分别沉积金属AlSiCu形成若干个栅场板460。
有益效果：
本实施例结合了栅场板和复合介质层，栅场板通过抑制电流崩塌来改善器件击穿特性；high-k介质更有效地从半导体表面传输或提取电通量，降低器件表面电场，以此来改善器件性能。本实施例获得的氮化镓半导体器件可应用于电力电子元件、滤波器、无线电通信元件等技术领域中，具有良好的应用前景。
如图3a所示，本发明实施例提供一种氮化镓半导体器件，其从下至上包括：氮化镓外延层810、复合介质层820、源极831和漏极832、栅极833、绝缘层840。
其中，氮化镓外延层810由硅(Si)衬底812、氮化镓(GaN)层813和氮化铝镓(AlGaN)层814构成，其中，硅衬底812、氮化镓层813和氮化铝镓层814由下而上依次设置。
复合介质层820设置于所述氮化镓外延层810上；本实施例的所述复合介质层820材质可例如为氮化硅和等离子体增强正硅酸乙脂(PETEOS)。该氮化硅和等离子体增强正硅酸乙脂属于一种高介电常数(high-k)介质。
源极831、漏极832和栅极833设置于所述复合介质层820上。具体地，源极831、漏极832和栅极833外形像“钉子”般一部分插入至所述复合介质层820中，所述源极831、漏极832和栅极833分别贯穿所述复合介质层820与所述氮化镓外延层810连接；而一部分突出于所述复合介质层820顶部。所述源极831和/或漏极832由第一金属组成与上述实施例所示。采用第一金属材质形成的源极831、漏极832，能够在器件高温退火过程中与所述氮化镓外延层810中的氮化镓铝层814发生反应，生成合金，从而使得源极831、漏极832与氮化铝镓层的接触面的接触良好，可以有效的降低源极831、漏极832与氮化铝镓层的接触电阻；避免出现氮化镓半导体器件的漏电以及软击穿的问题。
优选地，结合图3b所示，本实施例的栅极833包括并列相连的两个部分：较短的为增强型第一栅部833a、较长的为耗尽型第二栅部833b。所述第一栅部833a与所述氮化铝镓层814表面连接，所述第二栅部833b伸入所述氮化铝镓层814中。这种长短两个部分构成的栅极区别于现有的栅极，而呈现“异型”。
进一步地，所述第一栅部833a的宽度D1优选不小于第二栅部833b的宽度D2。当然，在其他实施例中，第一栅部833a和第二栅部833b的左右位置也可以互换。
所述栅极833b可以往下延伸入所述氮化铝镓层814中，所述第二栅部833b底端到所述氮化铝镓层814底部的距离H优选为整个所述氮化铝镓层814厚度的一半。整个栅极833由第二金属组成，所述第二金属为Ni、Au合金。
进一步地，包括设置在所述复合介质层820上的若干个浮空场板835，所述浮空场板835贯穿所述复合介质层820与所述氮化镓外延层810连接，且所述浮空场板835独立设置于所述源极831、漏极832之间并呈现环状。
每个浮空场板835的高度可优选为0.25～6微米。
绝缘层840设置于漏极832、栅极833和一部分源极831上方，以及裸露出来的全部复合介质层820上，所述绝缘层840的材质为二氧化硅。其中，绝缘层840在整个器件的表面进行均匀沉积，各处沉淀的厚度相同。由于源极831、漏极832、栅极833的存在，从而在源极831与栅极833之间的绝缘层840、在栅极833与漏极832之间的绝缘层840是向下凹陷的，可利用磨平工艺使之平整。
还可例如包括有场板金属层850，其设置于所述绝缘层840上。所述场板金属层850贯穿所述绝缘层840与所述源极831连接。优选地，所述场板金属层850的材质为铝硅铜金属层。
本实施例的氮化镓半导体器件采用混合栅结构，包括短的属于增强型的第一栅部和长的属于耗尽型的第二栅部。在关态条件下，第一栅部关断，而第二栅部可以在漏极电压下锁住沟道电势，提供高的阻断能力；开态时，增强型沟道和耗尽型沟道提供低的沟道电阻，保证高的导通电流和低的导通电阻。
本发明还提供上述氮化镓半导体器件的制备方法。如图3c所示，具体步骤包括：
步骤801：在硅衬底812上依次沉积氮化镓层813和氮化铝镓层814，形成氮化镓外延层810。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～-3e10伏特每厘米。
然后可以采用等离子体增强化学气相电积方法，在氮化镓外延层810的表面上沉积一层氮化硅和等离子体增强正硅酸乙脂(PETEOS)，形成复合介质层820。其中，氮化硅和等离子体增强正硅酸乙脂的厚度例如可为2000埃。
步骤802，对所述复合介质层820进行干法刻蚀，形成相对设置的源极接触孔821和漏极接触孔822、以及多个浮空场板接触孔825；再在所述极接触孔821和漏极接触孔822、以及多个浮空场板接触孔825内沉积第一金属形成相应的电极。
首先，先在复合介质层820上开设漏极接触孔822；然后可以采用磁控溅射镀膜工艺，在漏极接触孔内以及复合介质层的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为200埃，铝金属层的厚度可例如为1200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。形成漏极。
步骤803，再在源极接触孔821以及多个浮空场板接触孔825复合介质层820的表面上沉积第一金属。
类似地，可以采用磁控溅射镀膜工艺，在源极接触孔以及多个浮空场板接触孔825、部分复合介质层的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为200埃，铝金属层的厚度可例如为1200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。由此，获得源极831和浮空场板835。
其中，每个浮空场板835的长度可例如为0.25～6微米。
为了使得所述源极接触孔821、漏极接触孔822、多个浮空场板接触孔825清洁少杂质，还包括除杂步骤。具体的，在对复合介质层820进行干法刻蚀之后，可以先采用“DHF(稀的氢氟酸)+化学清洗剂SC-1+化学清洗剂SC-2”的方法，例如，可以先采用稀释后的氢氟酸溶液处理器件，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理器件，再采用过氧化氢与氯化氢的酸性混合溶液处理器件，进而可以去除整个器件的表面上的杂质物。
对第一金属进行光刻和刻蚀，形成欧姆接触电极窗口819。
对第一金属进行光刻和刻蚀，其中光刻的程序包括了涂胶、曝光和显影，从而可以形成一个欧姆接触电极窗口819；透过欧姆接触电极窗口819，可以看到复合介质层820的部分表面。如此，源极接触孔821上的第一金属构成了器件的源极831，漏极接触孔822上的第一金属构成了器件的漏极832。此时，为了能清楚表达本发明过程，命名此时获得的器件为第一组件。
步骤804，对整个第一组件进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层814进行反应之后形成合金。
在本实施例中，具体的，在反应炉中通入氮气气体，在840～850℃的环境下对整个第一组件进行30秒的高温退火处理，从而刻蚀后的第一金属会成为合金，并且相互接触的刻蚀后的第一金属与氮化铝镓层814进行反应之后也可以在其接触面上也形成合金，从而可以降低第一金属与氮化铝镓层814之间的接触电阻。即，降低源极831、漏极832与氮化铝镓层814之间的接触电阻。
步骤805，通过欧姆接触电极窗口819，对复合介质层820和氮化铝镓层814进行干法刻蚀，形成栅极接触孔823，其中，栅极接触孔823的底部与氮化铝镓层814的底部具有预设距离。
在本实施例中，采用干法刻蚀的方法，通过欧姆接触电极窗口819，对复合介质层820以及部分的氮化铝镓层814，进行干法刻蚀，进而在第一器件上形成一个栅极接触孔823。其中，栅极接触孔823完全的穿透了复合介质层820，并穿过部分的氮化铝镓层814，使得栅极接触孔823的底部与氮化铝镓层814的底部的距离H优选为氮化铝镓层814的一半。进一步地，刻蚀时使得栅极接触孔823呈现一上宽下窄的、倒置的梯形。在本实施例中，形成一个栅极接触孔823之后，栅极接触孔823内会存在杂质、颗粒以及离子等杂质物，从而可以采用盐酸溶液清洗栅极接触孔823，将栅极接触孔823内的杂质物去除掉。
本实施例通过在对复合介质层820进行干法刻蚀之后，采用DHF+SC1+SC2的方法去除器件上的杂质物；并形成栅极接触孔823之后，采用盐酸溶液将栅极接触孔823内的杂质物去除掉。从而可以有效的保证了复合介质层的表面以及栅极接触孔823内的清洁，进而保证了氮化镓半导体器件的性能。
步骤806、在本实施例中，具体的，采用磁控溅射镀膜工艺，在栅极接触孔823和栅极接触孔823的外边缘沉积Ni/Au作为第二金属，金属厚度为0.01～0.04μm/0.08～0.4μm；从而构成了栅极833。此时，为了更清楚表达本发明内容，命名此时获得的器件为第二组件。
步骤807，在整个第二组件的表面沉积一层绝缘层840。
在本实施例中，具体的，在整个第二组件的表面沉积一层二氧化硅(SiO2)，厚度可例如为5000埃，形成二氧化硅层作为一层绝缘层840。其中，二氧化硅在整个器件的表面进行均匀沉积，各处厚度相同，由于源极831、漏极832和栅极833的存在，从而在源极831与栅极833之间的绝缘层840、在栅极833与漏极832之间的绝缘层840是向下凹陷的，可利用磨平工艺使之平整。
步骤808，对源极接触孔821上方的绝缘层840进行干法刻蚀之后，形成开孔841。所述栅极833具有凸出于所述栅极接触孔823外的凸出部，所述开孔841的宽度小于所述凸出部的宽度。
步骤809，在开孔841内、以及从源极接触孔821延伸至栅极接触孔823上方的绝缘层840上沉积场板金属850，形成场板金属层850。
在本实施例中，具体的，可以采用磁控溅射镀膜工艺，在开孔841内、以及从源极接触孔821的外边缘的第一金属直至栅极接触孔823的外边缘的第一金属上方的复合介质层820上沉积场板金属，厚度可例如为10000埃，从而形成场板金属层850。场板金属层850的厚度是均匀的，场板金属层850在开孔841的位置处、以及源极接触孔821与栅极接触孔823之间的位置处的是向下凹陷的，通过在后续步骤的磨平工艺可使之平整。
本实施例的氮化镓半导体器件采用混合栅结构，包括短的属于增强型的第一栅部和长的属于耗尽型的第二栅部。在关态条件下，第一栅部关断，而第二栅部可以在漏极电压下锁住沟道电势，提供高的阻断能力；开态时，增强型沟道和耗尽型沟道提供低的沟道电阻，保证高的导通电流和低的导通电阻。结合浮空的金属环，通过这个浮空的金属环，扩展了功率器件的耗尽区，减小了主肖特基结的电场强度，从而改善器件耐压。本实施例获得的氮化镓半导体器件可应用于电力电子元件、滤波器、无线电通信元件等技术领域中，具有良好的应用前景。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (6)

1.一种氮化镓半导体器件，其特征在于，包括：氮化镓外延层，所述氮化镓外延层包括硅衬底，以及设置于所述硅衬底表面的氮化镓层、设置于所述氮化镓层表面的氮化铝镓层；以及，
设置于所述氮化镓外延层上的复合介质层，所述复合介质层材质为氮化硅和等离子体增强正硅酸乙脂；
设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接，所述栅极包括并列相连的长短两个部分构成的呈现不对称的“异型”栅极，所述栅极较短的部分为增强型第一栅部、较长的部分为耗尽型第二栅部，所述第一栅部、第二栅部均贯穿所述复合介质层与所述氮化镓外延层连接；所述第二栅部往下延伸入所述氮化铝镓层中，所述第二栅部底端到所述氮化铝镓层底部的距离为整个所述氮化铝镓层厚度的一半；所述第一栅部的宽度不小于所述第二栅部的宽度；设置于所述复合介质层上的若干个浮空场板，所述浮空场板贯穿所述复合介质层与所述氮化镓外延层连接，且所述浮空场板独立设置于所述源极、漏极之间并呈现环状；
设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，所述绝缘层的材质为二氧化硅；
还包括设置于所述绝缘层上的场板金属层，所述场板金属层贯穿所述绝缘层与所述源极连接；
还包括有若干个栅场板，至少一个所述栅场板设置于所述绝缘层上，并贯穿所述绝缘层与所述栅极连接，其余的栅场板设置于所述绝缘层上方。
2.根据权利要求1所述氮化镓半导体器件，其特征在于，所述复合介质层的厚度为2000埃。
3.根据权利要求1所述氮化镓半导体器件，其特征在于，所述栅场板为AlSiCu栅场板。
4.一种氮化镓半导体器件的制备方法，其特征在于，包括如下步骤：
提供一氮化镓外延层，其中，所述氮化镓外延层包括由下而上依次设置的硅衬底层、氮化镓层和氮化铝镓层；
在所述氮化镓外延层表面沉积氮化硅和等离子体增强正硅酸乙脂，形成复合介质层；
源极接触孔和漏极接触孔的获得：刻蚀所述复合介质层，以形成相互独立的源极接触孔和漏极接触孔，所述源极接触孔、所述漏极接触孔贯穿所述复合介质层到达所述氮化铝镓层；
在所述源极接触孔和所述漏极接触孔内、以及所述复合介质层的表面上，沉积第一金属，以获得源极、漏极；
对所述第一金属进行光刻和刻蚀，形成欧姆接触电极窗口；此时获得第一组件；
对所述第一组件进行高温退火处理，以使得容置在所述源极接触孔和所述漏极接触孔内的所述第一金属形成合金并与所述氮化铝镓层进行反应；
在所述复合介质层上制备若干个浮空场板，所述浮空场板贯穿所述复合介质层与所述氮化镓外延层连接，且所述浮空场板独立设置于所述源极、漏极之间并呈现环状；
栅极接触孔的获得：通过所述欧姆接触电极窗口，对所述复合介质层和所述氮化铝镓层进行干法刻蚀，形成栅极接触孔，其中，所述栅极接触孔的底部与所述氮化铝镓层的底部之间具有预设距离；
在所述栅极接触孔内、所述栅极接触孔的外边缘沉积第二金属件，以获得栅极，此时获得第二组件，所述栅极包括并列相连的长短两个部分构成的呈现不对称的“异型”栅极，所述栅极较短的部分为增强型第一栅部、较长的部分为耗尽型第二栅部，所述第一栅部、第二栅部均贯穿所述复合介质层与所述氮化镓外延层连接；所述第二栅部往下延伸入所述氮化铝镓层中，所述第二栅部底端到所述氮化铝镓层底部的距离为整个所述氮化铝镓层厚度的一半；所述第一栅部的宽度不小于所述第二栅部的宽度；
在所述第二组件的表面沉积一层绝缘层；
在所述绝缘层上进行干法刻蚀，以形成开孔，所述开孔与所述源极对应；在所述开孔以及所述绝缘层上沉积场板金属层，所述场板金属层的投影至少覆盖所述开孔、以及从所述源极接触孔至所述栅极接触孔之间的区域；
在所述绝缘层上进行干法刻蚀，以形成第二开孔，所述第二开孔与所述栅极对应连通；
在所述第二开孔内、以及第二开孔周围的绝缘层，以及源极、漏极之间所对应的绝缘层区域，分别沉积金属AlSiCu形成若干个栅场板。
5.根据权利要求4所述氮化镓半导体器件的制备方法，其特征在于，所述开孔的宽度小于所述栅极凸出于所述栅极接触孔上方的凸出部宽度。
6.根据权利要求4所述氮化镓半导体器件的制备方法，其特征在于，所述高温退火处理步骤为：在保护氛围下，在840～850℃的温度下保持30～60秒。
CN201710488980.8A 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法 Active CN107275385B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710488980.8A CN107275385B (zh) 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710488980.8A CN107275385B (zh) 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN107275385A CN107275385A (zh) 2017-10-20
CN107275385B true CN107275385B (zh) 2020-08-21

Family

ID=60068821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710488980.8A Active CN107275385B (zh) 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN107275385B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341840B (zh) * 2020-03-04 2021-07-16 中国科学院半导体研究所 场效应晶体管器件
CN117293131A (zh) * 2022-06-17 2023-12-26 无锡华润上华科技有限公司 半导体器件及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232045A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种场效应晶体管多层场板器件及其制作方法
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
JP5845638B2 (ja) * 2011-06-02 2016-01-20 住友電気工業株式会社 半導体装置
JP5979836B2 (ja) * 2011-09-09 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6270572B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体装置及びその製造方法
CN104393048B (zh) * 2014-11-18 2017-03-01 西安电子科技大学 介质调制复合交叠栅功率器件
CN106601809A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓场效应晶体管及其制作方法
CN105720097A (zh) * 2016-04-28 2016-06-29 中国科学院半导体研究所 增强型高电子迁移率晶体管及制备方法、半导体器件

Also Published As

Publication number Publication date
CN107275385A (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
CN102709321A (zh) 增强型开关器件及其制造方法
CN109935630B (zh) 半导体器件及其制造方法
CN107316901A (zh) 基于掺杂HfO2铁电栅介质的AlGaN/GaN增强型HEMT器件及制作方法
CN106257686A (zh) 半导体器件及其制造方法
CN107275385B (zh) 氮化镓半导体器件及其制备方法
CN107293576B (zh) 氮化镓半导体器件及其制备方法
CN107316892B (zh) 氮化镓半导体器件及其制备方法
WO2018233660A1 (zh) 氮化镓半导体器件及其制备方法
CN107230722A (zh) 高电子迁移率晶体管及其制作方法
CN107293578B (zh) 氮化镓半导体器件及其制备方法
CN107293577B (zh) 氮化镓半导体器件及其制备方法
CN107316894B (zh) 氮化镓半导体器件及其制备方法
CN107331696A (zh) 氮化镓半导体器件及其制备方法
CN107230614B (zh) 氮化镓半导体器件的制备方法
CN107437560B (zh) 氮化镓半导体器件及其制备方法
CN107248526B (zh) 氮化镓半导体器件及其制备方法
CN107248525B (zh) 氮化镓半导体器件及其制备方法
CN107393963B (zh) 氮化镓半导体器件及其制备方法
CN107248524B (zh) 氮化镓半导体器件及其制备方法
CN107275384B (zh) 氮化镓半导体器件及其制备方法
CN107275386A (zh) 氮化镓半导体器件及其制备方法
CN107393962A (zh) 氮化镓半导体器件及其制备方法
CN107316891A (zh) 氮化镓半导体器件及其制备方法
CN107316895A (zh) 氮化镓半导体器件及其制备方法
CN207116436U (zh) 氮化镓半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210201

Address after: 518000 s1704, building 17, merchants Garden City, Liuhe community, Pingshan street, Pingshan District, Shenzhen City, Guangdong Province

Patentee after: SHENZHEN JINGXIANG TECHNOLOGY Co.,Ltd.

Patentee after: Suzhou Chenhua Semiconductor Technology Co.,Ltd.

Address before: Room 201, building a, No.1 Qianhai 1st Road, Shenzhen Hong Kong cooperation zone, Shenzhen, Guangdong 518052

Patentee before: SHENZHEN JINGXIANG TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right