[go: up one dir, main page]

CN107248526B - 氮化镓半导体器件及其制备方法 - Google Patents

氮化镓半导体器件及其制备方法 Download PDF

Info

Publication number
CN107248526B
CN107248526B CN201710488976.1A CN201710488976A CN107248526B CN 107248526 B CN107248526 B CN 107248526B CN 201710488976 A CN201710488976 A CN 201710488976A CN 107248526 B CN107248526 B CN 107248526B
Authority
CN
China
Prior art keywords
layer
gallium nitride
contact hole
electrode
composite dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710488976.1A
Other languages
English (en)
Other versions
CN107248526A (zh
Inventor
刘美华
林信南
刘岩军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN JINGXIANG TECHNOLOGY Co.,Ltd.
Suzhou Chenhua Semiconductor Technology Co.,Ltd.
Original Assignee
SHENZHEN JINGXIANG TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN JINGXIANG TECHNOLOGY CO LTD filed Critical SHENZHEN JINGXIANG TECHNOLOGY CO LTD
Priority to CN201710488976.1A priority Critical patent/CN107248526B/zh
Publication of CN107248526A publication Critical patent/CN107248526A/zh
Application granted granted Critical
Publication of CN107248526B publication Critical patent/CN107248526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及半导体材料技术领域，提供一种氮化镓半导体器件包括：氮化镓外延层；以及，设置于所述氮化镓外延层上的复合介质层；设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，所述绝缘层的材质为二氧化硅。本发明的氮化镓半导体器件不易出现击穿氮化铝镓层的现象，进而避免了出现氮化镓半导体器件的漏电以及击穿的问题，有效的保护了氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。

Description

氮化镓半导体器件及其制备方法
技术领域
本发明涉及半导体工艺领域，尤其涉及一种氮化镓半导体器件及其制备方法。
背景技术
氮化镓具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀以及抗辐射性能等优点，从而可以采用氮化镓制作半导体材料，而得到氮化镓半导体器件。
现有技术中，氮化镓半导体器件的制备方法为：在氮化镓外延层的表面上形成氮化硅层，在氮化硅层上刻蚀出源极接触孔和漏极接触孔，源极接触孔和漏极接触孔内沉积金属，从而形成源极和漏极；再刻蚀氮化硅层以及氮化镓外延层中的氮化铝镓层，形成一个凹槽，在凹槽中沉积金属层，从而形成栅极；然后沉积二氧化硅层以及场板金属层，从而形成氮化镓半导体器件。
然而现有技术中，由于电场密度较大，从而会造成氮化镓半导体器件的漏电以及击穿的问题，进而会损坏氮化镓半导体器件，降低氮化镓半导体器件的可靠性。进一步地，氮化镓功率器件在反复高压测试后，器件的击穿电压会发生漂移，这种不稳定行为与电荷陷阱有关，对器件的可靠性会造成危害，应该被抑制。
发明内容
为解决上述问题，本发明提供一种氮化镓半导体器件，其特征在于，包括：氮化镓外延层；以及，
设置于所述氮化镓外延层上的复合介质层，所述复合介质层材质为氮化硅 和等离子体增强正硅酸乙脂；
设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；其中，所述栅极贯穿所述复合介质层、并伸入所述氮化镓外延层中；
设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，所述绝缘层的材质为二氧化硅；
还包括设置于所述绝缘层上的场板金属层，所述场板金属层贯穿所述绝缘 层与所述源极连接。
本发明还提供这种氮化镓半导体器件的制备方法，提供一氮化镓外延层，其中，所述氮化镓外延层包括由下而上依次设置的硅衬底层、氮化镓层和氮化铝镓层；
在所述氮化镓外延层表面沉积氮化硅和等离子体增强正硅酸乙脂，形成复合介质层；
源极接触孔和漏极接触孔的获得：刻蚀所述复合介质层，以形成相互独立 的源极接触孔和漏极接触孔，所述源极接触孔、所述漏极接触孔贯穿所述复合 介质层到达所述氮化铝镓层；
在所述源极接触孔和所述漏极接触孔内、以及所述复合介质层的表面上，沉积第一金属，以获得源极、漏极；
对所述第一金属进行光刻和刻蚀，形成欧姆接触电极窗口；此时获得第一组件；
对所述第一组件进行高温退火处理，以使得容置在所述源极接触孔和所述漏极接触孔内的所述第一金属形成合金并与所述氮化铝镓层进行反应；
栅极接触孔的获得：通过所述欧姆接触电极窗口，对所述复合介质层和所述氮化铝镓层进行干法刻蚀，形成栅极接触孔，其中，所述栅极接触孔贯穿所述复合介质层、所述氮化铝镓层；
在所述栅极接触孔和所述栅极接触孔的外边缘沉积第二金属件，以获得栅 极，此时获得第二组件；
在所述第二组件的表面沉积一层绝缘层。
有益效果：
本发明通过在氮化镓外延层的表面的复合介质层应用了多种新颖材料，还通过沉积第一金属在进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层进行反应之后形成合金，以降低刻蚀后的第一金属与氮化铝镓层的接触电阻；
本实施例优化栅极的结构使得栅极穿透整个氮化铝镓层，与CMOS工艺线兼容，调整电场分布，以此来改善器件的耐压。
附图说明
图1a为本发明另一实施例的氮化镓半导体器件的结构示意图。
图1b为本发明另一实施例的氮化镓半导体器件的制备流程示意图。
图2a为本发明又一实施例的氮化镓半导体器件的结构示意图。
图2b为本发明又一实施例的氮化镓半导体器件的栅极结构示意图。
图2c为本发明又一实施例的氮化镓半导体器件的制备流程示意图。
图3a为本发明另一实施例的氮化镓半导体器件的结构示意图。
图3b为本发明另一实施例的氮化镓半导体器件的制备流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明 实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其 他实施例，都属于本发明保护的范围。
如图1a所示，在一实施例中提供一种氮化镓半导体器件，其从下至上包括：氮化镓外延层210、复合介质层220、源极231和漏极232、栅极233、绝缘层 240、场板金属层250。
其中，氮化镓外延层210由硅(Si)衬底212、氮化镓(GaN)层213和氮化铝镓(AlGaN)层214构成，其中，硅衬底212、氮化镓层213和氮化铝镓层214由下而上依次设置。
复合介质层220设置于所述氮化镓外延层210上；本实施例的所述复合介质层220材质可例如为氮化硅和等离子体增强正硅酸乙脂(PETEOS)。该氮化 硅和等离子体增强正硅酸乙脂属于一种高介电常数(high-k)介质。
源极231、漏极232和栅极233设置于所述复合介质层220上。具体地，源极231、漏极232和栅极233外形像“钉子”般一部分插入至所述复合介质层220中，所述源极231、漏极232和栅极233分别贯穿所述复合介质层220与所述氮化镓外延层210连接；而一部分突出于所述复合介质层220顶部。所述源 极231和/或漏极232由第一金属组成；该第一金属组成与上述实施例相同。采 用第一金属材质形成的源极231、漏极232，能够在器件高温退火过程中与所述 氮化镓外延层210中的氮化铝镓层214发生反应，生成合金，从而使得源极231、漏极232与氮化铝镓层的接触面的接触良好，可以有效的降低源极231、漏极232与氮化铝镓层的接触电阻；避免出现氮化镓半导体器件的漏电以及软击穿的问题。
优选地，在所述栅极233与所述氮化镓外延层210之间还包括一栅介质层234，本实施例中栅介质层234材质可例如为氮化硅。栅极233由第二金属组成，所述第二金属为Ni、Au合金。
优选地，所述栅极233往下延伸入所述氮化铝镓层214中，所述栅极233底端到所述氮化铝镓层214底部的距离H优选为整个所述氮化铝镓层214厚度的一半。
绝缘层240设置于漏极232、栅极233和一部分源极231上方，以及裸露出 来的全部复合介质层220上，所述绝缘层240的材质为二氧化硅。其中，绝缘层240在整个器件的表面进行均匀沉积，各处沉淀的厚度相同。由于源极231、漏极232、栅极233的存在，从而在源极231与栅极233之间的绝缘层240、在栅极233与漏极232之间的绝缘层240是向下凹陷的，通过后续步骤中磨平工 艺使得平整。
还可例如包括有场板金属层250，其设置于所述绝缘层240上。所述场板金属层250贯穿所述绝缘层240与所述源极231连接。优选地，所述场板金属层 250的材质为铝硅铜金属层。
本发明还提供上述氮化镓半导体器件的制备方法。如图1b所示，具体步骤包括：
步骤201：在硅衬底212上依次沉积氮化镓层213和氮化铝镓层214，形成氮化镓外延层210。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在 高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～-3e10伏特每厘米。
然后可以采用等离子体增强化学气相电积方法，在氮化镓外延层210的表面上沉积一层氮化硅和等离子体增强正硅酸乙脂(PETEOS)，形成复合介质层220。其中，氮化硅和等离子体增强正硅酸乙脂的厚度例如可为2000埃。
步骤202，对所述复合介质层220进行干法刻蚀，形成相对设置的源极接触孔221和漏极接触孔222。
为了使得所述源极接触孔221、漏极接触孔222清洁少杂质，还包括除杂步 骤。具体的，在对复合介质层220进行干法刻蚀之后，可以先采用“DHF(稀的 氢氟酸)+化学清洗剂SC-1+化学清洗剂SC-2”的方法，例如，可以先采用稀释后的氢氟酸溶液处理器件，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理器件，再采用过氧化氢与氯化氢的酸性混合溶液处理器件，进而可以去除整个 器件的表面上的杂质物。
步骤203，在本实施例中，在源极接触孔221和漏极接触孔222内、以及复 合介质层220的表面上沉积第一金属。
具体地，可以采用磁控溅射镀膜工艺，在源极接触孔和漏极接触孔内、以及复合介质层的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为200埃，铝 金属层的厚度可例如为1200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。
对第一金属进行光刻和刻蚀，形成欧姆接触电极窗口219。
对第一金属进行光刻和刻蚀，其中光刻的程序包括了涂胶、曝光和显影，从而可以形成一个欧姆接触电极窗口219；透过欧姆接触电极窗口219，可以看到复合介质层220的部分表面。如此，源极接触孔221上的第一金属构成了器件的源极231，漏极接触孔222上的第一金属构成了器件的漏极232。此时，为 了能清楚表达本发明过程，命名此时获得的器件为第一组件。
步骤204，对整个第一组件进行高温退火处理，以通过相互接触的刻蚀后的 第一金属与氮化铝镓层214进行反应之后形成合金。
在本实施例中，具体的，在反应炉中通入氮气气体，在840～850℃的环境下对整个第一组件进行30秒的高温退火处理，从而刻蚀后的第一金属会成为合金， 并且相互接触的刻蚀后的第一金属与氮化铝镓层214进行反应之后也可以在其 接触面上也形成合金，从而可以降低第一金属与氮化铝镓层214之间的接触电阻。即，降低源极231、漏极232与氮化铝镓层214之间的接触电阻。
步骤205，通过欧姆接触电极窗口219，对复合介质层220和氮化铝镓层214进行干法刻蚀，形成栅极接触孔223，其中，栅极接触孔223的底部与氮化铝镓层214的底部具有预设距离。
在本实施例中，采用干法刻蚀的方法，通过欧姆接触电极窗口219，对复合 介质层220以及部分的氮化铝镓层214，进行干法刻蚀，进而在第一器件上形成 一个栅极接触孔223。其中，栅极接触孔223完全的穿透了复合介质层220，并穿过部分的氮化铝镓层214，使得栅极接触孔223的底部与氮化铝镓层214的底部的距离H优选为氮化铝镓层214厚度的一半。
在本实施例中，形成一个栅极接触孔223之后，栅极接触孔223内会存在 杂质、颗粒以及离子等杂质物，从而可以采用盐酸溶液清洗栅极接触孔223，将栅极接触孔223内的杂质物去除掉。
本实施例通过在对复合介质层220进行干法刻蚀之后，采用DHF+SC1+SC2的方法去除器件上的杂质物；并形成栅极接触孔223之后，采用盐酸溶液将栅极接触孔223内的杂质物去除掉。从而可以有效的保证了复合介质层的表面以及栅极接触孔223内的清洁，进而保证了氮化镓半导体器件的性能。
步骤206，在本实施例中，具体的，采用磁控溅射镀膜工艺，在栅极接触孔223中沉积一层氮化硅层作为栅介质层，所述氮化硅层不高于所述栅极接触孔223；然后再在所述氮化硅层上、以及栅极接触孔223的外边缘沉积Ni/Au作为 第二金属，金属厚度为0.01～0.04μm/0.08～0.4μm；从而构成了栅极233。故此，该栅极233是一种具有多种材料的复合结构。
此时，为了更清楚表达本发明内容，命名此时获得的器件为第二组件。
步骤207，在整个第二组件的表面沉积一层绝缘层240。
在本实施例中，具体的，在整个第二组件的表面沉积一层二氧化硅(SiO2)， 厚度可例如为5000埃，形成二氧化硅层作为一层绝缘层240。其中，二氧化硅 在整个器件的表面进行均匀沉积，各处厚度相同，由于源极231、漏极232和栅 极233的存在，从而在源极231与栅极233之间的绝缘层240、在栅极233与漏 极232之间的绝缘层240是向下凹陷的，可利用磨平工艺使之平整。
步骤208，对源极接触孔221上方的绝缘层240进行干法刻蚀之后，形成开孔241。所述栅极233具有凸出于所述栅极接触孔223外的凸出部，所述开孔241的宽度小于所述凸出部的宽度。
步骤209，在开孔241内、以及从源极接触孔221延伸至栅极接触孔223上方的绝缘层240上沉积场板金属250，形成场板金属层250。
在本实施例中，具体的，可以采用磁控溅射镀膜工艺，在开孔241内、以及从源极接触孔221的外边缘的第一金属直至栅极接触孔223的外边缘的第一金属上方的复合介质层220上沉积场板金属，厚度可例如为10000埃，从而形成场板金属层250。场板金属层250的厚度是均匀的，场板金属层250在开孔241的位置处、以及源极接触孔221与栅极接触孔223之间的位置处的是向下凹陷的，可利用磨平工艺使之平整。
本实施例可以优化器件制作工艺，与CMOS工艺线兼容，优化器件工艺，改善导通电阻。进而避免了出现氮化镓半导体器件的漏电以及击穿的问题，有 效的保护了氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。本实施例 获得的氮化镓半导体器件可应用于电力电子元件、滤波器、无线电通信元件等 技术领域中，具有良好的应用前景。
请参考图2a所示，在本发明实施例中提供一种氮化镓半导体器件，其从下 至上包括：氮化镓外延层310、复合介质层320、源极331和漏极332、栅极333、 绝缘层340、场板金属层350。
其中，氮化镓外延层310由硅(Si)衬底312、氮化镓(GaN)层313和氮化铝镓(AlGaN)层314构成，其中，硅衬底312、氮化镓层313和氮化铝镓层314由下而上依次设置。
复合介质层320设置于所述氮化镓外延层310上；本实施例的所述复合介质层320材质可例如为氮化硅和等离子体增强正硅酸乙脂(PETEOS)。该氮化 硅和等离子体增强正硅酸乙脂属于一种高介电常数(high-k)介质。
源极331、漏极332和栅极333设置于所述复合介质层320上。具体地，源 极331、漏极332和栅极333外形像“钉子”般一部分插入至所述复合介质层320中，所述源极331、漏极332和栅极333分别贯穿所述复合介质层320与所 述氮化镓外延层310连接；而一部分突出于所述复合介质层320顶部。所述源 极331和/或漏极332由第一金属组成。其中第一金属的组分结构与上述实施例 相同。采用第一金属材质形成的源极331、漏极332，能够在器件高温退火过程 中与所述氮化镓外延层310中的氮化铝镓层314发生反应，生成合金，从而使得源极331、漏极332与氮化铝镓层的接触面的接触良好，可以有效的降低源极 331、漏极332与氮化铝镓层的接触电阻；避免出现氮化镓半导体器件的漏电以及软击穿的问题。
优选地，结合图2b所示，本实施例的栅极333包括并列相连的两个部分：较短的为增强型第一栅部333a、较长的为耗尽型第二栅部333b。所述第一栅部 333a与所述氮化铝镓层314表面连接，所述第二栅部333b伸入所述氮化铝镓层 314中。这种长短两个部分构成的栅极区别于现有的栅极，而呈现“异型”。
进一步地，所述第一栅部333a的宽度D1优选不小于第二栅部333b的宽度D2。当然，在其他实施例中，第一栅部333a和第二栅部333b的左右位置也可以互换。
所述第二栅部333b可以往下延伸入所述氮化铝镓层314中，所述第二栅部333b底端到所述氮化铝镓层314底部的距离H优选为整个所述氮化铝镓层314厚度的一半。整个栅极333由第二金属组成，所述第二金属为Ni、Au合金。
绝缘层340设置于漏极332、栅极333和一部分源极331上方，以及裸露出 来的全部复合介质层320上，所述绝缘层340的材质为二氧化硅。其中，绝缘 层340在整个器件的表面进行均匀沉积，各处沉淀的厚度相同。由于源极331、 漏极332、栅极333的存在，从而在源极331与栅极333之间的绝缘层340、在栅极333与漏极332之间的绝缘层340是向下凹陷的，可通过后续的磨平步骤使之平整。
还可例如包括有场板金属层350，其设置于所述绝缘层340上。所述场板金 属层350贯穿所述绝缘层340与所述源极331连接。优选地，所述场板金属层 350的材质为铝硅铜金属层。
本发明还提供上述氮化镓半导体器件的制备方法。如图2c所示，具体步骤包括：
步骤301：在硅衬底312上依次沉积氮化镓层313和氮化铝镓层314，形成 氮化镓外延层310。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在 高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～-3e10伏特每厘米。
然后可以采用等离子体增强化学气相电积方法，在氮化镓外延层310的表 面上沉积一层氮化硅和等离子体增强正硅酸乙脂(PETEOS)，形成复合介质层320。其中，氮化硅和等离子体增强正硅酸乙脂的厚度例如可为2000埃。
步骤302，对所述复合介质层320进行干法刻蚀，形成相对设置的源极接触 孔321和漏极接触孔322。
为了使得所述源极接触孔321、漏极接触孔322清洁少杂质，还包括除杂步 骤。具体的，在对复合介质层320进行干法刻蚀之后，可以先采用“DHF(稀的氢氟酸)+化学清洗剂SC-1+化学清洗剂SC-2”的方法，例如，可以先采用稀释 后的氢氟酸溶液处理器件，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理 器件，再采用过氧化氢与氯化氢的酸性混合溶液处理器件，进而可以去除整个 器件的表面上的杂质物。
步骤303，在本实施例中，在源极接触孔321和漏极接触孔322内、以及复 合介质层320的表面上沉积第一金属。
具体地，可以采用磁控溅射镀膜工艺，在源极接触孔和漏极接触孔内、以及复合介质层的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和 氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为200埃，铝金属层的厚度可例如为1200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。
对第一金属进行光刻和刻蚀，形成欧姆接触电极窗口319。
对第一金属进行光刻和刻蚀，其中光刻的程序包括了涂胶、曝光和显影，从而可以形成一个欧姆接触电极窗口319；透过欧姆接触电极窗口319，可以看 到复合介质层320的部分表面。如此，源极接触孔321上的第一金属构成了器件的源极331，漏极接触孔322上的第一金属构成了器件的漏极332。此时，为了能清楚表达本发明过程，命名此时获得的器件为第一组件。
步骤304，对整个第一组件进行高温退火处理，以通过相互接触的刻蚀后的 第一金属与氮化铝镓层314进行反应之后形成合金。
在本实施例中，具体的，在反应炉中通入氮气气体，在840～850℃的环境下对整个第一组件进行30秒的高温退火处理，从而刻蚀后的第一金属会成为合金，并且相互接触的刻蚀后的第一金属与氮化铝镓层314进行反应之后也可以在其接触面上也形成合金，从而可以降低第一金属与氮化铝镓层314之间的接触电阻。即，降低源极331、漏极332与氮化铝镓层314之间的接触电阻。
步骤305，通过欧姆接触电极窗口319，对复合介质层320和氮化铝镓层314进行干法刻蚀，形成栅极接触孔323，其中，栅极接触孔323的底部与氮化铝镓层314的底部具有预设距离。
在本实施例中，采用干法刻蚀的方法，通过欧姆接触电极窗口319，对复合介质层320以及部分的氮化铝镓层314，进行干法刻蚀，进而在第一器件上形成一个栅极接触孔323。
其中，第一次刻蚀时，只在所述复合介质层320部分进行，获得较浅的第 一接触孔323a；第二次干法刻蚀时在第一次刻蚀所获得的第一接触孔323a之中偏向一侧进行，并刻蚀贯穿整个复合介质层320后再深入至部分氮化铝镓层314中进行，形成更深的第二接触孔323b；如此获得整体的栅极接触孔323。通过 控制刻蚀工艺参数调节第二接触孔323b的宽度，来控制第一栅部的宽度D1、第二栅部的宽度D2的比例关系。
步骤306，在所述第一接触孔323a、第二接触孔323b、以及部分复合介质层320沉积Ni/Au，金属厚度为0.01～0.04μm/0.08～0.4μm；获得栅极333。由此可知，两个栅极接触孔之间实际上相互连通的，第一栅部333a、第二栅部333b的制备也是一体成型的。
优选地，第二接触孔323b完全的穿透了复合介质层320，并穿过部分的氮 化铝镓层314，使得第二接触孔323b的底部与氮化铝镓层314的底部的距离H 优选为氮化铝镓层314厚度的一半。
在本实施例中，形成一个栅极接触孔323之后，栅极接触孔323内会存在 杂质、颗粒以及离子等杂质物，从而可以采用盐酸溶液清洗栅极接触孔323，将栅极接触孔323内的杂质物去除掉。
具体地，本实施例通过在对复合介质层320进行干法刻蚀之后，采用DHF+SC1+SC2的方法去除器件上的杂质物；并形成栅极接触孔323之后，采用盐酸溶液将栅极接触孔323内的杂质物去除掉。从而可以有效的保证了复合介质层的表面以及栅极接触孔323内的清洁，进而保证了氮化镓半导体器件的性能。
此时，为了更清楚表达本发明内容，命名此时获得的器件为第二组件。
步骤307，在整个第二组件的表面沉积一层绝缘层340。
在本实施例中，具体的，在整个第二组件的表面沉积一层二氧化硅(SiO2)，厚度可例如为5000埃，形成二氧化硅层作为一层绝缘层340。其中，二氧化硅在整个器件的表面进行均匀沉积，各处厚度相同，由于源极331、漏极332和栅极333的存在，从而在源极331与栅极333之间的绝缘层340、在栅极333与漏极332之间的绝缘层340是向下凹陷的，可利用磨平工艺使之平整。
步骤308，对源极接触孔321上方的绝缘层340进行干法刻蚀之后，形成开 孔341。所述栅极333具有凸出于所述栅极接触孔323外的凸出部，所述开孔341的宽度小于所述凸出部的宽度。
步骤309，在开孔341内、以及从源极接触孔321延伸至栅极接触孔323上方的绝缘层340上沉积场板金属350，形成场板金属层350。
在本实施例中，具体的，可以采用磁控溅射镀膜工艺，在开孔341内、以及从源极接触孔321的外边缘的第一金属直至栅极接触孔323的外边缘的第一 金属上方的复合介质层320上沉积场板金属，厚度可例如为10000埃，从而形 成场板金属层350。场板金属层350的厚度是均匀的，场板金属层350在开孔341的位置处、以及源极接触孔321与栅极接触孔323之间的位置处的是向下凹陷的，可通过后续步骤中的磨平工艺使之平整。
有益效果：
本实施例的氮化镓半导体器件采用混合栅结构，包括短的属于增强型的第一栅部333a和长的属于耗尽型的第二栅部333b。在关态条件下，第一栅部333a关断，而第二栅部333b可以在漏极电压下锁住沟道电势，提供高的阻断能力；开态时，增强型沟道和耗尽型沟道提供低的沟道电阻，保证高的导通电流和低 的导通电阻。本实施例获得的氮化镓半导体器件可应用于电力电子元件、滤波 器、无线电通信元件等技术领域中，具有良好的应用前景。
如图3a所示，本发明实施例提供一种氮化镓半导体器件，其从下至上包括：氮化镓外延层610、复合介质层620、源极631和漏极632、栅极633、绝缘层 640、场板金属层650。
其中，氮化镓外延层610由硅(Si)衬底612、氮化镓(GaN)层613和氮化铝镓(AlGaN)层614构成，其中，硅衬底612、氮化镓层613和氮化铝镓层614由 下而上依次设置。
复合介质层620设置于所述氮化镓外延层610上；本实施例的所述复合介 质层620材质可例如为氮化硅和等离子体增强正硅酸乙脂(PETEOS)。该氮化硅和等离子体增强正硅酸乙脂属于一种高介电常数(high-k)介质。
源极631、漏极632和栅极633设置于所述复合介质层620上。具体地，源 极631、漏极632和栅极633外形像“钉子”般一部分插入至所述复合介质层620中，所述源极631、漏极632和栅极633分别贯穿所述复合介质层620与所述氮化镓外延层610连接；而一部分突出于所述复合介质层620顶部。所述源极631和/或漏极632由第一金属组成与上述实施例所示。采用第一金属材质形 成的源极631、漏极632，能够在器件高温退火过程中与所述氮化镓外延层610中的氮化铝镓层614发生反应，生成合金，从而使得源极631、漏极632与氮化铝镓层的接触面的接触良好，可以有效的降低源极631、漏极632与氮化铝镓层的接触电阻；避免出现氮化镓半导体器件的漏电以及软击穿的问题。
优选地，所述栅极633往下延伸入所述氮化铝镓层614中、并直达到所述氮化铝镓层614底部，获得一“穿透型栅极”。栅极633由第二金属组成，所述第二金属为Ni、Au合金。
绝缘层640设置于漏极632、栅极633和一部分源极631上方，以及裸露出 来的全部复合介质层620上，所述绝缘层640的材质为二氧化硅。其中，绝缘 层640在整个器件的表面进行均匀沉积，各处沉淀的厚度相同。由于源极631、漏极632、栅极633的存在，从而在源极631与栅极633之间的绝缘层640、在栅极633与漏极632之间的绝缘层640是向下凹陷的，可利用磨平工艺使之平 整。
还可例如包括有场板金属层650，其设置于所述绝缘层640上。所述场板金 属层650贯穿所述绝缘层640与所述源极631连接。优选地，所述场板金属层 650的材质为铝硅铜金属层。
上述氮化镓半导体器件中的栅极633穿透整个氮化铝镓层到达氮化镓层，能抑制栅极边缘的高电场，有效地保证了氮化镓高压器件稳定的阻断特性，使 器件在经过反复高压后，依旧能保持良好的可靠性。
本发明还提供上述氮化镓半导体器件的制备方法。如图3b所示，具体步骤包括：
步骤601：在硅衬底612上依次沉积氮化镓层613和氮化铝镓层614，形成氮化镓外延层610。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究 短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～-3e10伏特每厘米。
然后可以采用等离子体增强化学气相电积方法，在氮化镓外延层610的表 面上沉积一层氮化硅和等离子体增强正硅酸乙脂(PETEOS)，形成复合介质层620。其中，氮化硅和等离子体增强正硅酸乙脂的厚度例如可为2000埃。
步骤602，对所述复合介质层620进行干法刻蚀，形成相对设置的源极接触孔621和漏极接触孔622。
为了使得所述源极接触孔621、漏极接触孔622清洁少杂质，还包括除杂步 骤。具体的，在对复合介质层620进行干法刻蚀之后，可以先采用“DHF(稀的 氢氟酸)+化学清洗剂SC-1+化学清洗剂SC-2”的方法，例如，可以先采用稀释 后的氢氟酸溶液处理器件，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理 器件，再采用过氧化氢与氯化氢的酸性混合溶液处理器件，进而可以去除整个 器件的表面上的杂质物。
步骤603，在本实施例中，在源极接触孔621和漏极接触孔622内、以及复 合介质层620的表面上沉积第一金属。
具体地，可以采用磁控溅射镀膜工艺，在源极接触孔和漏极接触孔内、以及复合介质层的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为200埃，铝金属层的厚度可例如为1200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。
对第一金属进行光刻和刻蚀，形成欧姆接触电极窗口619。
对第一金属进行光刻和刻蚀，其中光刻的程序包括了涂胶、曝光和显影，从而可以形成一个欧姆接触电极窗口619；透过欧姆接触电极窗口619，可以看 到复合介质层620的部分表面。如此，源极接触孔621上的第一金属构成了器 件的源极631，漏极接触孔622上的第一金属构成了器件的漏极632。此时，为了能清楚表达本发明过程，命名此时获得的器件为第一组件。
步骤604，对整个第一组件进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层614进行反应之后形成合金。
在本实施例中，具体的，在反应炉中通入氮气气体，在840～850℃的环境下对整个第一组件进行30秒的高温退火处理，从而刻蚀后的第一金属会成为合金，并且相互接触的刻蚀后的第一金属与氮化铝镓层614进行反应之后也可以在其接触面上也形成合金，从而可以降低第一金属与氮化铝镓层614之间的接触电阻。即，降低源极631、漏极632与氮化铝镓层14之间的接触电阻。
步骤605，通过欧姆接触电极窗口619，对复合介质层620和氮化铝镓层614进行干法刻蚀，形成栅极接触孔623，其中，栅极接触孔623穿透氮化铝镓层614。
在本实施例中，采用干法刻蚀的方法，通过欧姆接触电极窗口619，对复合介质层620以及部分的氮化铝镓层614，进行干法刻蚀，进而在第一器件上形成一个栅极接触孔623。其中，栅极接触孔623完全的穿透了复合介质层620，并穿透的氮化铝镓层614，使得栅极接触孔623的底部与氮化铝镓层614的底部的距离H为零。
在本实施例中，形成一个栅极接触孔623之后，栅极接触孔623内会存在 杂质、颗粒以及离子等杂质物，从而可以采用盐酸溶液清洗栅极接触孔623，将栅极接触孔623内的杂质物去除掉。
本实施例通过在对复合介质层620进行干法刻蚀之后，采用DHF+SC1+SC2的方法去除器件上的杂质物；并形成栅极接触孔623之后，采用盐酸溶液将栅 极接触孔623内的杂质物去除掉。从而可以有效的保证了复合介质层的表面以及栅极接触孔623内的清洁，进而保证了氮化镓半导体器件的性能。
步骤606、在本实施例中，具体的，采用磁控溅射镀膜工艺，在栅极接触孔 623和栅极接触孔623的外边缘沉积Ni/Au作为第二金属，金属厚度为0.01～0.04μm/0.08～0.4μm；从而构成了栅极633。此时，为了更清楚表达本发明内容，命名此时获得的器件为第二组件。
步骤607，在整个第二组件的表面沉积一层绝缘层640。
在本实施例中，具体的，在整个第二组件的表面沉积一层二氧化硅(SiO2)，厚度可例如为5000埃，形成二氧化硅层作为一层绝缘层640。其中，二氧化硅在整个器件的表面进行均匀沉积，各处厚度相同，由于源极631、漏极632和栅极633的存在，从而在源极631与栅极633之间的绝缘层640、在栅极633与漏 极632之间的绝缘层640是向下凹陷的，可利用磨平工艺使之平整。
步骤608，对源极接触孔621上方的绝缘层640进行干法刻蚀之后，形成开 孔641。所述栅极33具有凸出于所述栅极接触孔623外的凸出部，所述开 孔641的宽度小于所述凸出部的宽度。
步骤609，在开孔641内、以及从源极接触孔621延伸至栅极接触孔623上方的绝缘层640上沉积场板金属650，形成场板金属层650。
在本实施例中，具体的，可以采用磁控溅射镀膜工艺，在开孔641内、以及从源极接触孔621的外边缘的第一金属直至栅极接触孔623的外边缘的第一金属上方的复合介质层620上沉积场板金属，厚度可例如为10000埃，从而形成场板金属层650。场板金属层650的厚度是均匀的，场板金属层650在开孔 641的位置处、以及源极接触孔621与栅极接触孔623之间的位置处的是向下凹陷的，通过在后续步骤的磨平工艺可使之平整。
本实施例通过在氮化镓外延基底的表面上沉积复合介质层代替现有的氧化硅层作为复合介质层；再利用高温退火处理工艺，使源极、漏极与氮化镓外延层中的氮化铝镓层进行反应之后形成合金，从而使得源极、漏极与氮化铝镓层 的接触面的接触良好，可以有效的降低源极、漏极与氮化铝镓层的接触电阻； 避免出现氮化镓半导体器件的漏电以及软击穿的问题。进一步地，优化栅极的 结构使得栅极穿透整个氮化铝镓层，与CMOS工艺线兼容，调整电场分布，以此来改善器件的耐压。本实施例获得的氮化镓半导体器件可应用于电力电子元件、滤波器、无线电通信元件等技术领域中，具有良好的应用前景。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限 制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员 应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其 中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的 本质脱离本发明各实施例技术方案的精神和范围。

Claims (4)

1.一种氮化镓半导体器件，其特征在于，包括：氮化镓外延层，所述氮化镓外延层包括硅衬底，以及设置于所述硅衬底表面的氮化镓层、设置于所述氮化镓层表面的氮化铝镓层；以及，
设置于所述氮化镓外延层上的复合介质层，所述复合介质层材质为氮化硅和等离子体增强正硅酸乙脂，所述复合介质层的厚度为2000埃；
设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极分别贯穿所述复合介质层与所述氮化镓外延层连接，所述源极和漏极包括第一金属层；所述第一金属层从下至上依次包括：第一钛金属层、铝金属层、第二钛金属层和氮化钛层；其中，所述第一钛金属层的厚度为200埃，所述铝金属层的厚度为1200埃，所述第二钛金属层的厚度为200埃，所述氮化钛层的厚度为200埃；其中，所述栅极包括并列相连的长短两个部分构成的呈现不对称的“异型”栅极，所述栅极较短的部分为增强型第一栅部、较长的部分为耗尽型第二栅部，所述第一栅部、第二栅部均贯穿所述复合介质层与所述氮化镓外延层连接；所述第一栅部的宽度不小于所述第二栅部的宽度；
设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，所述绝缘层的材质为二氧化硅；
在所述绝缘层上形成开孔，所述栅极具有凸出部，所述开孔的宽度小于所述凸出部的宽度；
还包括设置于所述绝缘层上的场板金属层，所述场板金属层贯穿所述绝缘层与所述源极连接。
2.一种氮化镓半导体器件的制备方法，其特征在于，包括如下步骤：
提供一氮化镓外延层，其中，所述氮化镓外延层包括由下而上依次设置的硅衬底层、氮化镓层和氮化铝镓层；
在所述氮化镓外延层表面沉积氮化硅和等离子体增强正硅酸乙脂，形成复合介质层，所述复合介质层的厚度为2000埃；
源极接触孔和漏极接触孔的获得：刻蚀所述复合介质层，以形成相互独立的源极接触孔和漏极接触孔，所述源极接触孔、所述漏极接触孔贯穿所述复合介质层到达所述氮化铝镓层；在所述源极接触孔和所述漏极接触孔内、以及所述复合介质层的表面上，沉积第一金属，以获得源极、漏极，所述源极和漏极包括第一金属层；所述第一金属层从下至上依次包括：第一钛金属层、铝金属层、第二钛金属层和氮化钛层；其中，所述第一钛金属层的厚度为200埃，所述铝金属层的厚度为1200埃，所述第二钛金属层的厚度为200埃，所述氮化钛层的厚度为200埃；
对所述第一金属进行光刻和刻蚀，形成欧姆接触电极窗口；此时获得第一组件；
对所述第一组件进行高温退火处理，以使得容置在所述源极接触孔和所述漏极接触孔内的所述第一金属形成合金并与所述氮化铝镓层进行反应；
栅极接触孔的获得：通过所述欧姆接触电极窗口，对所述复合介质层和所述氮化铝镓层进行干法刻蚀，形成栅极接触孔，其中，所述栅极接触孔贯穿所述复合介质层、所述氮化铝镓层；
在所述栅极接触孔和所述栅极接触孔的外边缘沉积第二金属件，以获得栅极，此时获得第二组件；其中栅极的一部分突出于所述复合介质层顶部，所述栅极贯穿所述氮化铝镓层与所述氮化镓层连接；所述栅极包括并列相连的长短两个部分构成的呈现不对称的“异型”栅极，所述栅极较短的部分为增强型第一栅部、较长的部分为耗尽型第二栅部，所述第一栅部、第二栅部均贯穿所述复合介质层与所述氮化镓外延层连接；所述第一栅部的宽度不小于所述第二栅部的宽度；
在所述第二组件的表面沉积一层绝缘层；
在所述绝缘层上进行干法刻蚀，以形成开孔，所述开孔与所述源极接触孔对应；
在所述开孔以及所述绝缘层上沉积场板金属层，所述场板金属层的投影至少覆盖所述开孔、以及从所述源极接触孔至所述栅极接触孔之间的区域。
3.根据权利要求2所述一种氮化镓半导体器件的制备方法，其特征在于，所述高温退火处理步骤为：在保护氛围下，在840～850℃的温度下保持30～60秒。
4.根据权利要求2所述一种氮化镓半导体器件的制备方法，所述栅极由第二金属组成，所述第二金属为Ni、Au合金。
CN201710488976.1A 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法 Active CN107248526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710488976.1A CN107248526B (zh) 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710488976.1A CN107248526B (zh) 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN107248526A CN107248526A (zh) 2017-10-13
CN107248526B true CN107248526B (zh) 2020-10-16

Family

ID=60018710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710488976.1A Active CN107248526B (zh) 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN107248526B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683405A (zh) * 2011-03-18 2012-09-19 富士通半导体股份有限公司 半导体器件、制造方法以及晶体管电路
CN104934476A (zh) * 2014-03-19 2015-09-23 株式会社东芝 半导体装置及其制造方法
CN105720097A (zh) * 2016-04-28 2016-06-29 中国科学院半导体研究所 增强型高电子迁移率晶体管及制备方法、半导体器件
CN106601809A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓场效应晶体管及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5845638B2 (ja) * 2011-06-02 2016-01-20 住友電気工業株式会社 半導体装置
CN106601806A (zh) * 2015-10-15 2017-04-26 北京大学 一种半导体器件及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683405A (zh) * 2011-03-18 2012-09-19 富士通半导体股份有限公司 半导体器件、制造方法以及晶体管电路
CN104934476A (zh) * 2014-03-19 2015-09-23 株式会社东芝 半导体装置及其制造方法
CN106601809A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓场效应晶体管及其制作方法
CN105720097A (zh) * 2016-04-28 2016-06-29 中国科学院半导体研究所 增强型高电子迁移率晶体管及制备方法、半导体器件

Also Published As

Publication number Publication date
CN107248526A (zh) 2017-10-13

Similar Documents

Publication Publication Date Title
CN102709321A (zh) 增强型开关器件及其制造方法
CN107240604A (zh) 氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN106298887A (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN106257686A (zh) 半导体器件及其制造方法
WO2018233660A1 (zh) 氮化镓半导体器件及其制备方法
CN107316892B (zh) 氮化镓半导体器件及其制备方法
CN107293576B (zh) 氮化镓半导体器件及其制备方法
CN107275385B (zh) 氮化镓半导体器件及其制备方法
CN107230722A (zh) 高电子迁移率晶体管及其制作方法
CN118738116A (zh) 一种数字刻蚀凹槽栅增强型GaN HEMT器件及其制备方法
CN107293577B (zh) 氮化镓半导体器件及其制备方法
CN107293578B (zh) 氮化镓半导体器件及其制备方法
CN107316894B (zh) 氮化镓半导体器件及其制备方法
CN107331696A (zh) 氮化镓半导体器件及其制备方法
CN107248526B (zh) 氮化镓半导体器件及其制备方法
CN107248524B (zh) 氮化镓半导体器件及其制备方法
CN107393963B (zh) 氮化镓半导体器件及其制备方法
CN107230614B (zh) 氮化镓半导体器件的制备方法
CN107248525B (zh) 氮化镓半导体器件及其制备方法
TWI409951B (zh) 增強型氮化鎵系金氧半場效電晶體
CN107437560B (zh) 氮化镓半导体器件及其制备方法
CN107275384B (zh) 氮化镓半导体器件及其制备方法
CN107316891A (zh) 氮化镓半导体器件及其制备方法
CN107393962A (zh) 氮化镓半导体器件及其制备方法
CN107275386A (zh) 氮化镓半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210201

Address after: 518000 s1704, building 17, merchants Garden City, Liuhe community, Pingshan street, Pingshan District, Shenzhen City, Guangdong Province

Patentee after: SHENZHEN JINGXIANG TECHNOLOGY Co.,Ltd.

Patentee after: Suzhou Chenhua Semiconductor Technology Co.,Ltd.

Address before: 518052 Room 201, building a, No.1 Qianhai 1st Road, Shenzhen Qianhai Shenzhen Hong Kong cooperation zone, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN JINGXIANG TECHNOLOGY Co.,Ltd.