[go: up one dir, main page]

CN107045989A - 一种半导体元件的封装方法及封装结构 - Google Patents

一种半导体元件的封装方法及封装结构 Download PDF

Info

Publication number
CN107045989A
CN107045989A CN201611183678.3A CN201611183678A CN107045989A CN 107045989 A CN107045989 A CN 107045989A CN 201611183678 A CN201611183678 A CN 201611183678A CN 107045989 A CN107045989 A CN 107045989A
Authority
CN
China
Prior art keywords
layer
dao
injection molding
thermal insulation
packing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611183678.3A
Other languages
English (en)
Inventor
江汉
江一汉
徐振杰
曹周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN201611183678.3A priority Critical patent/CN107045989A/zh
Publication of CN107045989A publication Critical patent/CN107045989A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体元件的封装方法及封装结构。封装方法包括以下步骤：S1：将引线框架和焊接于引线框架的基岛正面的芯片注塑封装，保持基岛的背面外露于注塑封装层；S2：在所述基岛的背面形成绝缘导热层；S3：在所述绝缘导热层的表面形成金属散热层。基岛不被塑胶封装，芯片产生的热量可以从基岛通过绝缘导热层和金属散热层快速散发，最外侧的金属散热层可以极大地提高基岛的散热性能，绝缘导热层可以保持基岛和金属散热层之间的绝缘，避免基岛短路。

Description

一种半导体元件的封装方法及封装结构
技术领域
本发明涉及半导体的技术领域，尤其涉及一种半导体元件的封装方法及封装结构。
背景技术
用于驱动的功率半导体元件的工作电流一般都很大，工作时的产生的热量很大，因此，对散热的要求很高。现有的半导体元件在封装的时候，一般将芯片焊接在引线框架的基岛上后，基岛和芯片都被环氧树脂封装材料等注塑封装在注塑封装层里，形成一个稳固的半导体元件。对于用于控制的控制类半导体元件，由于工作时产热比较小，因此此种封装结构的散热可以满足要求，但是对于大功率半导体元件而言，芯片产生的热量被注塑封装层包裹后散发很慢，会导致芯片温度太高，损坏半导体元件。
发明内容
本发明的第一目的在于提出一种半导体元件的封装方法，提高了半导体元件的散热功能。
为达此目的，本发明采用以下技术方案：
一种半导体元件的封装方法，包括以下步骤：
S1：将引线框架和焊接于引线框架的基岛正面的芯片注塑封装，保持基岛的背面外露于注塑封装层；
S2：在所述基岛的背面形成绝缘导热层；
S3：在所述绝缘导热层的表面形成金属散热层。
进一步的，步骤S2具体包括：
S21：在所述基岛的背面设置绝缘导热材料；
S22：固化所述绝缘导热材料形成所述绝缘导热层。
进一步的，所述绝缘导热材料通过涂覆、灌封或注塑等方式设置于所述基岛的背面。
进一步的，所述绝缘导热材料为环氧树脂封装材料。
进一步的，步骤S3具体包括：通过溅镀或3D打印的方法将金属材料固定于所述绝缘导热层的表面形成所述金属散热层。
进一步的，所述金属材料为铜或铝。
进一步的，所述绝缘导热层低于注塑封装层的表面。
进一步的，所述绝缘导热层的厚度为0.1-0.2mm，所述金属散热层的外表面凸出于所述注塑封装层的表面或与所述注塑封装层的表面持平。
进一步的，所述金属散热层的区域从所述绝缘导热层向外延伸到注塑封装层的表面。
本发明的第二目的在于提出一种半导体元件的封装结构，提高了半导体元件的散热功能。
为达此目的，本发明采用以下技术方案：
一种半导体元件的封装结构，包括引线框架和焊接于引线框架的基岛正面的芯片，所述引线框架和所述芯片注塑封装，且所述引线框架的基岛的背面外露于注塑封装层，所述基岛的背面向外依次设置有绝缘导热层和金属散热层。
有益效果：本发明提供了一种半导体元件的封装方法及封装结构。封装方法包括以下步骤：S1：将引线框架和焊接于引线框架的基岛正面的芯片注塑封装，保持基岛的背面外露于注塑封装层；S2：在所述基岛的背面形成绝缘导热层；S3：在所述绝缘导热层的表面形成金属散热层。基岛不被塑胶封装，芯片产生的热量可以从基岛通过绝缘导热层和金属散热层快速散发，最外侧的金属散热层可以极大地提高基岛的散热性能，绝缘导热层可以保持基岛和金属散热层之间的绝缘，避免基岛短路。
附图说明
图1是本发明提供的半导体封装元件的生产流程图。
图2是本发明提供的半导体封装元件的绝缘导热层的生产流程图。
图3是本发明提供的半导体封装元件的注塑封装后的结构示意图。
图4是本发明提供的半导体封装元件的注塑封装后的剖视图。
图5是图4的A处的局部放大图。
图6是本发明提供的半导体封装元件的形成绝缘导热层后的结构示意图。
图7是本发明提供的半导体封装元件的形成绝缘导热层后的剖视图。
图8是图7的B处的局部放大图。
图9是本发明提供的半导体封装元件的形成金属散热层后的结构示意图。
图10是本发明提供的半导体封装元件的形成金属散热层后的剖视图。
图11是图10的C处的局部放大图。
图12是本发明提供的半导体封装元件在整个背面均形成金属散热层后的结构示意图。
图13是本发明提供的半导体封装元件在整个背面均形成金属散热层后的剖视图。
图14是使用溅镀的方式在绝缘散热层的表面形成金属散热层的示意图。
其中：
1-引线框架，11-基岛，2-芯片，3-注塑封装层，4-绝缘导热层，5-金属散热层。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
本发明提供了一种半导体元件的封装方法，如图1所示，包括以下步骤：
S1：将引线框架1和焊接于引线框架1的基岛11正面的芯片2注塑封装，保持基岛11的背面外露于注塑封装层3，如图3-图5所示；
S2：在基岛11的背面形成绝缘导热层4，如图6-图8所示；
S3：在绝缘导热层4的表面形成金属散热层5，如图9-图11所示。
基岛11的背面不被注塑封装层3包裹，芯片2产生的热量可以直接通过基岛11的背面传到绝缘导热层4和金属散热层5上，利用金属散热层5良好的散热性能及时将芯片的热量散发出去，提高半导体元件的散热性能，绝缘导热层4可以保持基岛11和金属散热层5之间绝缘，避免基岛11短路。此方法工艺简单，生产成本低。
为了便于形成绝缘导热层4，如图2所示，步骤S2可以具体包括：
S21：在基岛11的背面设置绝缘导热材料；具体而言，绝缘导热材料可以为环氧树脂封装材料等，环氧树脂封装材料的热阻比较低，绝缘性能比较好，在厚度较薄时可以兼顾散热和绝缘的需求，当然，绝缘导热材料也可以为其他的材料，只要具有较低的热阻和较高的绝缘性能即可。绝缘导热材料可以通过涂覆的方式设置于基岛11的背面，操作比较简单，也可以是通过灌封或注塑等方式设置在基岛11的背面，厚度的精度更高。
S22：固化绝缘导热材料形成绝缘导热层4。环氧树脂封装材料一般是通过高温烘干进行固化，其他绝缘导热材料可以根据材料的特性进行相应的固化处理。
为了便于形成金属散热层4，步骤S3可以具体包括：通过溅镀方法将金属材料固定于绝缘导热层4的表面形成金属散热层5，如图14所示，溅镀一般是在真空环境下，通入适当的惰性气体作为媒介，靠惰性气体加速撞击靶材，使靶材表面原子被撞击出来(本发明中为游离的金属材料)，并利用电磁场使得游离的靶材原子沉积在需要镀膜的物体的表面，形成镀膜。金属材料还可以通过3D打印的方法固定于绝缘导热层4的表面形成金属散热层5，以上方法均能在绝缘导热层4的表面牢固地形成一层金属散热层5。金属材料可以选择为铜或铝，散热性能和抗锈蚀性能均比较好。
半导体元件在封装时，基岛11的背面可以低于注塑封装层3的表面，即基岛11的背面也内陷在注塑封装层3，但是保持外露状态，基岛11的背面形成绝缘导热层4后，绝缘导热层4仍然低于注塑封装层3的表面，以便于在凹坑中填充金属散热层5，金属散热层5形成后，可以牢固地将绝缘导热层4封闭在内部，保持半导体元件的良好的结构性能。由于绝缘导热层的热阻比金属散热层要大一些，因此，绝缘导热层4的厚度越薄越有利于散热，但是为了保持高压绝缘的需要，防止芯片损坏，绝缘导热层4的厚度不能太薄，在0.1-0.2mm之间比较合适。在金属散热层5的外部可能需要继续贴附散热片，金属散热层5的热量必须能很容易的传输到散热片上，因此，金属散热层5的外表面需要凸出于注塑封装层3的表面或与注塑封装层3的表面持平，使得金属散热层5和散热片之间直接抵接，提高散热性能，减少散热阻力。如果金属散热层5的表面低于注塑封装层3的表面，金属散热层5和散热片之间的空气的高热阻会阻碍散热，降低散热性能。
金属散热层5可以不仅仅设置在绝缘导热层4上，如图12和图13所示，金属散热层的区域可以从绝缘导热层4向外延伸到注塑封装层3的表面，增大散热面积，提高散热性能。
本发明还提供了一种半导体元件的封装结构，如图9-图11所示，包括引线框架1和焊接于引线框架1的基岛11正面的芯片2，引线框架1和芯片2注塑封装，且引线框架1的基岛11的背面外露于注塑封装层3，基岛11的背面向外依次设置有绝缘导热层4和金属散热层5。基岛11的背面不被注塑封装层3包裹，芯片2产生的热量可以直接通过基岛11的背面传到绝缘导热层4和金属散热层5上，利用金属散热层5良好的散热性能及时将芯片的热量散发出去，提高半导体元件的散热性能，绝缘导热层4可以保持基岛11和金属散热层5之间绝缘，避免基岛11短路，结构简单，便于制造。
以上内容仅为本发明的较佳实施例，对于本领域的普通技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种半导体元件的封装方法，其特征在于，包括以下步骤：
S1：将引线框架(1)和焊接于引线框架(1)的基岛(11)正面的芯片(2)注塑封装，保持基岛(11)的背面外露于注塑封装层(3)；
S2：在所述基岛(11)的背面形成绝缘导热层(4)；
S3：在所述绝缘导热层(4)的表面形成金属散热层(5)。
2.如权利要求1所述的封装方法，其特征在于，步骤S2具体包括：
S21：在所述基岛(11)的背面设置绝缘导热材料；
S22：固化所述绝缘导热材料形成所述绝缘导热层(4)。
3.如权利要求2所述的封装方法，其特征在于，所述绝缘导热材料通过涂覆、灌封或注塑等方式设置于所述基岛(11)的背面。
4.如权利要求2所述的封装方法，其特征在于，所述绝缘导热材料为环氧树脂封装材料。
5.如权利要求1所述的封装方法，其特征在于，步骤S3具体包括：通过溅镀或3D打印的方法将金属材料固定于所述绝缘导热层(4)的表面形成所述金属散热层(5)。
6.如权利要求5所述的封装方法，其特征在于，所述金属材料为铜或铝。
7.如权利要求1所述的封装方法，其特征在于，所述绝缘导热层(4)低于注塑封装层(3)的表面。
8.如权利要求7所述的封装方法，其特征在于，所述绝缘导热层(4)的厚度为0.1-0.2mm，所述金属散热层(5)的外表面凸出于所述注塑封装层(3)的表面或与所述注塑封装层(3)的表面持平。
9.如权利要求7所述的封装方法，其特征在于，所述金属散热层(5)的区域从所述绝缘导热层(4)向外延伸到注塑封装层(3)的表面。
10.一种半导体元件的封装结构，其特征在于，包括引线框架(1)和焊接于引线框架(1)的基岛(11)正面的芯片(2)，所述引线框架(1)和所述芯片(2)注塑封装，且所述引线框架(1)的基岛(11)的背面外露于注塑封装层(3)，所述基岛(11)的背面向外依次设置有绝缘导热层(4)和金属散热层(5)。
CN201611183678.3A 2016-12-20 2016-12-20 一种半导体元件的封装方法及封装结构 Pending CN107045989A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611183678.3A CN107045989A (zh) 2016-12-20 2016-12-20 一种半导体元件的封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611183678.3A CN107045989A (zh) 2016-12-20 2016-12-20 一种半导体元件的封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN107045989A true CN107045989A (zh) 2017-08-15

Family

ID=59543273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611183678.3A Pending CN107045989A (zh) 2016-12-20 2016-12-20 一种半导体元件的封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN107045989A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097079A (zh) * 2021-03-31 2021-07-09 光华临港工程应用技术研发(上海)有限公司 一种功率半导体模块制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100133667A1 (en) * 2008-11-28 2010-06-03 Mitsubishi Electric Corporation Power semiconductor module
CN204375722U (zh) * 2014-12-23 2015-06-03 杰群电子科技（东莞）有限公司 一种半导体封装结构
CN105960709A (zh) * 2014-02-03 2016-09-21 住友电木株式会社 导热片和半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100133667A1 (en) * 2008-11-28 2010-06-03 Mitsubishi Electric Corporation Power semiconductor module
CN105960709A (zh) * 2014-02-03 2016-09-21 住友电木株式会社 导热片和半导体装置
CN204375722U (zh) * 2014-12-23 2015-06-03 杰群电子科技（东莞）有限公司 一种半导体封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097079A (zh) * 2021-03-31 2021-07-09 光华临港工程应用技术研发(上海)有限公司 一种功率半导体模块制造方法
CN113097079B (zh) * 2021-03-31 2023-11-17 光华临港工程应用技术研发(上海)有限公司 一种功率半导体模块制造方法

Similar Documents

Publication Publication Date Title
JP6875422B2 (ja) モールド経由の冷却チャネルを有する半導体デバイスアセンブリ
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
US7776648B2 (en) High thermal performance packaging for circuit dies
CN108292637A (zh) 多基准集成式散热器（ihs）解决方案
JP2005109100A (ja) 半導体装置およびその製造方法
CN106684057B (zh) 芯片封装结构及其制造方法
CN110763059B (zh) 一种超薄均温板及其制造方法
JP6024750B2 (ja) 半導体モジュール
TW200623365A (en) Heat dissipating semiconductor package and fabrication method thereof
CN106356341A (zh) 一种半导体装置及制造方法
JP2012156450A (ja) 半導体装置および半導体装置の製造方法
CN209328886U (zh) 石墨烯基ipm模块的先进封装结构
CN107045989A (zh) 一种半导体元件的封装方法及封装结构
CN104681512A (zh) 一种倒装芯片封装散热结构及其制备方法
WO2018113290A1 (zh) 半导体元件以及制造方法
CN109786345B (zh) 石墨烯基ipm模块的先进封装结构及加工工艺
CN100573856C (zh) 增进散热效益的卷带式半导体封装构造
TW201340406A (zh) 發光二極體封裝結構及其製造方法
CN213071115U (zh) 一种用于电子器件温度控制的新型相变材料封装结构
JP2008181922A (ja) 熱伝導基板、その製造方法および熱伝導基板を用いた半導体装置
JP4492257B2 (ja) 半導体モジュールおよびその製造方法
JP5308107B2 (ja) 回路装置の製造方法
CN204696099U (zh) 一种智能功率模块用散热片及智能功率模块
JP2016115806A (ja) 半導体装置
CN221727099U (zh) 混合封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170815

RJ01 Rejection of invention patent application after publication