CN106898656A - 低电容tvs二极管及其制造方法 - Google Patents
低电容tvs二极管及其制造方法 Download PDFInfo
- Publication number
- CN106898656A CN106898656A CN201710328379.2A CN201710328379A CN106898656A CN 106898656 A CN106898656 A CN 106898656A CN 201710328379 A CN201710328379 A CN 201710328379A CN 106898656 A CN106898656 A CN 106898656A
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- implantation region
- region
- type implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 238000000034 method Methods 0.000 title abstract description 9
- 230000008569 process Effects 0.000 abstract description 6
- 230000006872 improvement Effects 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 239000002184 metal Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 9
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 230000001052 transient effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种低电容TVS二极管及其制造方法，提出了一种低电容TVS二极管，在传统TVS基础上，通过工艺改进使三支TVS集成并联到一起，降低了器件寄生电容，器件面积小，工艺难度低，减小了器件制造成本。改进后的TVS器件的保护特性和可靠性都得到了提升。
Description
技术领域
本发明涉及导体芯片制造工艺技术领域，更具体的说，它涉及一种低电容TVS二极管及其制造方法。
背景技术
瞬态电压抑制器(TVS)是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。静电放电(ESD)以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰，瞬态电压抑制器(TVS)通常用来保护敏感电路受到浪涌的冲击。基于不同的应用，瞬态电压抑制器可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。为
低电容TVS适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。为了改善TVS的反向特性，提高器件可靠性。通常采用保护环结构和金属场板结构。但是这两种结构引入的附加电容大,而且器件面积大,降低了器件性提高了器件制造成本。
发明内容
针对现有技术存在的不足，本发明的目的在于提供一种低电容TVS二极管及其制造方法，该低电容TVS二极管及其制造方法能够提高器件性能，并且降低器件制造成本。
为实现上述目的，本发明提供了如下技术方案：一种低电容TVS二极管，包括位于背面的背面金属层，所述背面金属层上设置有P型硅片制成的P+衬底层，所述P+衬底层上设置有P型外延层，所述P型外延层上设置有介质层，所述介质层上设置有正面金属层；
还包括第一N型注入区、第二N型注入区以及第一P型注入区；
所述第一N型注入区贯穿所述P型外延层，且所述第一N型注入区插入所述P+衬底层，所述第二N型注入区从所述P型外延层与所述介质层的接触面上插入所述P型外延层中，所述第一P型注入区位于所述第二N型注入区中，并在第二N型注入区与介质层的接触面上插入第二N型注入区中；
所述介质层上设置有两个介质空，所述正面金属层通过所述介质孔分别与第一P型注入区和第一N型注入区连接。
本发明进一步设置为：一种制造上述低电容TVS二极管的制造方法：
a、在P型硅片制成的P+衬底层的上面制备P型外延层，并对P型外延层的上面进行热氧化形成二氧化硅氧化层；
b、在二氧化硅氧化层上面使用光刻胶作为掩膜；
c、在光刻胶上通过干法/湿法刻蚀形成第一N型注入区；
d、去除光刻胶，对第一N型注入区进行N型注入，热扩散；
e、使用光刻胶作为掩膜，干法/湿法刻蚀形成第一P型注入区，对第一P型注入区进行P型注入；
f、使用光刻胶作为掩膜，干法/湿法刻蚀形成第二N型注入区，并对第二N型注入区进行N型注入；
g、去除光刻胶和二氧化硅氧化层；
h、在P型外延层上制备介质层；
i、制备介质孔，在介质层上制备背面金属。
综上所述，本发明具有以下有益效果：本发明提出了一种低电容TVS二极管，在传统TVS基础上，通过工艺改进使三支TVS集成并联到一起，降低了器件寄生电容，器件面积小，工艺难度低，减小了器件制造成本。改进后的TVS器件的保护特性和可靠性都得到了提升。
附图说明
图1为实施例中的等效电路图；
图2为a步骤的结构示意图；
图3为b步骤的结构示意图；
图4为c步骤的结构示意图；
图5为d步骤的结构示意图；
图6为e步骤的结构示意图；
图7为f步骤的结构示意图；
图8为g步骤的结构示意图；
图9为h步骤的结构示意图；
图10为i步骤的结构示意图。
图中：1、背面金属层；2、P+衬底层；3、P型外延层；4、介质层；5、正面金属层；6、第一N型注入区；7、第二N型注入区；8、第一P型注入区；9、介质孔；10、二氧化硅氧化层；11、光刻胶。
具体实施方式
下面结合附图对本发明作进一步详细说明。
实施例：一种低电容TVS二极管及其制造方法，其中该低电容TVS二极管的结构如图10所示，其等效电路图如图1所示。
包括位于背面的背面金属层，背面金属层上设置有P型硅片制成的P+衬底层，P+衬底层上设置有P型外延层，P型外延层上设置有介质层，介质层上设置有正面金属层。
还包括第一N型注入区、第二N型注入区以及第一P型注入区。
第一N型注入区贯穿P型外延层，且第一N型注入区插入P+衬底层，第二N型注入区从P型外延层与介质层的接触面上插入P型外延层中，第一P型注入区位于第二N型注入区中，并在第二N型注入区与介质层的接触面上插入第二N型注入区中。
介质层上设置有两个介质空，正面金属层通过介质孔分别与第一P型注入区和第一N型注入区连接。
制造该低电容TVS二极管的制造方法如下：
a、如图2所示，在P型硅片制成的P+衬底层的上面制备P型外延层，并对P型外延层的上面进行热氧化形成二氧化硅氧化层；
b、如图3所示，在二氧化硅氧化层上面使用光刻胶作为掩膜；
c、如图4所示，在光刻胶上通过干法/湿法刻蚀形成第一N型注入区；
d、如图5所示，去除光刻胶，对第一N型注入区进行N型注入，热扩散；
e、如图6所示，使用光刻胶作为掩膜，干法/湿法刻蚀形成第一P型注入区，对第一P型注入区进行P型注入；
f、如图7所示，使用光刻胶作为掩膜，干法/湿法刻蚀形成第二N型注入区，并对第二N型注入区进行N型注入；
g、如图8所示，去除光刻胶和二氧化硅氧化层；
h、如图9所示，在P型外延层上制备介质层；
i、如图10所示，制备介质孔，在介质层上制备背面金属。
综上所述：本发明提出了一种低电容TVS二极管，在传统TVS基础上，通过工艺改进使三支TVS集成并联到一起，降低了器件寄生电容，器件面积小，工艺难度低，减小了器件制造成本
以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (2)
1.一种低电容TVS二极管，其特征在于：
包括位于背面的背面金属层，所述背面金属层上设置有P型硅片制成的P+衬底层，所述P+衬底层上设置有P型外延层，所述P型外延层上设置有介质层，所述介质层上设置有正面金属层；
还包括第一N型注入区、第二N型注入区以及第一P型注入区；
所述第一N型注入区贯穿所述P型外延层，且所述第一N型注入区插入所述P+衬底层，所述第二N型注入区从所述P型外延层与所述介质层的接触面上插入所述P型外延层中，所述第一P型注入区位于所述第二N型注入区中，并在第二N型注入区与介质层的接触面上插入第二N型注入区中；
所述介质层上设置有两个介质孔，所述正面金属层通过所述介质孔分别与第一P型注入区和第一N型注入区连接。
2.一种制造权利要求1所述的低电容TVS二极管的制造方法，其特征在于：
a、在P型硅片制成的P+衬底层的上面制备P型外延层，并对P型外延层的上面进行热氧化形成二氧化硅氧化层；
b、在二氧化硅氧化层上面使用光刻胶作为掩膜；
c、在光刻胶上通过干法/湿法刻蚀形成第一N型注入区；
d、去除光刻胶，对第一N型注入区进行N型注入，热扩散；
e、使用光刻胶作为掩膜，干法/湿法刻蚀形成第一P型注入区，对第一P型注入区进行P型注入；
f、使用光刻胶作为掩膜，干法/湿法刻蚀形成第二N型注入区，并对第二N型注入区进行N型注入；
g、去除光刻胶和二氧化硅氧化层；
h、在P型外延层上制备介质层；
i、制备介质孔，在介质层上制备背面金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710328379.2A CN106898656A (zh) | 2017-05-11 | 2017-05-11 | 低电容tvs二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710328379.2A CN106898656A (zh) | 2017-05-11 | 2017-05-11 | 低电容tvs二极管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106898656A true CN106898656A (zh) | 2017-06-27 |
Family
ID=59197375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710328379.2A Pending CN106898656A (zh) | 2017-05-11 | 2017-05-11 | 低电容tvs二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106898656A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108063138A (zh) * | 2017-12-14 | 2018-05-22 | 深圳市晶特智造科技有限公司 | 瞬态电压抑制器及其制作方法 |
| CN109360822A (zh) * | 2018-09-19 | 2019-02-19 | 盛世瑶兰（深圳）科技有限公司 | 一种瞬态电压抑制器及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1976028A (zh) * | 2005-11-28 | 2007-06-06 | 株式会社东芝 | Esd保护元件 |
| CN103050545A (zh) * | 2011-10-14 | 2013-04-17 | 上海韦尔半导体股份有限公司 | Tvs二极管及其制作方法 |
-
2017
- 2017-05-11 CN CN201710328379.2A patent/CN106898656A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1976028A (zh) * | 2005-11-28 | 2007-06-06 | 株式会社东芝 | Esd保护元件 |
| CN103050545A (zh) * | 2011-10-14 | 2013-04-17 | 上海韦尔半导体股份有限公司 | Tvs二极管及其制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108063138A (zh) * | 2017-12-14 | 2018-05-22 | 深圳市晶特智造科技有限公司 | 瞬态电压抑制器及其制作方法 |
| CN108063138B (zh) * | 2017-12-14 | 2020-12-22 | 嘉兴市龙锋市政建设有限公司 | 瞬态电压抑制器及其制作方法 |
| CN109360822A (zh) * | 2018-09-19 | 2019-02-19 | 盛世瑶兰（深圳）科技有限公司 | 一种瞬态电压抑制器及其制作方法 |
| CN109360822B (zh) * | 2018-09-19 | 2021-04-20 | 张辉 | 一种瞬态电压抑制器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106449634B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN108183101B (zh) | 无回滞效应硅控整流器型esd保护结构及其实现方法 | |
| CN108063137B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN107301994B (zh) | 瞬态电压抑制器及其制作方法 | |
| US20090261883A1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch | |
| CN108054164B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN107359159B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN109256381B (zh) | 瞬时电压抑制装置 | |
| CN108063138B (zh) | 瞬态电压抑制器及其制作方法 | |
| US8859361B1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch | |
| CN108063135A (zh) | 瞬态电压抑制器及其制作方法 | |
| CN107301995B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN106298510B (zh) | 沟槽型瞬态电压抑制器件及其制造方法 | |
| CN107316864B (zh) | 瞬态电压抑制器及其制作方法 | |
| CN106898656A (zh) | 低电容tvs二极管及其制造方法 | |
| CN106298653B (zh) | 双向瞬态电压抑制器件及其制造方法 | |
| CN106298509B (zh) | 瞬态抑制二极管的制造方法和瞬态抑制二极管 | |
| CN108109964B (zh) | 瞬态电压抑制器及其制作方法 | |
| TWI477018B (zh) | 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法 | |
| CN107316863A (zh) | 瞬态电压抑制器及其制作方法 | |
| CN106298773A (zh) | 集成型沟槽瞬态电压抑制器件及其制造方法 | |
| CN108091649A (zh) | 瞬态电压抑制器及其制作方法 | |
| CN210443555U (zh) | 一种集成高密度静电防护芯片 | |
| CN108063136A (zh) | 瞬态电压抑制器及其制作方法 | |
| CN108054165A (zh) | 瞬态电压抑制器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170627 |
|
| RJ01 | Rejection of invention patent application after publication |