CN106898622B - 像素结构 - Google Patents
像素结构 Download PDFInfo
- Publication number
- CN106898622B CN106898622B CN201710208230.0A CN201710208230A CN106898622B CN 106898622 B CN106898622 B CN 106898622B CN 201710208230 A CN201710208230 A CN 201710208230A CN 106898622 B CN106898622 B CN 106898622B
- Authority
- CN
- China
- Prior art keywords
- gate
- drain
- semiconductor layer
- organic semiconductor
- strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 114
- 230000005684 electric field Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- -1 oligothiophene Chemical compound 0.000 claims description 6
- 229920002098 polyfluorene Polymers 0.000 claims description 4
- 229920000123 polythiophene Polymers 0.000 claims description 4
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 3
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 239000004698 Polyethylene Substances 0.000 description 3
- 239000004743 Polypropylene Substances 0.000 description 3
- 239000004372 Polyvinyl alcohol Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000002923 metal particle Substances 0.000 description 3
- 229920002451 polyvinyl alcohol Polymers 0.000 description 3
- 235000019422 polyvinyl alcohol Nutrition 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- HXDOZKJGKXYMEW-UHFFFAOYSA-N 4-ethylphenol Chemical compound CCC1=CC=C(O)C=C1 HXDOZKJGKXYMEW-UHFFFAOYSA-N 0.000 description 2
- 229920002367 Polyisobutene Polymers 0.000 description 2
- 239000004793 Polystyrene Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007765 extrusion coating Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 230000005499 meniscus Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种像素结构，包含数据线、栅极线、主动元件、第二有机半导体层与像素电极。栅极线与数据线交错设置。主动元件电性连接数据线与栅极线。主动元件包含源极、漏极、第一有机半导体层与栅极。源极电性连接于数据线。第一有机半导体层覆盖源极与漏极。第一有机半导体层于源极与漏极之间具有通道宽度方向。栅极设置于第一有机半导体层上，并电性连接栅极线。栅极沿着通道宽度方向突出于第一有机半导体层。第二有机半导体层覆盖数据线并连接于第一有机半导体层。像素电极与漏极电性连接。
Description
技术领域
本发明是有关于一种像素结构，特别是关于一种有机显示装置的像素结构。
背景技术
随着制程技术的进步，各类型的显示器应用不断推陈出新。因应显示器应用的轻、薄、短、小以及可携式等需求，下一世代的显示器应用朝向易携带的趋势发展。在显示器中被大量使用到的薄膜晶体管，其结构设计或是材料的选择更是会直接影响到产品的性能。
一般来说，薄膜晶体管至少具有栅极、源极、漏极以及通道层等构件，其中可透过控制栅极的电压来改变通道层的导电性，以使源极与漏极之间形成导通(开启)或绝缘(关闭)的状态。然而，由于制程因素的影响，靠近薄膜晶体管的通道边缘处与通道中间处的电流特性可能不同，使得薄膜晶体管边缘处的转移特性会提前引发，造成在临界区出现驼峰现象，进而影响薄膜晶体管的电性。
发明内容
本发明提供一种像素结构，包含数据线、栅极线、主动元件、第二有机半导体层与像素电极。栅极线与数据线交错设置。主动元件电性连接数据线与栅极线。主动元件包含源极、漏极、第一有机半导体层与栅极。源极电性连接于数据线。第一有机半导体层覆盖源极与漏极。第一有机半导体层于源极与漏极之间具有通道宽度方向。栅极设置于第一有机半导体层上，并电性连接栅极线。栅极沿着通道宽度方向突出于第一有机半导体层。第二有机半导体层覆盖数据线并连接于第一有机半导体层。像素电极与漏极电性连接。
在一或多个实施例中，源极与漏极之间具有间隙。间隙沿通道宽度方向具有相对的两端部。栅极与第一有机半导体层之间具有堆叠方向，栅极于堆叠方向上与间隙的端部的至少其中之一重叠。
在一或多个实施例中，源极与漏极之间具有间隙。间隙沿通道宽度方向具有相对的两端部。栅极覆盖端部，并且沿着通道宽度方向突出于邻近端部的第一有机半导体层的侧壁。
在一或多个实施例中，第二有机半导体层与数据线的侧壁接触，以及第一有机半导体层与源极和漏极的侧壁接触。
在一或多个实施例中，源极和漏极其中之一者的端部与源极和漏极的另一者之间具有边缘电场区域。栅极覆盖边缘电场区域并突出于第一有机半导体层。
在一或多个实施例中，源极包含至少一第一条状部以及一第一连接部。第一连接部连接数据线与至少一第一条状部。第一连接部与第一条状部之间具有大于0度的夹角。栅极于堆叠方向上与第一条状部至少部分重叠，且未与第一连接部重叠。
在一或多个实施例中，漏极包含两第二条状部以及第二连接部，第二连接部连接两第二条状部，且两第二条状部与第一条状部交替设置，并且栅极于堆叠方向上与两第二条状部至少部分重叠。
在一或多个实施例中，源极包含至少一条状部，漏极包含至少一条状部，且源极的至少一条状部与漏极的至少一条状部之间具有间隙，且栅极覆盖间隙。
在一或多个实施例中，栅极包含二第一子栅极部与第二子栅极部。第二子栅极部连接第一子栅极部。第一子栅极部的宽度大于第二子栅极部的宽度。第一子栅极部于堆叠方向上与源极的条状部的两端部和漏极的条状部的两端部重叠，且第二子栅极部于堆叠方向上与源极的条状部和漏极的条状部部分重叠。
在一或多个实施例中，第一有机半导体层于源极的条状部与漏极的条状部之间更具有通道长度方向，栅极更沿通道长度方向突出于源极的条状部与漏极的条状部。
在一或多个实施例中，第一有机半导体层的材质包含五苯(pentacene)、寡噻吩(oligothiophene)、酞菁(phtalocyanine)、碳六十或其衍生物、多芳胺(polyarylamine)、聚芴(polyfluorene)、聚噻吩(polythiophene)或其衍生物。
本发明另提供一种像素结构，包含基板、第一图案化导电层、图案化有机半导体层、绝缘层、第二图案化导电层与像素电极。第一图案化导电层置于基板上。第一图案化导电层包含数据线、源极与漏极。源极电性连接数据线。图案化有机半导体层覆盖第一图案化导电层。图案化有机半导体层于源极与漏极之间具有一通道宽度方向。绝缘层设置于图案化有机半导体层上。第二图案化导电层设置于图案化有机半导体层与绝缘层上。第二图案化导电层包含栅极线与栅极，栅极电性连接栅极线，且栅极沿着通道宽度方向突出于图案化有机半导体层。像素电极与漏极电性连接。
在一或多个实施例中，源极与漏极之间具有间隙。间隙沿通道宽度方向具有相对的两端部。栅极与图案化有机半导体层之间具有堆叠方向，栅极于堆叠方向上与间隙的端部的至少其中之一重叠。
在一或多个实施例中，图案化有机半导体层与数据线的侧壁、源极的侧壁和漏极的侧壁接触。
在一或多个实施例中，源极包含至少一第一条状部以及第一连接部。第一连接部连接数据线与至少一第一条状部。漏极包含两第二条状部以及一第二连接部。第二连接部连接两第二条状部，且两第二条状部与第一条状部交替设置。其中第一条状部与两第二条状部之间具有间隙，间隙具有相对的两端部。栅极与图案化有机半导体层之间具有一堆叠方向，栅极于堆叠方向上与两端部重叠，并突出于图案化有机半导体层的侧壁。
在一或多个实施例中，源极包含至少一条状部。漏极包含至少一条状部，且源极的至少一条状部与漏极的至少一条状部之间具有间隙，且栅极覆盖间隙。栅极包含第一子栅极部与第二子栅极部。第二子栅极部连接第一子栅极宽部。第一子栅极部的宽度大于第二子栅极部的宽度。第一子栅极部于堆叠方向上与源极的条状部的两端部和漏极的条状部的两端部重叠，且第二子栅极部于堆叠方向上与源极的条状部和漏极的条状部部分重叠。
在一或多个实施例中，图案化有机半导体层于源极的条状部与漏极的条状部之间更具有通道长度方向。栅极更沿通道长度方向突出于源极的条状部与漏极的条状部。
上述实施例的像素结构可改善主动元件的电性。因第一有机半导体层覆盖源极与漏极，且第二有机半导体层覆盖数据线，因此可将源极、漏极与第二有机半导体层隔绝于外界环境，以避免设备腔体被污染的问题。另外，因栅极沿通道宽度方向突出于第一有机半导体层，因此可提高于源极与漏极的端部之间的电场控制能力，以修饰边缘电流，藉此改善驼峰现象。
附图说明
图1A至图4A为本发明第一实施例的像素结构的制造方法于各阶段的上视图。
图1B至图4B分别为图1A至图4A沿线段A-A与B-B的剖面图。
图5为图4A的区域P的放大图。
图6为本发明第二实施例的主动元件的上视图。
图7为本发明第三实施例的主动元件的上视图。
图8为本发明第四实施例的主动元件的上视图。
图9为图8中的主动元件于不同漏极驱动电压下的漏极电流-栅极电压曲线图。
图10与图11为二比较例的主动元件于不同漏极驱动电压下的漏极电流-栅极电压曲线图。
其中，附图标记：
12、14、16、18、22、24、26、28、32、34、36、38：曲线
100：像素结构
120：第一图案化导电层
122：数据线
124：源极
122s、124s、126s、132s：侧壁
122t、124t、126t：上表面
124a、124a：条状部
124b、124b、157：连接部
126：漏极
130：有机半导体层
132：第一有机半导体层
134：第二有机半导体层
140：绝缘层
142、144：有机介电层
150：第二图案化导电层
152：栅极线
154：栅极
155：第一子栅极部
156：第二子栅极部
160：平坦层
170：像素电极
A-A、B-B：线段
d1、d2：距离
Z：堆叠方向
E：边缘电场区域
Ga、Gb、124c、126c：端部
L：通道长度方向
P：区域
V：贯穿孔
T：主动元件
W：通道宽度方向
W1、W2：宽度
θ1、θ2：夹角
具体实施方式
以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与元件在图式中将以简单示意的方式绘示之。
图1A至图4A为本发明第一实施例的像素结构100的制造方法于各阶段的上视图，而图1B至图4B分别为图1A至图4A沿线段A-A与B-B的剖面图。请先参照图1A与图1B。提供一基板110。基板110的材质可为玻璃、石英、有机聚合物、或是其它适用的材料。接着，在基板110上形成第一图案化导电层120。第一图案化导电层120包含数据线122、源极124与漏极126。数据线122与源极124电性连接，而漏极126与源极124相隔一间隙G。在一些实施例中，第一图案化导电层120可以包含有固定线宽的线性图案以及连接于线性图案的分支图案，其中数据线122可以是由此具有固定线宽的线性图案所构成，而源极124与漏极126可以由分支图案所构成。但不以此为限。
第一图案化导电层120的材质可以为金属材料(例如为银)或是其他可导电的材料。在此，第一图案化导电层120的制作方法可以包含于基板110上先形成导电材料层，再将导电材料层图案化以形成第一图案化导电层120。图案化的步骤例如可以包含微影及蚀刻或者激光烧蚀。另外，第一图案化导电层120亦可直接将含金属微粒的溶液利用直接印刷(Direct-Write Printing)的方法形成于基板110上。在其他的实施方式中，基板110上可具有缓冲层(未绘示)，而第一图案化导电层120制作于缓冲层上，缓冲层可减少基板110表面的粗糙度。
接着请参照图2A与图2B。形成有机半导体层130以覆盖第一图案化导电层120。在一些实施例中，有机半导体层130完全覆盖第一图案化导电层120。藉由如此的结构，第一图案化导电层120可与外界环境隔离，因此能够避免第一图案化导电层120于后续制程中污染外界环境(例如设备腔体)。有机半导体层130的制作方法可以包含喷印(Inkjet Printing)法、软性微影印刷(Soft Lithographic Printing)法、光微影图案化(PhotolithographicPatterning)法、平版印刷(Offset Printing)法、旋转涂布(Spin-Coating)法、刮刀涂布(Blade Coating)法、浸涂(Dip Coating)法、薄镀(Curtain Coating)法、液面弯曲式涂布(meniscus coating)法、喷涂(Spray Coating)法或挤压涂布(Extrusion Coating)法。在一些实施例中，有机半导体层130的材质可为五苯(pentacene)、寡噻吩(oligothiophene)、酞菁(phtalocyanine)、碳六十或其衍生物、多芳胺(polyarylamine)、聚芴(polyfluorene)、聚噻吩(polythiophene)或其衍生物。
在本实施例中，有机半导体层130包含第一有机半导体层132与第二有机半导体层134，在本实施例中，第一有机半导体层132与第二有机半导体层134为一体成型。第一有机半导体层132覆盖源极124与漏极126，而第二有机半导体层134覆盖数据线122。更进一步的，第一有机半导体层132接触源极124的侧壁124s与上表面124t以及漏极126的侧壁126s与上表面126t，且第二有机半导体层134接触数据线122的侧壁122s与上表面122t。值得说明的是，第一有机半导体层132位于源极124与漏极126之间(请参照图1B的间隙G的部分)的区域即为通道区(未绘示)。
接着请参照图3A与图3B。形成一绝缘层140于图2A与图2B的结构上。在本实施例中，例如可形成二层有机介电层142与144。有机介电层142可为低介电系数有机介电层，而有机介电层144可为高介电系数有机介电层。在一些实施例中，有机介电层142的材质可为聚酸甲酯(polymethylmethacrylate,PMMA)、聚异丁烯(polyisobutylene,PIB)、聚乙烯(polyethylene,PE)、聚丙烯(polypropylene,PP)、聚苯乙烯(polystyrene,PS)、聚(4-乙基苯酚)(poly-4-vinylphenol,PVP)、聚乙烯醇(polyvinylalcohol,PVA)或其共聚物。有机介电层144的材质可为聚对二甲苯(parylene)。
接着，形成第二图案化导电层150于绝缘层140上。第二图案化导电层150包含栅极线152与栅极154。栅极线152与栅极154电性连接。在一些实施例中，第二图案化导电层150可以包含有固定线宽的线性图案以及连接于线性图案的分支图案，其中栅极线152可以是由此具有固定线宽的线性图案所构成，而栅极154可以由分支图案所构成。但不以此为限。
第二图案化导电层150的材质可以为金属材料(例如为金)或是其他可导电的材料。在此，第二图案化导电层150的制作方法可以包含于绝缘层140上先形成导电材料层，再将导电材料层图案化以形成第二图案化导电层150。形成导电材料层的步骤例如可以包含将金属微粒以涂布的方式形成于绝缘层140上。图案化的步骤例如可以包含微影及蚀刻或者激光烧蚀。在另一实施例中，第二图案化导电层150亦可直接将含金属微粒的溶液利用直接印刷(Direct-Write Printing)的方法形成于绝缘层140上。
接着请参照图4A与图4B。形成平坦层160于图3A与图3B的结构上。平坦层160的材质可与有机介电层142与144相同或不同。接着，形成像素电极170于平坦层160上，并电性连接至漏极126。举例而言，可先在平坦层160、有机介电层142与144以及有机半导体层130中形成贯穿孔V，接着形成一层导电材料层，再将导电材料层图案化为像素电极170。如此一来，像素结构100的制程即完成。
请一并参照图4A至图5，其中图5为图4A的区域P的放大图。从结构的角度来看，像素结构100包含数据线122、栅极线152、主动元件T、第二有机半导体层134与像素电极170。栅极线152与数据线122交错设置。主动元件T电性连接数据线122与栅极线152。主动元件T包含源极124、漏极126、第一有机半导体层132与栅极154。源极124电性连接于数据线122。第一有机半导体层132覆盖源极124与漏极126。第一有机半导体层132于源极124与漏极126之间具有通道宽度方向W。栅极154设置于第一有机半导体层132上，并电性连接栅极线152。栅极154沿着通道宽度方向W突出于第一有机半导体层132。例如在图5中，栅极154突出于第一有机半导体层132一距离d1，此距离d1可为约5微米，然而本发明不以此为限。第二有机半导体层134覆盖数据线122并连接于第一有机半导体层132。像素电极170与漏极126电性连接。
本实施例的像素结构100可改善主动元件T的电性。具体而言，在主动元件T的组成中，源极124与漏极126的材质可选择使用银，以与有机半导体层130之间具有良好的电性匹配。然而因银电极可能有污染设备腔体的问题，因此有机半导体层130可覆盖银材料(如上所述，第一有机半导体层132覆盖源极124与漏极126，且第二有机半导体层134覆盖数据线122)，隔绝银与外界环境，以避免银污染环境。不过，当第一有机半导体层132覆盖源极124与漏极126的端部时，源极124与漏极126的端部之间会产生边缘电流(Fringe Currents)。这些边缘电流会使得主动元件T的漏极电流-栅极电压曲线(Id-Vg Curve)图出现驼峰(Hump)现象，其指的是漏极电流于Id-Vg曲线图中分阶段上升，而产生不必要的电流消耗。然而在本实施例中，因栅极154沿通道宽度方向W突出于第一有机半导体层132，因此可提高于源极124与漏极126的端部之间的电场控制能力，以修饰边缘电流，藉此改善驼峰现象。
在本实施例中，第一图案化导电层120、有机半导体层130、绝缘层140与第二图案化导电层150沿着堆叠方向Z依序形成并堆叠。换言之，堆叠方向Z可为基板110上表面的法线方向。源极124与漏极126之间具有间隙G。间隙G沿通道宽度方向W具有相对的两端部Ga与Gb。栅极154于堆叠方向Z上与间隙G的至少一端部Ga与Gb重叠。例如，在图5中，栅极154于堆叠方向Z上与间隙G的两端部Ga与Gb皆重叠；另外，栅极154沿通道宽度方向W突出于邻近两端部Ga与Gb的第一有机半导体层132的侧壁132s；因此，可修饰两端部Ga与Gb上方的第一有机半导体层132附近的电流。
请参照图4A与图5。在本实施例中，源极124包含至少一条状部124a与连接部124b。连接部124b连接数据线122与至少一条状部124a。连接部124b与条状部124a之间具有夹角θ1，且夹角θ1大于0度，例如为90度，亦即连接部124b与条状部124a互相垂直，然而本发明不以此为限。另外，漏极126包含至少一条状部126a与连接部126b。连接部126b连接至像素电极170与至少一条状部126a。连接部126b与条状部126a之间具有夹角θ2，且夹角θ2大于0度，例如为90度，亦即连接部126b与条状部126a互相垂直，然而本发明不以此为限。
请参照图5。在本实施例中，栅极154于堆叠方向Z(于图5中为出纸面方向)上与源极124的条状部124a至少部分重叠，例如在图5中栅极154与条状部124a部分重叠，且未与连接部124b重叠。再者，栅极154于堆叠方向Z上亦与漏极126的条状部126a至少部分重叠，例如在图5中栅极154与条状部126a部分重叠，且未与连接部126b重叠。如此的结构不但可增加像素结构100的开口率，因栅极154与条状部124a、126a为部分重叠，因此也不致于增加栅极-源极之间(或者图4A的数据线122与栅极线152之间)的寄生电容。另外，栅极154覆盖间隙G。
请参照图6，其为本发明第二实施例的主动元件T的上视图。图6与图5的差异处在于栅极154的形状。在图6中，栅极154包含二第一子栅极部155与一第二子栅极部156。第二子栅极部156连接第一子栅极部155，例如一个第二子栅极部156位于两个第一子栅极部155之间，因此栅极154由俯视方向(堆叠方向Z)观看为I字型。第一子栅极部155的宽度W1大于第二子栅极部156的宽度W2；更进一步来说，第一子栅极部155的沿者通道长度方向L的宽度W1大于第二子栅极部156的沿者通道长度方向L宽度W2。其中通道长度方向L为第一有机半导体层132在电流(或电子流)的流动方向上的长度的方向，而通道宽度方向W则是第一有机半导体层132中垂直于通道长度方向L的方向。第一子栅极部155于堆叠方向Z上与源极124的条状部124a的两端部124c和漏极126的条状部126a的两端部126c重叠，且第二子栅极部156于堆叠方向Z上与源极124的条状部124a和漏极126的条状部126a部分重叠。以另一角度来看，源极124的端部124c与漏极126的端部126c之间具有边缘电场区域E。边缘电场为导电体靠近边缘的区域因边缘效应所产生的不均匀电场，而边缘电场区域E则为源极124与漏极126之间会产生边缘电场的区域。在本实施例中，边缘电场区域E包含源极124的端部124c、漏极126的端部126c与其之间的区域。栅极157覆盖边缘电场区域E并突出于第一有机半导体层132。如此一来，第一子栅极部155能改善源极124与漏极126之间的边缘电流效应，且第二子栅极部156可以增加像素结构100的开口率，且减少栅极-源极之间的寄生电容。其中，两端部124c指的是源极124的条状部124a沿通道宽度方向W的相对两端的部分条状部124a，且两端部126c指的是漏极126的条状部126a沿通道宽度方向W的相对两端的部分条状部126a。另外，主动元件T可更包含连接部157，连接第一子栅极部155与栅极线152(如图4A所示)。至于本实施例的其他细节因与图5相同，因此便不再赘述。
请参照图7，其为本发明第三实施例的主动元件T的上视图。图7与图5的差异处在于栅极154的形状。在图7中，栅极154更沿通道长度方向L突出于源极124的条状部124a与漏极126的条状部126a。另外，栅极154亦沿通道长度方向L突出于第一有机半导体层132一距离d2。换言之，栅极154于通道长度方向L与通道宽度方向W皆突出于第一有机半导体层132，因此栅极154完整覆盖源极124的条状部124a与漏极126的条状部126a。如此的结构亦能达成修饰边缘电流的目的。至于本实施例的其他细节因与图5相同，因此便不再赘述。
请参照图8，其为本发明第四实施例的主动元件T的上视图。图8与图5的差异处在于源极124与漏极126的形状。在图8中，源极124包含至少一第一条状部124a以及一第一连接部124b。漏极126包含两第二条状部126a以及一第二连接部126b。第二连接部126b连接两第二条状部126a，且两第二条状部126a与第一条状部124a交替设置，例如第一条状部124a位于两第二条状部126a之间，亦即源极124与漏极126形成指叉状结构。漏极126与源极124相隔一间隙G。在本实施例中，栅极154沿着通道宽度方向W突出于第一有机半导体层132的侧壁132s，亦即栅极154覆盖间隙G的两端部Ga与Gb，且突出于第一有机半导体层132一距离d1。另外，栅极154于堆叠方向Z与源极124的第一条状部124a以及漏极126的第二条状部126a至少部分重叠，例如在图8中，栅极154完全重叠第一条状部124a，并且部分重叠第二条状部126a。然而在其他的实施例中，栅极154可完全重叠第一条状部124a与第二条状部126a。另外，主动元件T可更包含连接部157，连接栅极154与栅极线152(如图4A所示)。至于本实施例的其他细节因与图5相同，因此便不再赘述。
图9为图8中的主动元件T于不同漏极驱动电压下的漏极电流-栅极电压曲线图，而图10与图11为二比较例的主动元件于不同漏极驱动电压下的漏极电流-栅极电压曲线图。在图9中，主动元件的栅极于通道宽度方向突出于第一有机半导体层约5微米的距离，且于通道长度方向未突出于第一有机半导体层。通道层的通道长度为约20微米，通道宽度为约200微米。曲线12的漏极驱动电压为约-0.1伏特，曲线14的漏极驱动电压为约-10.1伏特，曲线16的漏极驱动电压为约-20.1伏特，且曲线18的漏极驱动电压为约-30.1伏特。另外，在图10中，主动元件的栅极于通道宽度方向与于通道长度方向皆未突出于第一有机半导体层。通道层的通道长度为约20微米，通道宽度为约200微米。曲线22的漏极驱动电压为约-0.1伏特，曲线24的漏极驱动电压为约-10.1伏特，曲线26的漏极驱动电压为约-20.1伏特，且曲线28的漏极驱动电压为约-30.1伏特。由图9与图10可知，当主动元件的栅极于通道宽度方向突出于第一有机半导体层时，可改善漏极电流，以消除驼峰现象。
另外，在图11中，主动元件的栅极于通道长度方向突出于第一有机半导体层约5微米的距离，且于通道宽度方向未突出于第一有机半导体层。通道层的通道长度为约20微米，通道宽度为约200微米。曲线32的漏极驱动电压为约-0.1伏特，曲线34的漏极驱动电压为约-10.1伏特，曲线36的漏极驱动电压为约-20.1伏特，且曲线38的漏极驱动电压为约-30.1伏特。由图11可知，即使主动元件的栅极于通道长度方向突出于第一有机半导体层，驼峰现象仍存在，且与图10比较，图11的驼峰现象亦无改善。另外，即使栅极于通道长度方向突出于第一有机半导体层的距离增加至17微米，仍存在驼峰现象。综合上述，驼峰现象可藉由栅极于通道宽度方向突出于第一有机半导体层的设计而改善。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明之精神和范围内，当可作各种之更动与润饰，因此本发明之保护范围当视后附之申请专利范围所界定者为准。
Claims (13)
1.一种像素结构，其特征在于，包含：
一数据线；
一栅极线，与该数据线交错设置；
一主动元件，电性连接该数据线与该栅极线，该主动元件包含：
一漏极；
一源极，电性连接于该数据线；
一第一有机半导体层，覆盖该源极与该漏极，其中该第一有机半导体层于该源极与该漏极之间具有一通道宽度方向；以及
一栅极，设置于该第一有机半导体层上，并电性连接该栅极线，其中该栅极沿着该通道宽度方向突出于该第一有机半导体层；
一第二有机半导体层，覆盖该数据线并连接于该第一有机半导体层；以及
一像素电极，贯穿该第一有机半导体层与该漏极电性连接；
该源极包含至少一条状部，该漏极包含至少一条状部，且该源极的该至少一条状部与该漏极的该至少一条状部之间具有一间隙，且该栅极覆盖该间隙；
该栅极与该第一有机半导体层之间具有一堆叠方向，且该栅极包含：
二个第一子栅极部；以及
一第二子栅极部，连接所述第一子栅极部，其中各该第一子栅极部的宽度大于该第二子栅极部的宽度，所述第一子栅极部于该堆叠方向上与该源极的该条状部的两端部和该漏极的该条状部的两端部重叠，且该第二子栅极部于该堆叠方向上与该源极的该条状部和该漏极的该条状部部分重叠。
2.如权利要求1所述的像素结构，其特征在于，该间隙沿该通道宽度方向具有相对的两端部，该栅极于该堆叠方向上与该间隙的该些端部的至少其中之一重叠。
3.如权利要求1所述的像素结构，其特征在于，该间隙沿该通道宽度方向具有相对的两端部，该栅极覆盖该间隙的该些端部，并且沿着该通道宽度方向突出于邻近该间隙的该些端部的该第一有机半导体层的侧壁。
4.如权利要求1所述的像素结构，其特征在于，该第二有机半导体层与该数据线的侧壁接触，以及该第一有机半导体层与该源极和该漏极的侧壁接触。
5.如权利要求1所述的像素结构，其特征在于，该源极和该漏极其中之一者的该些端部与该源极和该漏极的另一者之间具有一边缘电场区域，该栅极覆盖该边缘电场区域并突出于该第一有机半导体层。
6.如权利要求1所述的像素结构，其特征在于，该源极包含一第一条状部以及一第一连接部，该第一连接部连接该数据线与该第一条状部，其中该第一连接部与该第一条状部之间具有一大于0度的夹角，其中
该栅极于该堆叠方向上与该第一条状部至少部分重叠，且未与该第一连接部重叠。
7.如权利要求6所述的像素结构，其特征在于，该漏极包含两第二条状部以及一第二连接部，该第二连接部连接该两第二条状部，该两第二条状部与该第一条状部交替设置，并且该栅极于该堆叠方向上与该两第二条状部至少部分重叠。
8.如权利要求1所述的像素结构，其特征在于，该第一有机半导体层于该源极的该条状部与该漏极的该条状部之间更具有一通道长度方向，该栅极更沿该通道长度方向突出于该源极的该条状部与该漏极的该条状部。
9.如权利要求1所述的像素结构，其特征在于，该第一有机半导体层的材质包含并五苯、寡噻吩、酞菁、碳六十或其衍生物、多芳胺、聚芴、聚噻吩或其衍生物。
10.一种像素结构，其特征在于，包含：
一基板；
一第一图案化导电层，置于该基板上，该第一图案化导电层包含一数据线、一源极与一漏极，其中该源极电性连接该数据线；
一图案化有机半导体层，覆盖该第一图案化导电层，该图案化有机半导体层包覆该源极和该漏极的侧壁，以及沿该数据线的延伸方向包覆该数据线的侧壁，其中该图案化有机半导体层于该源极与该漏极之间具有一通道宽度方向；
一绝缘层，设置于该图案化有机半导体层上；
一第二图案化导电层，设置于该图案化有机半导体层与该绝缘层上，该第二图案化导电层包含一栅极线与一栅极，该栅极电性连接该栅极线，且该栅极沿着该通道宽度方向突出于该图案化有机半导体层；以及
一像素电极，与该漏极电性连接；
该源极包含至少一条状部，该漏极包含至少一条状部，且该源极的该至少一条状部与该漏极的该至少一条状部之间具有一间隙；以及
该栅极覆盖该间隙，且该栅极包含：
二个第一子栅极部；以及
一第二子栅极部，连接所述第一子栅极部，其中各该第一子栅极部的宽度大于该第二子栅极部的宽度，该栅极与该图案化有机半导体层之间具有一堆叠方向，所述第一子栅极部于该堆叠方向上与该源极的该条状部的两端部和该漏极的该条状部的两端部重叠，且该第二子栅极部于该堆叠方向上与该源极的该条状部和该漏极的该条状部部分重叠。
11.如权利要求10所述的像素结构，其特征在于，该间隙沿该通道宽度方向具有相对的两端部，该栅极于该堆叠方向上与该间隙的该些端部的至少其中之一重叠。
12.如权利要求10所述的像素结构，其特征在于：
该源极包含一第一条状部以及一第一连接部，该第一连接部连接该数据线与该第一条状部；
该漏极包含两第二条状部以及一第二连接部，该第二连接部连接该两第二条状部，且该两第二条状部与该第一条状部交替设置；其中
该间隙具有相对的两端部，该栅极于该堆叠方向上与该间隙的该些端部重叠，并突出于该图案化有机半导体层的侧壁。
13.如权利要求10所述的像素结构，其特征在于，该图案化有机半导体层于该源极的该条状部与该漏极的该条状部之间更具有一通道长度方向，该栅极更沿该通道长度方向突出于该源极的该条状部与该漏极的该条状部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106103031A TWI637504B (zh) | 2017-01-25 | 2017-01-25 | 畫素結構 |
| TW106103031 | 2017-01-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106898622A CN106898622A (zh) | 2017-06-27 |
| CN106898622B true CN106898622B (zh) | 2019-08-30 |
Family
ID=59193464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710208230.0A Active CN106898622B (zh) | 2017-01-25 | 2017-03-31 | 像素结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106898622B (zh) |
| TW (1) | TWI637504B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108110013B (zh) * | 2018-01-19 | 2021-01-08 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1841781A (zh) * | 2005-03-30 | 2006-10-04 | 三星Sdi株式会社 | 薄膜晶体管、平板显示装置及其制备方法 |
| CN1848477A (zh) * | 2005-03-24 | 2006-10-18 | 三星Sdi株式会社 | 图形化有机薄膜的方法、晶体管及制造方法、显示装置 |
| TW201503340A (zh) * | 2013-07-12 | 2015-01-16 | Sony Corp | 電子器件及其製造方法，及影像顯示裝置以及用於構成影像顯示裝置之基板 |
| CN105304675A (zh) * | 2014-07-22 | 2016-02-03 | 乐金显示有限公司 | 有机发光显示面板和制造其的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4410951B2 (ja) * | 2001-02-27 | 2010-02-10 | Ｎｅｃ液晶テクノロジー株式会社 | パターン形成方法および液晶表示装置の製造方法 |
| JP2007311377A (ja) * | 2006-05-16 | 2007-11-29 | Sony Corp | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 |
| CN105470388B (zh) * | 2015-11-18 | 2018-09-28 | 深圳市华星光电技术有限公司 | 有机半导体薄膜晶体管及其制作方法 |
-
2017
- 2017-01-25 TW TW106103031A patent/TWI637504B/zh active
- 2017-03-31 CN CN201710208230.0A patent/CN106898622B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1848477A (zh) * | 2005-03-24 | 2006-10-18 | 三星Sdi株式会社 | 图形化有机薄膜的方法、晶体管及制造方法、显示装置 |
| CN1841781A (zh) * | 2005-03-30 | 2006-10-04 | 三星Sdi株式会社 | 薄膜晶体管、平板显示装置及其制备方法 |
| TW201503340A (zh) * | 2013-07-12 | 2015-01-16 | Sony Corp | 電子器件及其製造方法，及影像顯示裝置以及用於構成影像顯示裝置之基板 |
| CN105304675A (zh) * | 2014-07-22 | 2016-02-03 | 乐金显示有限公司 | 有机发光显示面板和制造其的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106898622A (zh) | 2017-06-27 |
| TW201828464A (zh) | 2018-08-01 |
| TWI637504B (zh) | 2018-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5638944B2 (ja) | 有機薄膜トランジスタ | |
| US8283200B2 (en) | Manufacturing method of thin film transistor and thin film transistor, and display | |
| KR100508545B1 (ko) | 수직 구조의 반도체 박막 트랜지스터 | |
| CN107634102B (zh) | 薄膜晶体管及其制造方法及驱动方法、显示装置 | |
| CN104576758A (zh) | 薄膜晶体管、阵列基板及其制作方法 | |
| CN111919302B (zh) | 非晶金属薄膜晶体管 | |
| US11296232B2 (en) | Oxide semiconductor thin-film transistor and method of fabricating the same | |
| CN1791965B (zh) | 用于半导体布置的结构和制造半导体布置的方法 | |
| US20170221968A1 (en) | Thin-film transistor array and method of manufacturing the same | |
| US20110136304A1 (en) | Techniques to Enhance Selectivity of Electrical Breakdown of Carbon Nanotubes | |
| CN112164701A (zh) | 阵列基板和显示面板 | |
| Meyers et al. | Low-voltage DNTT-based thin-film transistors and inverters for flexible electronics | |
| CN106898622B (zh) | 像素结构 | |
| CN106784015B (zh) | 一种薄膜晶体管及其制作方法、显示基板及显示装置 | |
| CN102005483B (zh) | 薄膜晶体管 | |
| JP4926378B2 (ja) | 表示装置及びその作製方法 | |
| WO2006006369A1 (ja) | 半導体装置 | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| KR101413656B1 (ko) | 트랜지스터 및 그 동작방법 | |
| KR100496432B1 (ko) | 자기조립 단분자막 전계효과 트랜지스터 및 그 제조방법 | |
| WO2010116768A1 (ja) | 有機薄膜トランジスタ及び半導体集積回路 | |
| US20240047538A1 (en) | Thin film transistor and manufacturing method thereof | |
| KR102195709B1 (ko) | 임프린팅을 적용한 전자소자 제조방법 및 이로부터 제조된 전자소자 | |
| KR100670376B1 (ko) | 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 디스플레이 장치 | |
| WO2014068916A1 (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |