[go: up one dir, main page]

CN106796889A - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN106796889A
CN106796889A CN201580046342.XA CN201580046342A CN106796889A CN 106796889 A CN106796889 A CN 106796889A CN 201580046342 A CN201580046342 A CN 201580046342A CN 106796889 A CN106796889 A CN 106796889A
Authority
CN
China
Prior art keywords
single crystal
crystal layer
based single
undoped
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580046342.XA
Other languages
English (en)
Other versions
CN106796889B (zh
Inventor
佐佐木公平
东胁正高
黄文海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State-Run Research And Development Legal Person Nict
Tamura Corp
Original Assignee
State-Run Research And Development Legal Person Nict
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State-Run Research And Development Legal Person Nict, Tamura Corp filed Critical State-Run Research And Development Legal Person Nict
Priority to CN202110088120.1A priority Critical patent/CN112928026B/zh
Publication of CN106796889A publication Critical patent/CN106796889A/zh
Application granted granted Critical
Publication of CN106796889B publication Critical patent/CN106796889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H10D30/875—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET] having thin-film semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

提供能进行制造工序的简化和制造成本的削减的半导体元件及其制造方法。半导体元件(10)具备：包括包含受主杂质的β‑Ga2O3系单晶的高电阻基板(11)；形成在高电阻基板(11)上的未掺杂β‑Ga2O3系单晶层(12)；以及侧面被未掺杂β‑Ga2O3系单晶层(12)包围的n型沟道层(13)。未掺杂β‑Ga2O3系单晶层(12)作为元件分离区域。

Description

半导体元件及其制造方法
技术领域
本发明涉及半导体元件及其制造方法，特别是涉及β-Ga2O3系半导体元件及其制造方法。
背景技术
在现有的半导体元件中，使用将配置在半导体层叠体上的元件之间电分离的元件分离结构。这种元件分离结构的形成例如使用将受主杂质进行离子注入的元件分离法等(例如，参照专利文献1。)。
在上述专利文献1记载的现有的半导体装置中，在P型硅基板的表面的元件分离区域形成用于元件分离的P+型沟道停止层。
现有技术文献
专利文献
专利文献1：特开平11-97519号公报
发明内容
发明要解决的问题
使用受主杂质离子注入的元件分离是从元件分离区域的上面直到到达基板这样深的位置为止以高浓度注入受主杂质离子。因此，注入时间变长而使得制造工序变长，不仅制造很花费时间，而且实现制造成本的削减也是困难的。
由此，本发明的目的在于提供能进行制造工序的简化和制造成本的削减的半导体元件及其制造方法。
用于解决问题的方案
然而，例如在氮化物系半导体、β-Ga2O3等氧化物系半导体等中，认为未掺杂晶体为n型。其理由是因为原料、装置的洁净化是有限的，完全抑制不希望的施主杂质的混入是困难的。另外，空孔等晶体缺陷作为施主起作用的情况也较多，完全除去晶体缺陷是困难的也是理由之一。
本发明者等对未掺杂晶体反复专心研究的结果发现，β-Ga2O3系单晶通过一般已知的晶体生长方法能容易制作高电阻的未掺杂晶体，意外地，通过将该未掺杂晶体用于元件分离，能实现上述目的，从而进行了本发明。
即，本发明提供以下的[1]～[12]的半导体元件和[13]～[15]的半导体元件的制造方法。
[1]一种半导体元件，具备：包括包含受主杂质的β-Ga2O3系单晶的高电阻基板；形成在上述高电阻基板上的未掺杂β-Ga2O3系单晶层；以及侧面被上述未掺杂β-Ga2O3系单晶层包围的n型沟道层，将上述未掺杂β-Ga2O3系单晶层作为元件分离区域。
[2]一种半导体元件，具备：包括包含受主杂质的β-Ga2O3系单晶的高电阻基板；形成在上述高电阻基板上的未掺杂β-Ga2O3系单晶层；以及侧面和基板侧的底面被上述未掺杂β-Ga2O3系单晶层包围的n型沟道层，将上述未掺杂β-Ga2O3系单晶层作为元件分离区域。
[3]根据上述[1]或[2]所述的半导体元件，上述未掺杂β-Ga2O3系单晶层是包含不到1×1015cm-3的不希望的施主杂质和/或受主杂质的区域。
[4]根据上述[1]或[2]所述的半导体元件，添加到上述n型沟道层中的施主杂质的浓度设定得比上述未掺杂β-Ga2O3系单晶层的受主杂质的浓度高。
[5]根据上述[1]或[2]所述的半导体元件，是MESFET或MOSFET。
[6]根据上述[1]或[2]所述的半导体元件，在n型沟道区域和n型沟道区域之间有未掺杂区域。
[7]根据上述[1]或[2]所述的半导体元件，上述未掺杂β-Ga2O3系单晶层位于上述高电阻基板和上述n型沟道层之间。
[8]一种半导体元件，具备：包括包含受主杂质的β-Ga2O3系单晶的高电阻基板；形成在上述高电阻基板上的含有低浓度受主杂质的β-Ga2O3系单晶层；以及侧面和基板侧的底面被上述含有低浓度受主杂质的β-Ga2O3系单晶层包围的n型沟道层，将上述含有低浓度受主杂质的β-Ga2O3系单晶层作为元件分离区域。
[9]根据上述[8]所述的半导体元件，上述含有低浓度受主杂质的β-Ga2O3系单晶层是包含从上述高电阻基板扩散的不到1×1016cm-3的受主杂质的区域。
[10]根据上述[8]或[9]所述的半导体元件，上述含有低浓度受主杂质的β-Ga2O3系单晶层的施主浓度设定得比从上述高电阻基板扩散的受主杂质的浓度低，添加到上述n型沟道层中的施主杂质的浓度设定得比上述未掺杂β-Ga2O3系单晶层的受主杂质的浓度高。
[11]根据上述[8]或[9]所述的半导体元件，上述含有低浓度受主杂质的β-Ga2O3系单晶层是包含不到1×1016cm-3的有意地掺杂的受主杂质的区域。
[12]根据上述[8]所述的半导体元件，上述n型沟道层的侧面和基板侧的底面被含有相同元素和相同浓度的受主杂质的β-Ga2O3系单晶层包围。
[13]一种半导体元件的制造方法，包含：在包括包含受主杂质的β-Ga2O3系单晶的高电阻基板上形成未掺杂β-Ga2O3系单晶层的工序；以及将施主杂质掺杂到上述未掺杂β-Ga2O3系单晶层的规定的区域，形成侧面被上述未掺杂β-Ga2O3系单晶层包围的n型沟道层的工序，将上述未掺杂β-Ga2O3系单晶层作为元件分离区域。
[14]一种半导体元件的制造方法，包含：在包括包含受主杂质的β-Ga2O3系单晶的高电阻基板上形成含有低浓度受主杂质的β-Ga2O3系单晶层的工序；以及将施主杂质掺杂到上述含有低浓度受主杂质的β-Ga2O3系单晶层的规定的区域，形成侧面和基板侧的底面被上述含有低浓度受主杂质的β-Ga2O3系单晶层包围的n型沟道层的工序，将上述含有低浓度受主杂质的β-Ga2O3系单晶层作为元件分离区域。
[15]根据上述[14]所述的半导体元件的制造方法，形成上述含有低浓度受主杂质的β-Ga2O3系单晶层的工序包含在未掺杂β-Ga2O3系单晶层中掺杂不到1×1016cm-3的受主杂质以作为含有低浓度受主杂质的β-Ga2O3系单晶层的工序。
在本发明中，未掺杂β-Ga2O3系单晶层是指包括含有不是有意地添加的不到1×1015cm-3的施主杂质和/或受主杂质的β-Ga2O3系单晶的层，含有低浓度受主杂质的β-Ga2O3系单晶层是指包括包含不到1×1016cm-3的受主杂质的β-Ga2O3系单晶的层。作为含有低浓度受主杂质的β-Ga2O3系单晶层，例如，可举出针对意料不到的施主杂质的混入为了提高安全性而添加有微量的受主杂质的β-Ga2O3系单晶层，或包含从添加有受主杂质的层(例如，高电阻基板)扩散的微量的受主杂质的β-Ga2O3系单晶层等。在此，β-Ga2O3系单晶是指具有β-(GaxInyAlz)2O3(0＜x≤1，0≤y＜1，0≤z＜1，x+y+z＝1)的组成的单晶。
发明效果
根据本发明，能实现半导体元件的制造工序的简化和制造成本的削减。
在本发明中，能通过一般已知的晶体生长方法例如HVPE(Halide Vapor PhaseEpitaxy：卤化物气相外延)法或MBE(Molecular Beam Epitaxy：分子束外延)法使未掺杂β-Ga2O3系单晶高电阻化(参照后述的[0042])。通过将该高电阻化的未掺杂β-Ga2O3系单晶和在其中掺杂微量的受主杂质的含有低浓度受主的β-Ga2O3系单晶用作元件分离来构成半导体元件。
附图说明
图1A是本发明的第1实施方式的典型的Ga2O3MESFET的平面示意图。
图1B是图1A的I-I线向视截面示意图。
图2是图1A的II-II线向视截面示意图。
图3A是用于说明第1实施方式的Ga2O3MESFET的制造工序的截面示意图。
图3B是用于说明第1实施方式的Ga2O3MESFET的制造工序的截面示意图。
图3C是用于说明第1实施方式的Ga2O3MESFET的制造工序的截面示意图。
图3D是用于说明第1实施方式的Ga2O3MESFET的制造工序的截面示意图。
图3E是用于说明第1实施方式的Ga2O3MESFET的制造工序的截面示意图。
图4A是本发明的第2实施方式的Ga2O3MOSFET的平面示意图。
图4B是图4A的IV-IV线向视截面示意图。
图5是图4A的V-V线向视截面示意图。
图6A是用于说明第2实施方式的Ga2O3MOSFET的制造工序的截面示意图。
图6B是用于说明第2实施方式的Ga2O3MOSFET的制造工序的截面示意图。
图6C是用于说明第2实施方式的Ga2O3MOSFET的制造工序的截面示意图。
图6D是用于说明第2实施方式的Ga2O3MOSFET的制造工序的截面示意图。
图6E是用于说明第2实施方式的Ga2O3MOSFET的制造工序的截面示意图。
图6F是用于说明第2实施方式的Ga2O3MOSFET的制造工序的截面示意图。
图6G是用于说明第2实施方式的Ga2O3MOSFET的制造工序的截面示意图。
图6H是用于说明第2实施方式的Ga2O3MOSFET的制造工序的截面示意图。
图7是实施例的半导体装置的截面示意图。
图8是表示实施例的半导体装置的沟道层间的电流-电压特性的坐标图。
具体实施方式
以下，基于所附的附图具体说明本发明的优选的实施方式。
[第1实施方式]
(Ga2O3半导体元件的整体构成)
图1A～图2示出作为该第1实施方式的Ga2O3系半导体元件的Ga2O3系MESFET(MetalSemiconductor Field Effect Transistor：金属半导体场效应晶体管)10(以下，简单称为“MESFET10”)。
MESFET10具有：未掺杂或含有低浓度受主杂质的β-Ga2O3单晶层(以下，有时简单称为“β-Ga2O3单晶层”)12，其形成在高电阻基板11上；沟道层13，其形成在β-Ga2O3单晶层12的沟道区域；以及源极区域14和漏极区域15，其形成在β-Ga2O3单晶层12和沟道层13的规定区域。
MESFET10还具有：源极电极16，其形成在源极区域14上；漏极电极17，其形成在漏极区域15上；以及栅极电极18，其形成在源极电极16和漏极电极17之间的沟道层13上。在此，β-Ga2O3单晶层12是未掺杂或含有低浓度受主杂质的高电阻层。
(高电阻基板的构成)
高电阻基板11是包括添加有例如Fe、Be、Mg、Zn等受主杂质的β-Ga2O3系单晶的基板，通过受主杂质的添加而高电阻化。
例如添加Fe作为受主杂质的高电阻基板11是通过利用例如EFG(Edge-definedFilm-fed Growth：限边馈膜生长)法培育Fe掺杂高电阻β-Ga2O3单晶并将其切片、研磨加工成希望的厚度而得到的。
作为高电阻基板11的主面，优选是例如从β-Ga2O3单晶的(100)面旋转50°以上90°以下的面。即，在高电阻基板11中主面和(100)面所成的角θ(0＜θ≤90°)优选为50°以上。作为从(100)面旋转50°以上90°以下的面，例如存在(010)面、(001)面、(－201)面、(101)面以及(310)面。
在高电阻基板11的主面为从(100)面旋转50°以上90°以下的面的情况下，在高电阻基板11上外延生长β-Ga2O3晶体时，能有效地抑制β-Ga2O3晶体的原料从高电阻基板11的再蒸发。
具体地说，在以生长温度500℃生长β-Ga2O3晶体时再蒸发的原料的比例设为0％时，在高电阻基板11的主面为从(100)面旋转50°以上90°以下的面的情况下，能将再蒸发的原料的比例抑制在40％以下。因此，能将供应的原料的60％以上用于β-Ga2O3晶体的形成，从β-Ga2O3晶体的生长速度、制造成本的观点来说是优选的。
在β-Ga2O3晶体中，以c轴为轴将(100)面旋转52.5°时与(310)面一致，旋转90°时与(010)面一致。以b轴为轴将(100)面旋转53.8°时与(101)面一致，旋转76.3°时与(001)面一致，旋转53.8°时与(－201)面一致。
高电阻基板11的主面例如是(010)面或从(010)面旋转37.5°以内的角度范围的面。在该情况下，能将β-Ga2O3单晶层12的表面以原子级别平坦，因此β-Ga2O3单晶层12和沟道层13的界面是陡峭的，能得到更高的漏电抑制效果。能抑制元素向β-Ga2O3单晶层12的取入量的不均，将β-Ga2O3单晶层12均质化。此外，以c轴为轴将(010)面旋转37.5°时与(310)面一致。
在这些面方位中，高电阻基板11的主面的面方位为(001)的情况下，高电阻基板11上的β-Ga2O3单晶的外延生长速度特别大，能抑制受主杂质从高电阻基板11向β-Ga2O3单晶层12和沟道层13的扩散。因此，优选高电阻基板11的主面的面方位为(001)。
(未掺杂或者含有低浓度受主杂质的β-Ga2O3单晶层的构成)
未掺杂或者含有低浓度受主杂质的β-Ga2O3单晶层12是将高电阻基板11作为基底基板来外延生长β-Ga2O3单晶而形成的，能作为将多个MESFET相互电分离的元件分离区域。在该外延生长中，形成具有元件分离区域的β-Ga2O3单晶，上述元件分离区域不包含有意地添加的施主杂质和受主杂质而含有从高电阻基板11扩散的不到1×1016cm-3的受主杂质。
在该第1实施方式中，成为上述元件分离区域的未掺杂β-Ga2O3单晶层12是指以不到1×1015cm-3的浓度含有不希望的施主杂质和/或受主杂质的区域。在该区域中掺杂例如不到1×1016cm-3程度的微量的受主杂质，能成为含有低浓度受主杂质的区域。由此，能提高对不希望的施主杂质的混入的安全性。
该β-Ga2O3单晶层12例如能通过MBE法的外延生长来形成。β-Ga2O3单晶层12的厚度例如为10～10000nm程度。此时，在使用从株式会社高纯度化学出售的纯度为99.9999％的Ga金属以及由臭氧发生装置制造的氧95％和臭氧5％的混合气体作为原料时，能得到施主浓度不到1×1015cm-3的未掺杂β-Ga2O3单晶层12。
为了试算β-Ga2O3单晶层12的电阻率，在厚度为600μm的n+基板上形成厚度为3μm的未掺杂的β-Ga2O3单晶层，测量电流-电压特性。在n+基板上以1018cm-3程度掺杂Sn，其电阻率为大致0.01Ωcm。在该测量中，在β-Ga2O3单晶层上形成直径为200μm的圆形的Pt/Ti/Au电极，另外，在n+基板的下面的整个面，形成n+基板和进行欧姆接触的Ti/Au电极。在这些电极间施加电压而进行电流-电压测量，从测量结果算出电阻值，进一步从β-Ga2O3单晶层的厚度、电极面积以及得到的电阻值算出β-Ga2O3单晶层的电阻率。其结果是，β-Ga2O3单晶层的电阻率为2.5×107Ωcm程度。此外，即使在β-Ga2O3单晶层含有不到1×1016cm-3程度的微量的受主杂质的情况下，电阻率也几乎不变。
此外，可以使用包括β-Ga2O3单晶以外的β-Ga2O3系单晶，未掺杂或掺杂有不到1×1016cm-3的受主杂质的β-Ga2O3系单晶层来代替β-Ga2O3单晶层12。β-Ga2O3系单晶层整体的电阻率与β-Ga2O3单晶层的电阻率大致相同。
(沟道层的构成)
沟道层13是包括包含施主杂质的β-Ga2O3系单晶的n型层。该施主杂质例如是Si、Sn等IV族元素。沟道层13的除了表面以外其它的面被β-Ga2O3单晶层12的未掺杂或者含有低浓度受主杂质的区域包围。另外，向沟道层13的施主杂质掺杂是通过离子注入或热扩散来进行的。
(源极区域和漏极区域的构成)
源极区域14和漏极区域15是例如将Si、Sn等施主杂质掺杂到β-Ga2O3单晶层12中形成的。该掺杂是通过离子注入或热扩散进行的。源极区域14和漏极区域15所包含的施主杂质和沟道层13所包含的施主杂质可以相同或也可以不同。
源极区域14和漏极区域15的厚度例如为150nm程度。在图示例子中，源极区域14和漏极区域15的施主杂质的浓度例如为5×1019cm-3程度，比沟道层13的施主杂质的浓度高。
(电极的构成)
源极区域14和漏极区域15各自电连接着源极电极16和漏极电极17。源极电极16、漏极电极17以及栅极电极18例如包括Au、Al、Ti、Sn、Ge、In、Ni、Co、Pt、W、Mo、Cr、Cu、Pb等金属、包含这些金属中的2种以上金属的合金或ITO等导电性化合物。
源极电极16、漏极电极17以及栅极电极18例如也可以是包括Ti/Al、Ti/Au、Pt/Ti/Au、Al/Au、Ni/Au、Au/Ni等不同的2种金属的2层以上的层叠结构体。
(Ga2O3半导体元件的动作)
如以上那样构成的MESFET10依赖于栅极电极18的正下方的沟道层13的施主浓度和厚度而成为常通型或常断型。
在MESFET10为常通型的情况下，源极电极16和漏极电极17经由沟道层13电连接。因此，在不对栅极电极18施加电压的状态下在源极电极16和漏极电极17之间施加电压时，电流从源极电极16流向漏极电极17。
另一方面，在对栅极电极18施加电压时，在沟道层13的栅极电极18下的区域形成耗尽层。即使在源极电极16和漏极电极17之间施加电压，也没有电流从源极电极16流向漏极电极17。
在MESFET10为常断型的情况下，在不对栅极电极18施加电压的状态下，即使在源极电极16和漏极电极17之间施加电压也不流动电流。
另一方面，在对栅极电极18施加电压时，沟道层13的栅极电极18下的区域的耗尽层窄。在源极电极16和漏极电极17之间施加电压时，电流从源极电极16流向漏极电极17。
(Ga2O3半导体元件的制造方法)
下面，参照图3A～图3E说明制造如上述那样构成的MESFET10的方法。
MESFET10的制造方法具备如下依次进行的一连串的工序：形成高电阻基板11的工序；在高电阻基板11上形成β-Ga2O3单晶层12的工序；在β-Ga2O3单晶层12形成沟道层13的工序；从沟道层13直到β-Ga2O3单晶层12形成源极区域14和漏极区域15的工序；在源极区域14上形成源极电极16，并且在漏极区域15上形成漏极电极17，在源极电极16和漏极电极17之间的沟道层13上形成栅极电极18的工序。
(高电阻基板的形成工序)
在制造Ga2O3系半导体元件中，首先，如图3A所示，例如将由EFG法培育出的Fe掺杂高电阻β-Ga2O3单晶切片、研磨加工成希望的厚度，从而形成高电阻基板11。高电阻基板11的主面例如为(010)面。
(β-Ga2O3单晶层的形成工序)
如图3B所示，β-Ga2O3单晶层12是使用例如HVPE法或分子束外延法，以高电阻基板11为基底基板来外延生长β-Ga2O3单晶而成的。通过使β-Ga2O3单晶层12的厚度例如为10～10000nm程度，可得到未掺杂β-Ga2O3单晶层12。
通过该外延生长，形成具有施主杂质和/或受主杂质的浓度不到1×1015cm-3的未掺杂区域的β-Ga2O3系单晶。根据需要，在未掺杂区域中掺杂例如1×1016cm-3程度的微量的受主杂质。
(沟道层的形成工序)
作为在β-Ga2O3单晶层12中导入施主杂质的方法，例如有离子注入法。在此，如图3C所示，使用离子注入法，将Si等n型掺杂剂多级离子注入到β-Ga2O3单晶层12中，从而在β-Ga2O3单晶层12形成沟道层13。
通过使n型掺杂剂的注入深度为300nm，使n型掺杂剂的平均浓度为3×1017cm-3，可得到常通型的Ga2O3系MESFET。另一方面，通过使n型掺杂剂的注入深度为300nm，使n型掺杂剂的平均浓度为1×1016cm-3，可得到常断型的Ga2O3系MESFET。
(源极区域和漏极区域的形成工序)
在图3D中，源极区域14和漏极区域15是例如使用离子注入法等，将Si、Sn等n型掺杂剂多级离子注入沟道层13的内部或从沟道层13直到β-Ga2O3单晶层12而形成的。通过使n型掺杂剂的注入深度为150nm，使n型掺杂剂的平均浓度为5×1019cm-3，可得到比沟道层13的浓度高的高浓度的源极区域14和漏极区域15。
n型掺杂剂使用例如利用光刻法形成的掩模，多级注入到沟道层13的施主杂质掺杂区域中。在n型掺杂剂的多级注入后，在氮气氛下以950℃、30分钟的处理条件进行活性化退火处理，进行注入到沟道层13、源极区域14以及漏极区域15中的n型掺杂剂的活性化。
(电极的形成工序)
在图3E中，在源极区域14上形成源极电极16，并且在漏极区域15上形成漏极电极17。在源极电极16和漏极电极17之间的沟道层13上形成栅极电极18。
在源极电极和漏极电极的形成中，例如通过光刻法将掩模图案形成在β-Ga2O3单晶层12、沟道层13、源极区域14以及漏极区域15的上面后，将Ti/Au等金属膜蒸镀到β-Ga2O3单晶层12、沟道层13、源极区域14、漏极区域15以及掩模图案的整个面，通过剥离将掩模图案和掩模图案的开口部以外的金属膜除去。由此，形成源极电极16和漏极电极17。
在形成源极电极16和漏极电极17后，例如在氮气氛下以450℃、1分钟的处理条件施加电极退火处理。根据电极退火处理，能降低源极区域14和源极电极16之间以及漏极区域15和漏极电极17之间的接触电阻。
在栅极电极的形成中，例如通过光刻法将掩模图案形成在β-Ga2O3单晶层12、沟道层13、源极区域14、漏极区域15、源极电极16以及漏极电极17的上面后，将Pt/Ti/Au等金属膜蒸镀到整个面，通过剥离将掩模图案和掩模图案的开口部以外的金属膜除去。由此，形成栅极电极18。根据以上的工序，全部工序结束。
(第1实施方式的效果)
如以上那样构成的第1实施方式的MESFET10及其制造方法除了具有上述效果以外还具有以下的效果。
(1)得到能采用不使用受主杂质的离子注入或台面加工的元件分离技术的元件分离结构的MESFET10。
(2)可以比使用受主杂质的离子注入或台面加工的方法还能缩短制造时间，并且能制造廉价的MESFET10。
(3)由于沟道层13中几乎不含有从高电阻基板11扩散的受主杂质，因此能抑制基于载体补偿的沟道层13的高电阻化。
[第2实施方式]
图4A～图5示出作为第2实施方式的Ga2O3半导体元件的Ga2O3系MOSFET(MetalOxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)20(以下，简单称为“MOSFET20”)。此外，在这些图中，对与上述第1实施方式实质相同的构件标注同一构件名称和附图标记。因此，省略关于这些构件的详细说明。
第2实施方式在Ga2O3半导体元件是MOSFET这点与上述第1实施方式不同。
(Ga2O3半导体元件的构成)
在图4A和图4B中，在β-Ga2O3单晶层12的表面，覆盖有栅极绝缘膜19。栅极绝缘膜19例如包括氧化硅(SiO2)或蓝宝石(Al2O3)等绝缘材料。栅极绝缘膜19的膜厚例如为20nm程度。
如图4A～图5所示，源极电极16和漏极电极17的一部分在表面露出。另一方面，栅极电极18隔着栅极绝缘膜19形成在源极电极16和漏极电极17之间的沟道层13上。
(Ga2O3半导体元件的制造方法)
如图6A～图6H所示，MOSFET20的制造方法具备以下依次进行的一连串工序：高电阻基板11的形成工序；β-Ga2O3单晶层12的形成工序；沟道层13的形成工序；源极区域14和漏极区域15的形成工序；源极电极16和漏极电极17的形成工序；栅极绝缘膜19的形成工序；栅极电极18的形成工序；将栅极绝缘膜19的一部分蚀刻的工序。
从β-Ga2O3单晶层12的形成工序到源极电极16和漏极电极17的形成工序的一连串行程与上述第1实施方式同样地进行。因此，图6A～图6E中例示了从β-Ga2O3单晶层12的形成工序到源极电极16和漏极电极17的形成工序的一连串行程，从而省略关于这些制造方法的详细说明。
在该第2实施方式中，如图6F～图6H所示，在源极电极16和漏极电极17的形成工序后，进行栅极绝缘膜19的形成工序、栅极电极18的形成工序以及将栅极绝缘膜19的一部分蚀刻的工序这点与上述第1实施方式不同。
(栅极绝缘膜的形成工序)
在图6F中，通过在β-Ga2O3单晶层12上的整个面沉积以Al2O3等氧化物绝缘体为主成分的材料，来形成栅极绝缘膜19。栅极绝缘膜19的形成例如使用利用氧等离子体等氧化剂的ALD(Atomic Layer Deposition：原子层沉积)法。此外，也能使用CVD法、PVD(PhysicalVapor Deposition：物理气相沉积)法等其它方法代替ALD法来形成栅极绝缘膜19。
(栅极电极的形成工序)
如图6G所示，栅极电极18形成在源极电极16和漏极电极17之间的栅极绝缘膜19上。栅极电极18的形成是通过例如通过光刻法将掩模图案形成在栅极绝缘膜19上后，将Pt/Ti/Au等金属膜蒸镀到栅极绝缘膜19上和掩模图案上，通过剥离将掩模图案和金属膜除去而进行的。
(栅极绝缘膜的蚀刻工序)
在图6G中，在形成栅极电极18后，将源极电极16和漏极电极17上的栅极绝缘膜19通过干式蚀刻等除去，使源极电极16和漏极电极17的一部分在表面露出。通过以上的工序，全部工序结束。
(第2实施方式的效果)
该第2实施方式得到与上述第1实施方式同样的效果。
实施例
在本实施例中，将2个第2实施方式的MOSFET20排列形成在同一基板上，对作为未掺杂的β-Ga2O3单晶层12的元件分离区域的功能进行评价。此外，元件分离区域的功能的评价在形成MOSFET20的中途(图6E)的状态下实施。
(半导体装置的构成)
图7是具有2个MOSFET20(为MOSFET20a、20b)的半导体装置30的截面示意图。在半导体装置30中，MOSFET20a的沟道层13和MOSFET20b的沟道层13的距离D为10μm。沟道层的MOSFET20a、20b的源极区域14和漏极区域15在垂直于图7的纸面的方向的宽度(图4A的上下方向的宽度)是固定的，为100μm。此外，该宽度比沟道层13的宽度窄几μm程度，源极区域14和漏极区域15位于沟道层13的内侧。另外，β-Ga2O3单晶层12的厚度T为0.5、1.0或1.5μm。
(半导体装置的制造方法)
最初，使用EFG法培育Fe掺杂高电阻β-Ga2O3单晶。将该晶体以(010)面为主面的方式切片成1mm厚后，进行研削研磨加工，最后实施有机清洗和酸清洗，制作0.65mm厚的高电阻基板11。
接着，在制作的高电阻基板11上使用MBE法形成未掺杂的β-Ga2O3单晶层12。使用纯度为99.99999％的Ga金属以及由臭氧发生装置制造的氧95％和臭氧5％的混合气体来作为β-Ga2O3单晶层12的原料。β-Ga2O3单晶层12的生长温度为560℃，膜厚为0.5、1.0或1.5μm。
接着，进行用于形成MOSFET20a、20b的沟道层13的离子注入。施主杂质选择Si。在β-Ga2O3单晶层12上以仅形成沟道层13的区域开口的方式使用光刻法形成包括光致抗蚀剂和SiO2的注入掩模后，注入Si，形成Si浓度为3×1017cm-3，具有深度为300nm的箱型轮廓的沟道层13。注入后，通过有机清洗、O2灰化和缓冲HF清洗将注入掩模和其上的光致抗蚀剂除去。
接着，进行用于形成MOSFET20a、20b的源极区域14和漏极区域15的离子注入。使用光刻法形成包括SiO2的注入掩模后，注入Si，形成Si浓度为5×1019cm-3，具有深度为150nm的箱型轮廓的源极区域14和漏极区域15。注入后，通过有机清洗、O2灰化和缓冲HF清洗将注入掩模和其上的光致抗蚀剂除去。
接着，为了使离子注入的施主杂质活性化，在氮气氛中进行950℃、30分钟的退火处理。
接着，通过剥离法形成具有Ti/Au的二层结构的MOSFET20a、20b的源极电极16和漏极电极17。在形成源极电极16和漏极电极17后，为了降低源极电极16和源极区域14的接触电阻以及漏极电极17和漏极区域15的接触电阻，得到良好的欧姆接触，在氮气氛中进行450℃、1分钟的退火处理。
(元件分离性能的评价)
使用KEITHLEY公司制造的4200-SCS型半导体参数分析仪和Vector半导体株式会社(日文名称：ベクターセミコン株式会社，英文名称：Vector Semiconductor CO.,LTD)制造的MX-1100系列的探测器，测量MOSFET20a的沟道层13和MOSFET20b的沟道层13之间的电流-电压特性。该测量是将探测器的探针接触MOSFET20a的漏极电极17和MOSFET20b的源极电极16而进行的。
图8是表示测量的MOSFET20a的沟道层13和MOSFET20b的沟道层13之间的电流-电压特性的坐标图。图8包含对β-Ga2O3单晶层12的厚度T为0.5、1.0、1.5μm的3种样品分别在3个不同的测量位置测量的数据。
根据从图8的直线的斜率计算的电阻值和沟道层间的未掺杂的β-Ga2O3单晶区域12的尺寸，试算未掺杂的β-Ga2O3单晶区域12的电阻率。其结果是，在β-Ga2O3单晶层12的厚度T为0.5μm的情况下，大致为2～3×1010Ωcm，在厚度T为1.0μm的情况下，大致为1～2×1010Ωcm，在厚度T为1.5μm的情况下，大致为2～3×1010Ωcm。试算的电阻率不依赖于未掺杂的β-Ga2O3单晶层12的厚度，因此认为测量的电流不是在未掺杂β-Ga2O3单晶层12的内部流动而是在膜的表面等流动的漏电流。由此，推断为实际的未掺杂的β-Ga2O3单晶层12的电阻率比上述数值高。
根据本评价，可知MOSFET20a的沟道层13和MOSFET20b的沟道层13之间的未掺杂的β-Ga2O3单晶层12作为具有非常高的绝缘性的元件分离区域发挥了功能。
另外，即使用同样的方法评价第1实施方式的MESFET10的未掺杂的β-Ga2O3单晶层12的元件分离区域的功能的情况下，也能得到未掺杂的β-Ga2O3单晶层12作为具有足够的电阻率，具有非常高的绝缘性的元件分离区域发挥了功能的同样的结果。
从以上的说明可知，例示了本发明的代表性的实施方式、实施例、变形例以及图示例，但是上述实施方式、实施例、变形例以及图示例并不限定权利要求书所涉及的发明。因此，应当注意，上述实施方式、变形例以及图示例中所说明的特征的组合对用于解决发明的问题的方案来说并非全都是必须的。
工业上的可利用性
提供能进行制造工序的简化和制造成本的削减的半导体元件及其制造方法。
附图标记说明
10…Ga2O3MESFET，11…高电阻基板，12…β-Ga2O3单晶层，13…沟道层，14…源极区域，15…漏极区域，16…源极电极，17…漏极电极，18…栅极电极，19…栅极绝缘膜，20…Ga2O3MOSFET。

Claims (15)

1.一种半导体元件，具备：
包括包含受主杂质的β-Ga2O3系单晶的高电阻基板；
形成在上述高电阻基板上的未掺杂β-Ga2O3系单晶层；以及
侧面被上述未掺杂β-Ga2O3系单晶层包围的n型沟道层，
将上述未掺杂β-Ga2O3系单晶层作为元件分离区域。
2.一种半导体元件，具备：
包括包含受主杂质的β-Ga2O3系单晶的高电阻基板；
形成在上述高电阻基板上的未掺杂β-Ga2O3系单晶层；以及
侧面和基板侧的底面被上述未掺杂β-Ga2O3系单晶层包围的n型沟道层，
将上述未掺杂β-Ga2O3系单晶层作为元件分离区域。
3.根据权利要求1或2所述的半导体元件，
上述未掺杂β-Ga2O3系单晶层是包含不到1×1015cm-3的不希望的施主杂质和/或受主杂质的区域。
4.根据权利要求1或2所述的半导体元件，
添加到上述n型沟道层中的施主杂质的浓度设定得比上述未掺杂β-Ga2O3系单晶层的受主杂质的浓度高。
5.根据权利要求1或2所述的半导体元件，
是MESFET或MOSFET。
6.根据权利要求1或2所述的半导体元件，
在n型沟道区域和n型沟道区域之间有未掺杂区域。
7.根据权利要求1或2所述的半导体元件，
上述未掺杂β-Ga2O3系单晶层位于上述高电阻基板和上述n型沟道层之间。
8.一种半导体元件，具备：
包括包含受主杂质的β-Ga2O3系单晶的高电阻基板；
形成在上述高电阻基板上的含有低浓度受主杂质的β-Ga2O3系单晶层；以及
侧面和基板侧的底面被上述含有低浓度受主杂质的β-Ga2O3系单晶层包围的n型沟道层，
将上述含有低浓度受主杂质的β-Ga2O3系单晶层作为元件分离区域。
9.根据权利要求8所述的半导体元件，
上述含有低浓度受主杂质的β-Ga2O3系单晶层是包含从上述高电阻基板扩散的不到1×1016cm-3的受主杂质的区域。
10.根据权利要求8或9所述的半导体元件，
上述含有低浓度受主杂质的β-Ga2O3系单晶层的施主浓度设定得比从上述高电阻基板扩散的受主杂质的浓度低，
添加到上述n型沟道层中的施主杂质的浓度设定得比上述未掺杂β-Ga2O3系单晶层的受主杂质的浓度高。
11.根据权利要求8或9所述的半导体元件，
上述含有低浓度受主杂质的β-Ga2O3系单晶层是包含不到1×1016cm-3的有意地掺杂的受主杂质的区域。
12.根据权利要求8所述的半导体元件，
上述n型沟道层的侧面和基板侧的底面被含有相同元素和相同浓度的受主杂质的β-Ga2O3系单晶层包围。
13.一种半导体元件的制造方法，包含：
在包括包含受主杂质的β-Ga2O3系单晶的高电阻基板上形成未掺杂β-Ga2O3系单晶层的工序；以及
将施主杂质掺杂到上述未掺杂β-Ga2O3系单晶层的规定的区域，形成侧面被上述未掺杂β-Ga2O3系单晶层包围的n型沟道层的工序，
将上述未掺杂β-Ga2O3系单晶层作为元件分离区域。
14.一种半导体元件的制造方法，包含：
在包括包含受主杂质的β-Ga2O3系单晶的高电阻基板上形成含有低浓度受主杂质的β-Ga2O3系单晶层的工序；以及
将施主杂质掺杂到上述含有低浓度受主杂质的β-Ga2O3系单晶层的规定的区域，形成侧面和基板侧的底面被上述含有低浓度受主杂质的β-Ga2O3系单晶层包围的n型沟道层的工序，
将上述含有低浓度受主杂质的β-Ga2O3系单晶层作为元件分离区域。
15.根据权利要求14所述的半导体元件的制造方法，
上述形成含有低浓度受主杂质的β-Ga2O3系单晶层的工序包含在未掺杂β-Ga2O3系单晶层中掺杂不到1×1016cm-3的受主杂质以作为含有低浓度受主杂质的β-Ga2O3系单晶层的工序。
CN201580046342.XA 2014-08-29 2015-08-06 半导体元件及其制造方法 Active CN106796889B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110088120.1A CN112928026B (zh) 2014-08-29 2015-08-06 Ga2O3系半导体元件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014175915A JP5828568B1 (ja) 2014-08-29 2014-08-29 半導体素子及びその製造方法
JP2014-175915 2014-08-29
PCT/JP2015/072432 WO2016031522A1 (ja) 2014-08-29 2015-08-06 半導体素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110088120.1A Division CN112928026B (zh) 2014-08-29 2015-08-06 Ga2O3系半导体元件

Publications (2)

Publication Number Publication Date
CN106796889A true CN106796889A (zh) 2017-05-31
CN106796889B CN106796889B (zh) 2021-02-12

Family

ID=54784323

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580046342.XA Active CN106796889B (zh) 2014-08-29 2015-08-06 半导体元件及其制造方法
CN202110088120.1A Active CN112928026B (zh) 2014-08-29 2015-08-06 Ga2O3系半导体元件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110088120.1A Active CN112928026B (zh) 2014-08-29 2015-08-06 Ga2O3系半导体元件

Country Status (6)

Country Link
US (1) US20170288061A1 (zh)
JP (1) JP5828568B1 (zh)
CN (2) CN106796889B (zh)
DE (1) DE112015003970B4 (zh)
TW (1) TWI665717B (zh)
WO (1) WO2016031522A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359122A (zh) * 2017-06-07 2017-11-17 西安电子科技大学 Mn掺杂异质结自旋场效应晶体管的制备方法
CN107359127A (zh) * 2017-06-07 2017-11-17 西安电子科技大学 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN107369707A (zh) * 2017-06-07 2017-11-21 西安电子科技大学 基于4H‑SiC衬底异质结自旋场效应晶体管及其制造方法
CN107658337A (zh) * 2017-06-07 2018-02-02 西安电子科技大学 高电子迁移率自旋场效应晶体管及其制备方法
CN110571275A (zh) * 2019-09-17 2019-12-13 中国科学技术大学 氧化镓mosfet的制备方法
CN113539834A (zh) * 2020-04-16 2021-10-22 丰田自动车株式会社 半导体元件的制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6763703B2 (ja) * 2016-06-17 2020-09-30 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
CN106935661B (zh) * 2017-01-23 2019-07-16 西安电子科技大学 垂直型肖特基二极管及其制作方法
JP6841198B2 (ja) * 2017-09-28 2021-03-10 豊田合成株式会社 発光素子の製造方法
CN113614292B (zh) * 2019-03-28 2024-08-23 日本碍子株式会社 半导体膜
CN114747021A (zh) * 2019-11-29 2022-07-12 株式会社Flosfia 半导体装置及具有半导体装置的半导体系统
EP4068389A4 (en) * 2019-11-29 2024-01-03 Flosfia Inc. SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR SYSTEM
WO2021106811A1 (ja) * 2019-11-29 2021-06-03 株式会社Flosfia 半導体装置および半導体システム
JP7457508B2 (ja) * 2020-01-20 2024-03-28 日本放送協会 固体撮像素子およびその製造方法
JP2022048776A (ja) * 2020-09-15 2022-03-28 株式会社ノベルクリスタルテクノロジー β－Ｇａ２Ｏ３系単結晶膜及びその製造方法
CN113629148A (zh) * 2021-06-24 2021-11-09 湖南大学 一种双栅极增强型氧化镓mesfet器件及其制作方法
JPWO2023182311A1 (zh) * 2022-03-25 2023-09-28
JPWO2023182312A1 (zh) * 2022-03-25 2023-09-28
JPWO2023182313A1 (zh) * 2022-03-25 2023-09-28
WO2025062944A1 (ja) * 2023-09-22 2025-03-27 国立大学法人東海国立大学機構 β型酸化ガリウム膜の製造方法及びβ型酸化ガリウム膜付き基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187329A (ja) * 1985-02-15 1986-08-21 Sumitomo Electric Ind Ltd 化合物半導体素子の製造方法及び製造装置
JPS6396962A (ja) * 1986-10-13 1988-04-27 Nec Corp 電界効果トランジスタ及びその製造方法
CN103782392A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 Ga2O3 系半导体元件
JP5536920B1 (ja) * 2013-03-04 2014-07-02 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板、及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072267A (en) * 1989-06-28 1991-12-10 Nec Corporation Complementary field effect transistor
JPH1197519A (ja) * 1997-09-17 1999-04-09 Sony Corp 半導体装置の製造方法
JP2004214607A (ja) * 2002-12-19 2004-07-29 Renesas Technology Corp 半導体装置及びその製造方法
JP2006324294A (ja) * 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5038633B2 (ja) * 2006-02-14 2012-10-03 株式会社東芝 半導体装置及びその製造方法
JP2007305630A (ja) * 2006-05-08 2007-11-22 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
JP5072397B2 (ja) * 2006-12-20 2012-11-14 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子およびその製造方法
JP5749888B2 (ja) * 2010-01-18 2015-07-15 住友電気工業株式会社 半導体素子及び半導体素子を作製する方法
JP5126245B2 (ja) * 2010-02-12 2013-01-23 株式会社デンソー コンプリメンタリー接合電界効果トランジスタを備えた炭化珪素半導体装置およびその製造方法
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
KR101030823B1 (ko) * 2011-01-19 2011-04-22 주식회사 퀀텀디바이스 투명 박막, 이를 포함하는 발광 소자와 이들의 제조 방법
US9012993B2 (en) * 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102101605B1 (ko) * 2011-08-11 2020-04-17 이데미쓰 고산 가부시키가이샤 박막 트랜지스터
CN103781947B (zh) * 2011-09-08 2019-05-10 株式会社田村制作所 晶体层叠结构体
EP2754736B1 (en) * 2011-09-08 2024-11-06 Tamura Corporation Crystal laminate structure and method for producing same
CN103765593B (zh) * 2011-09-08 2017-06-09 株式会社田村制作所 Ga2O3系半导体元件
EP2755231B1 (en) * 2011-09-08 2019-05-22 Tamura Corporation Method for controlling the concentration of donors in ga2o3-based single crystal
US20140217470A1 (en) * 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
WO2013035844A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
EP2800128A4 (en) * 2011-11-29 2015-02-25 Tamura Seisakusho Kk PROCESS FOR PRODUCING A CRYSTALLINE FILM OF GA2O3
US9466670B2 (en) * 2014-03-12 2016-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Sandwich epi channel for device enhancement
US20150363092A1 (en) * 2014-05-30 2015-12-17 Contatta, Inc. Systems and methods for collaborative electronic communications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61187329A (ja) * 1985-02-15 1986-08-21 Sumitomo Electric Ind Ltd 化合物半導体素子の製造方法及び製造装置
JPS6396962A (ja) * 1986-10-13 1988-04-27 Nec Corp 電界効果トランジスタ及びその製造方法
CN103782392A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 Ga2O3 系半导体元件
JP5536920B1 (ja) * 2013-03-04 2014-07-02 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板、及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
彭斯等: "《电子电路原理》", 30 April 2001 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359122A (zh) * 2017-06-07 2017-11-17 西安电子科技大学 Mn掺杂异质结自旋场效应晶体管的制备方法
CN107359127A (zh) * 2017-06-07 2017-11-17 西安电子科技大学 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN107369707A (zh) * 2017-06-07 2017-11-21 西安电子科技大学 基于4H‑SiC衬底异质结自旋场效应晶体管及其制造方法
CN107658337A (zh) * 2017-06-07 2018-02-02 西安电子科技大学 高电子迁移率自旋场效应晶体管及其制备方法
CN107359127B (zh) * 2017-06-07 2020-03-24 西安电子科技大学 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN107369707B (zh) * 2017-06-07 2020-03-24 西安电子科技大学 基于4H-SiC衬底异质结自旋场效应晶体管及其制造方法
CN107359122B (zh) * 2017-06-07 2020-09-08 西安电子科技大学 Mn掺杂异质结自旋场效应晶体管的制备方法
CN107658337B (zh) * 2017-06-07 2020-09-08 西安电子科技大学 高电子迁移率自旋场效应晶体管及其制备方法
CN110571275A (zh) * 2019-09-17 2019-12-13 中国科学技术大学 氧化镓mosfet的制备方法
CN113539834A (zh) * 2020-04-16 2021-10-22 丰田自动车株式会社 半导体元件的制造方法
CN113539834B (zh) * 2020-04-16 2024-03-15 丰田自动车株式会社 半导体元件的制造方法

Also Published As

Publication number Publication date
TWI665717B (zh) 2019-07-11
DE112015003970T5 (de) 2017-06-01
JP2016051796A (ja) 2016-04-11
DE112015003970B4 (de) 2024-03-14
TW201620013A (zh) 2016-06-01
US20170288061A1 (en) 2017-10-05
CN106796889B (zh) 2021-02-12
CN112928026A (zh) 2021-06-08
WO2016031522A1 (ja) 2016-03-03
CN112928026B (zh) 2023-09-19
JP5828568B1 (ja) 2015-12-09

Similar Documents

Publication Publication Date Title
CN112928026B (zh) Ga2O3系半导体元件
JP7263540B2 (ja) エンハンスメントモードｉｉｉ族－ｎ高電子移動度トランジスタ及びディプリーションモードｉｉｉ族－ｎ高電子移動度トランジスタの両方を有する半導体構造体
CN107078063B (zh) 半导体元件和晶体层叠结构体
Lee et al. AlGaN/GaN high-electron-mobility transistors fabricated through a Au-free technology
JP6284140B2 (ja) Ｇａ２Ｏ３系半導体素子
EP2942803A1 (en) Crystalline multilayer structure and semiconductor device
CN110622319A (zh) Ga2O3系半导体元件
US10453924B2 (en) Silicon carbide semiconductor substrate, method of manufacturing silicon carbide semiconductor substrate, semiconductor device and method of manufacturing semiconductor device
WO2016014439A2 (en) Forming enhancement mode iii-nitride devices
CN104541373A (zh) 用于使用工程化衬底的氮化镓电子器件的方法和系统
US20170330950A1 (en) Metal Nitride Alloy Contact for Semiconductor
JP2760531B2 (ja) 赤外線検出用集積回路の製造方法
US8614464B2 (en) Nitride-based semiconductor device and method for manufacturing the same
CN207398117U (zh) 电子器件
US9799747B2 (en) Low resistance contact for semiconductor devices
CN103548126B (zh) 半导体基板的制造方法及半导体基板
JP6406602B2 (ja) 半導体素子及びその製造方法、並びに結晶積層構造体
JP2019220536A (ja) 半導体基板及びその製造方法、結晶積層構造体及びその製造方法、並びに半導体デバイス
US20240120201A1 (en) Selective Area Diffusion Doping of III-N Materials
Kim et al. GaN schottky barrier MOSFET using indium-tin-oxide as source, drain and gate material
JP2010153524A (ja) エピタキシャル基板、エピタキシャル基板の製造方法、及び、半導体装置の製造方法
Sasaki et al. Ga 2 O 3 semiconductor element
Kochermin Rigorous investigation of AlGaN/GaN heterostructure surface treatments with Si thin films
KR20130137983A (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant