[go: up one dir, main page]

CN106601593A - 降低多晶硅表面粗糙度的方法 - Google Patents

降低多晶硅表面粗糙度的方法 Download PDF

Info

Publication number
CN106601593A
CN106601593A CN201611235212.3A CN201611235212A CN106601593A CN 106601593 A CN106601593 A CN 106601593A CN 201611235212 A CN201611235212 A CN 201611235212A CN 106601593 A CN106601593 A CN 106601593A
Authority
CN
China
Prior art keywords
polysilicon
layer
surface roughness
polysilicon layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611235212.3A
Other languages
English (en)
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201611235212.3A priority Critical patent/CN106601593A/zh
Publication of CN106601593A publication Critical patent/CN106601593A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种降低多晶硅表面粗糙度的方法，其包括如下步骤：i)将O3水与多晶硅层的表面接触进行氧化处理，在多晶硅层的表面形成表面氧化层；ii)将多晶硅层的表面形成的表面氧化层与HF溶液接触进行蚀刻处理，得到经氧化处理和刻蚀处理的多晶硅层；iii)依次重复步骤i)的氧化处理和步骤ii)的蚀刻处理过程n次，直至多晶硅界面处凸起的高度小于30nm，其中n为正整数。本发明方法利用O3水对多晶硅层表面进行氧化处理，O3具有强氧化性，大幅缩短氧化时间；然后经多次氧化处理和蚀刻处理显著提高多晶硅膜表面的平整度，以减少薄膜晶体管的漏电流，优化其电性。

Description

降低多晶硅表面粗糙度的方法
技术领域
本发明属于液晶面板制造技术领域，具体涉及一种降低薄膜晶体管中多晶硅表面粗糙度的方法。
背景技术
液晶显示元件的薄膜晶体管(TFT)是由在绝缘基板上形成的硅膜构成，作为液晶显示元件的像素中设置的开关元件或外围电路部分中形成的驱动元件来使用。作为构成TFT的硅膜，大多使用非晶硅膜，但近年来越来越多地使用具有更好特性的多晶硅膜，现在在这方面正在进行很多的开发工作。而多晶硅膜的形成需要在高温下进行，但又由于绝缘基板的耐热度较低，容易造成基板变形，因此，在制作薄膜晶体管有源层时通常采用低温多晶硅薄膜(Low Temperature Polysilicon Thin Film)。
现有制备多晶硅膜时一般采用准分子激光退火(Excimer Laser Annealing，可缩写为ELA)的方法，其利用高能量的准分子激光照射非晶硅薄膜，使其吸收准分子激光的能量后，使非晶硅薄膜呈融化状态，冷却后结晶后形成多晶硅膜，制备过程一般是在400℃～600℃的温度下进行的，能够有效防止基板的变形。采用准分子激光发生器的脉冲激光，在非晶硅层上进行扫描形成一照射区域，该脉冲激光扫描完成后向前移动一段距离，使形成的多个照射区域相互重叠，由于重叠部分温度较未重叠部分温度高，在重叠部分与未重叠部分的界面发生非均匀成核，通常重叠部分与其他未重叠部分产生的横向温度梯度，晶核将沿温度较高的方向即从未重叠部分至重叠部分的方向长大，并最终结晶成低温多晶硅薄膜。
准分子激光退火工艺是一种相对比较复杂的退火过程。对于多晶硅薄膜中，薄膜表面平坦性，晶粒尺寸及晶粒均匀性的控制一直是该退火工艺中的研究热点。目前由于普通激光退火过程中引起的多晶硅晶粒的不均匀性生长，导致非常大的薄膜粗糙度，且多晶硅薄膜的晶粒尺寸偏小，分布不均匀。
低温多晶硅薄膜晶体管的沟道区所覆盖的多晶硅晶粒数量及分布情况均匀性，以及多晶硅薄膜表面平坦性(或者说表面粗糙度)，都将直接影响低温多晶硅薄膜晶体管的电学性能，如迁移率大小、漏电流大小、迁移率及阈值电压的均匀性等。
而在现有的LTPS生产制程中，在多晶硅膜与闸极膜之间会镀有一层SiOx/SiNx膜，又因为多晶硅膜表面的粗糙度(roughness)过高(晶界处最高高度超过40nm)。易形成寄生电容和尖端放电，造成TFT漏电流过大现象，且易刺穿栅绝缘膜(GI)，所以为了避免抑制这些现象的产生，在生产时会采用增加GI膜的厚度的方式，GI膜厚度的增加必然造成GI镀膜机台tact time的增加，也会造成后续IMP doping困难。
公开号为：CN102655089，名称为《一种低温多晶硅薄膜的制作方法》的专利中公开的多晶硅薄膜的制作方法如下：首先在基板上依次沉积缓冲层和非晶硅层，再对非晶硅层进行高温加热，并对非晶硅层进行准分子激光退火，形成多晶硅层，然后依次进行氧化和刻蚀，得到多晶硅薄膜。其中的氧化过程是将经准分子激光退火后形成的多晶硅层，放置在温度为700℃的氧气气氛下的快速热退火装置中进行快速热退火，这样能使得未晶化的非晶硅氧化成二氧化硅。其中另一氧化处理方法是在笑气等离子体(N2O plasma)气氛下对多晶硅层进行氧化，具体过程是在PECVD气相沉积设备中进行。
而其中的刻蚀过程采用氢氟酸溶液对氧化后的多晶硅层进行刻蚀，由于二氧化硅与氢氟酸发生化学反应，所以多晶硅层上的二氧化硅会与多晶硅层脱离，从而形成多晶硅薄膜。
该专利中对多晶硅层的氧化过程是在温度为700℃的氧气气氛下的快速热退火装置中进行快速热退火，从而使未晶化的非晶硅氧化成二氧化硅。但通过氧气进行氧化处理的效率低，氧化处理时间较长。
发明内容
本发明的目的是为了解决现有LTPS生产制程得到的多晶硅膜表面的粗糙度过高，易形成寄生电容，造成TFT漏电流过大的问题，而提供降低多晶硅表面粗糙度的方法。
本发明降低多晶硅表面粗糙度的方法包括如下步骤：
i)将O3水与多晶硅层的表面接触进行氧化处理，在多晶硅层的表面形成表面氧化层；
ii)将在多晶硅层的表面形成的表面氧化层与HF溶液接触进行蚀刻处理，得到经氧化处理和蚀刻处理的多晶硅层；
iii)依次重复步骤i)的氧化处理和步骤ii)的蚀刻处理过程n次，直至多晶硅界面处凸起的高度小于30nm，其中，n为正整数。
本发明步骤i)中所述的多晶硅层可以采用等离子体增强化学反应气相沉积(PECVD)法、准分子激光晶化(ELA)法或低压气相化学气相沉积(LPCVD)等方法得到。
在一个实施例中，步骤i)中所述的多晶硅层采用低压气相化学气相沉积法在石英玻璃基底上得到的。LPCVD沉积法具有生长速度快，成膜致密、均匀、装片容量大等特点。多晶硅薄膜可采用硅烷气体通过LPCVD法直接沉积在衬底上，控制沉积参数一般为：硅烷压力为13.3～26.6Pa，沉积温度Td＝580～650℃，生长速率5～10nm/min。
LPCVD法生长的多晶硅薄膜，晶粒具有择优取向，形貌呈“V”字形，内含高密度的微挛晶缺陷，且晶粒尺寸小，载流子迁移率不够大而使其在器件应用方面受到一定限制。虽然减少硅烷压力有助于增大晶粒尺寸，但往往伴随着表面粗糙度的增加，对载流子的迁移率与TFT器件的电学稳定性产生不利影响。
在另一个实施例中，步骤i)中所述的多晶硅层采用等离子体增强化学反应气相沉积(PECVD)法在非晶硅表面上沉积得到的。PECVD法是在低压化学气相沉积的同时，利用辉光放电的电子来激活化学气相沉积反应。在多晶硅薄膜的沉积过程中，通过射频辉光放电法(Radio Frequency Glow Discharge)分解硅烷，在射频功率的作用下，硅烷气体被分解成多种新的粒子：原子、自由基团以及各种离子等等离子体。这些新的粒子通过迁移、脱氢等一系列复杂的过程后进行沉积。整体上多晶硅薄膜的沉积过程可以分为两个步骤：即SiH4气体的分解以及基团的沉积。此方法所需要的沉积温度较低，在300～450℃左右即可获得多晶硅，但用CVD法制备得多晶硅晶粒尺寸小，一般不超过50nm，晶内缺陷多，晶界多，需要进行后续的氧化处理和蚀刻处理。
在优选的实施例中，步骤i)中所述的多晶硅层采用准分子激光晶化(ELA)法在非晶硅表面上沉积得到。准分子激光晶化方法中，非晶硅薄膜的熔化结晶过程非常短，对衬底的热冲击很小，可以使用不耐高温的廉价玻璃甚至塑料衬底，大大降低了制作大面积显示器的成本。
准分子激光晶化是利用瞬间激光脉冲产生的高能量入射到非晶硅薄膜表面，仅在薄膜表层约100nm厚的深度产生热能效应，使a-Si薄膜在瞬间达到1000℃左右，从而实现a-Si向p-Si的转变。在此过程中，激光脉冲的瞬间(15～50ns)能量被a-Si薄膜吸收并转化为相变能，因此，不会有过多的热能传导到薄膜衬底，合理选择激光的波长和功率，使用激光加热就能够使a-Si薄膜达到熔化的温度且保证基片的温度低于500℃，可满足LCD及OEL对透明衬底的要求。其主要优点为脉冲宽度短(15～50ns)，衬底发热小。通过选择还可获得混合晶化，即多晶硅和非晶硅的混合体。
准分子激光退火晶化的机理：激光辐射到a-Si的表面，使其表面在温度到达熔点时即达到了晶化域值能量密度Ec。a-Si在激光辐射下吸收能量，激发了不平衡的电子-空穴对，增加了自由电子的导电能量，热电子-空穴对在热化时间内用无辐射复合的途径将自身的能量传给晶格，导致近表层极其迅速的升温，由于非晶硅材料具有大量的隙态和深能级，无辐射跃迁是主要的复合过程，因而具有较高的光热转换效率，若激光的能量密度达到域值能量密度Ec时，即半导体加热至熔点温度，薄膜的表面会熔化，熔化的前沿会以约10m/s的速度深入材料内部，经过激光照射，薄膜形成一定深度的融层，停止照射后，融层开始以108～1010K/s的速度冷却，而固相和液相之间的界面将以1～2m/s的速度回到表面，冷却之后薄膜晶化为多晶，随着激光能量密度的增大，晶粒的尺寸增大，当非晶薄膜完全熔化时，薄膜晶化为微晶或多晶，若激光能量密度小于域值能量密度Ec，即所吸收的能量不足以使表面温度升至熔点，则薄膜不发生晶化。
一般认为ELA法制备得到的多晶硅薄膜晶粒大、空间选择性好，掺杂效率高、晶内缺陷相对较少、电学特性好、迁移率高达到400cm2/v.s，是目前综合性能最好的低温多晶硅薄膜。工艺成熟度高，已有大型的生产线设备，但存在晶粒尺寸对激光功率敏感的不足。
具体的，采用准分子激光晶化(ELA)法制备多晶硅层的过程如下：
S1，采用CVD法在玻璃基板上依次沉积缓冲层(buffer layer)和非晶硅层(amorphous silicon layer)；
S2，对步骤S1中所述的非晶硅层进行高温加热处理以及准分子激光退火处理，形成多晶硅层。
采用准分子激光晶化法制备多晶硅层的过程中在沉积缓冲层和非晶硅层之前，还可以预先对基板进行清洗，使基板保持洁净。
其中S1步骤在基板上沉积缓冲层和非晶硅层的方法可以采用溅射、真空蒸镀或者减压CVD法。
在一个实施例中，所述的缓冲层由氮化硅层(SiNx)和二氧化硅层(SiO2)组成复合缓冲层，缓冲层能够防止基板中的杂质在后续加热过程中扩散到多晶硅层中。首先沉积氮化硅层，厚度控制在50～150nm，然后再沉积二氧化硅层，其厚度控制在100～300nm。
在基板上形成上述复合缓冲层的方法可为：
在基板上先采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)法或者其它沉积方法沉积一层SiNx层；再采用PECVD法或者其它沉积方法沉积一层SiO2层，从而在基板上形成复合缓冲层。
在另一个实施例中，缓冲层亦可为SiO2缓冲层。此时，在基板上形成该SiO2缓冲层的方法可为：在基板上采用PECVD法或者其它沉积方法沉积一层100～350nm厚的SiO2层作为SiO2缓冲层。
在一个实施例中，所述的非晶硅层采用PECVD法沉积得到，优选非晶硅层的厚度为30～150nm。
其中，S2步骤中所述的高温加热过程一般是在400℃～600℃的温度下处理0.5～3小时。
所述S2步骤中的准分子激光退火处理采用氯化氙准分子激光器，可以根据非晶硅层的材质、厚度等特性，选择对非晶硅层进行一次、两次或者更多次的准分子激光退火以及设置每次准分子激光退火的工艺参数。
除此之外还可以采用氟化氪(KrF)、氟化氩(ArF)等准分子激光器。ArF、KrF和XeCl准分子激光器，输出波长分别为193nm、248nm和308nm，脉宽在10～50ns之间。
在一个实施例中，进行一次准分子激光退火处理，控制激光能量密度为300～500mJ/cm2，激光脉冲频率可以为300Hz，优选的重叠率为92％～98％。
在另一个实施例中对非晶硅层进行两次准分子激光退火，其中，第一次准分子激光退火的工艺参数为：激光脉冲频率为300Hz，重叠率为92％～98％，激光能量密度为300～500mJ/cm2；第二次准分子激光退火的工艺参数为：激光脉冲频率为300Hz，重叠率为5％～10％，激光能量密度为50～150mJ/cm2。
经准分子激光退火后形成多晶硅层，其表面会产生未晶化的非晶硅突起，存在比较明显的晶界，造成薄膜表面的不平坦，粗糙度升高。
因此，本发明步骤i)先利用O3水与多晶硅层的表面接触进行氧化处理，通过O3水对多晶硅层的表面进行氧化，从而形成表面氧化层，通过控制氧化处理的时间来调节氧化层的厚度。
在一个实施例中，氧化层的厚度为1～8nm，氧化处理的时间为3～100秒，优选氧化处理的时间为10～30秒。
由于O3水还具有清洗作用，因此利用O3水氧化的同时还能起到对多晶硅层清洗的作用，除去表面污染物，氧化处理后使非晶硅转化成二氧化硅。
本发明步骤ii)再通过HF溶液对氧化后的多晶硅层进行刻蚀，所述的HF溶液的浓度为0.5wt％～10wt％，优选的浓度为1wt％～5wt％，使二氧化硅与多晶硅脱离，在其中一个实施例中，HF溶液的(质量)浓度为1wt％～3wt％，优选蚀刻处理的时间为10～80秒。
本发明步骤iii)的多次氧化/蚀刻处理能够显著降低多晶硅层表面的粗糙度，但多晶膜下面一般为SiOx膜，与晶界氧化后物质相似，易被蚀刻药剂蚀刻掉，形成空洞，因此不能过多进行表面氧化及蚀刻工艺。
本发明步骤iii)依次重复氧化处理和蚀刻处理过程1～5次，优选的，依次重复氧化处理和蚀刻处理过程1～3次，并精确控制蚀刻厚度。
本发明步骤i)所述的O3水是将臭氧溶解到水中得到的，O3水中臭氧的溶解浓度一般在5mg/L～20mg/L的范围中，优选的浓度控制在8mg/L～15mg/L，氧化处理的时间短。通过O3水的氧化处理的方式能够在多晶硅层的表面形成厚度均匀的氧化层，并且不会对下层的多晶硅造成不良影响。解决了现有采用高温氧气气氛热退火进行氧化的方式所存在的氧化效率低，时间长的问题。
本发明步骤ii)由于二氧化硅与氢氟酸发生化学反应，所以多晶硅层上的二氧化硅会与多晶硅层脱离，从而形成多晶硅薄膜。然后通过多次的氧化/蚀刻处理能够显著降低多晶硅层表面的粗糙度，但多晶膜下面一般为SiOx膜，与晶界氧化后物质相似，易被蚀刻药剂蚀刻掉，形成空洞，因此不能过多进行表面氧化及蚀刻工艺，且需精确控制蚀刻厚度。
采用本发明提供的降低多晶硅表面粗糙度的方法得到的低温多晶硅薄膜，其晶粒分布均匀，并且具有非常低的表面粗糙度，从而解决了应用于低温多晶硅显示器背板中，迁移率较低，薄膜晶体管的漏电流较大，迁移率及阈值电压不均匀性的问题，并降低后续GI镀膜机台及IMP机台的工序时间，增加了产能。
采用本发明提供的降低多晶硅表面粗糙度的方法制备的低温多晶硅薄膜可以作为低温多晶硅薄膜晶体管的有源层，适用于有源矩阵有机发光二极管显示器(AMOLED)及低温多晶硅薄膜晶体管液晶显示器(LTPS TFT-LCD)等的生产。
与现有技术相比，本发明的有益效果是：本发明利用O3水对多晶硅层表面进行氧化处理，由于O3的强氧化性，能够大幅缩短氧化时间。后续通过多次的氧化/蚀刻处理能够显著降低多晶硅膜表面的粗糙度，以减少薄膜晶体管(TFT device)的漏电流，优化其电性，并减少后续GI(栅绝缘层)镀膜机台及IMP机台的操作工序时间(tact time)，增加产能。
附图说明
下面结合附图来对本发明作进一步详细说明。
图1为本发明实施例2中未经氧化处理和蚀刻处理的多晶硅层的表面粗糙度示意图；
图2为本发明实施例2中经1次氧化处理和蚀刻处理后多晶硅层的表面粗糙度示意图；
图3为本发明实施例2经n次氧化处理和蚀刻处理后多晶硅层的表面粗糙度示意图，其中n≥2且n为正整数。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
实施例
实施例1
本实施例中降低多晶硅表面粗糙度的方法包括以下步骤：
一、采用浓度为5mg/L的O3水与多晶硅层的表面接触进行氧化处理15秒，从而形成表面氧化层；
二、再将多晶硅层表面形成的表面氧化层与浓度为1wt％的HF溶液接触进行蚀刻处理40秒，得到经氧化处理和蚀刻处理的多晶硅层；
三、依次重复步骤一的氧化处理和步骤二的蚀刻处理过程3次，从而降低多晶硅表面粗糙度。
本实施例控制O3水的浓度较低，使每次氧化处理后的表面氧化层的厚度也较薄，后续采用浓度较低的HF溶液对表面具有氧化层的多晶硅进行刻蚀，由于二氧化硅与氢氟酸发生化学反应，所以多晶硅层上的二氧化硅与多晶硅层脱离，并控制氧化处理和蚀刻处理的时间，使晶界达到饱和氧化及蚀刻，但由于每次氧化处理得到的氧化层厚度较薄，因此步骤三重复的次数较多，从而达到实现降低多晶硅表面粗糙度的效果。
本实施例选取的O3水和HF溶液均不会对薄膜晶体管的电性产生影响，其中更优化的O3水浓度、HF溶液浓度以及氧化/蚀刻处理时间，是使晶界达到饱和氧化及蚀刻。
实施例2
本实施例降低多晶硅表面粗糙度的方法按以下步骤实现：
一、采用PECVD法在玻璃基板上依次沉积缓冲层和非晶硅层；
二、对步骤一所述的非晶硅层在500℃下加热处理1.5小时，然后再对非晶硅层进行一次准分子激光退火处理，形成多晶硅层；
三、采用浓度为10mg/L的O3水与步骤二形成的多晶硅层的表面接触进行氧化处理15秒，从而形成表面氧化层；
四、再将多晶硅层表面形成的表面氧化层与浓度为2wt％HF溶液接触进行蚀刻处理50秒，得到经氧化处理和蚀刻处理的多晶硅层；
五、依次再重复步骤三的氧化处理和步骤四的蚀刻处理过程n(n为正整数)次，从而降低多晶硅表面粗糙度。
本实施例优选O3水的HF溶液的浓度，并优化氧化处理和蚀刻处理的时间，使最终得到多晶硅的表面平整，晶界处最高高度小于25nm，显著降低了表面的粗糙度，从而减少了器件的漏电流。
本实施例步骤五重复氧化处理和蚀刻处理的过程，结合附图1至3所示，图1中L代表多晶硅层，a代表基板，b代表缓冲层，d0代表未经氧化处理和蚀刻处理的非晶硅突起的高度，图2中d1代表经一次氧化处理和蚀刻处理后非晶硅突起的高度，类推，图3中dn代表经n次氧化处理和蚀刻处理后非晶硅突起的高度，可知经多次氧化处理和蚀刻处理能够使多晶硅表面更加平整，减少薄膜晶体管的漏电流，优化薄膜晶体管的电性。但多晶膜下面为SiOx膜，与晶界氧化后物质相似，易被蚀刻药剂蚀刻掉，形成空洞，难以干燥，因此不宜过多进行表面氧化及蚀刻工艺，且需精确控制蚀刻厚度，本实施例中优选再重复氧化处理和步骤四的蚀刻处理的次数为1次，即一共进行2次氧化处理和蚀刻处理。
本实施例对得到的降低粗糙度之后的多晶硅层(膜)进行微影蚀刻制程，通过光阻图案使多晶硅膜层图案化，以形成欲作为N-TFT和P-TFT的一多晶硅岛状物，然后接着沉积一栅极绝缘层。
本实施例完成多晶硅膜层图案化后，再采用等离子CVD法在多晶硅表面沉积栅绝缘层(GI)，该栅绝缘层可以为复合栅极绝缘层，复合栅极绝缘层由第一介电层、第二介电层和第三介电层组成，且第一介电层为SiO2，第二介电层为SiON，第三介电层为SiNx。由于此时多晶硅层的表面已足够平整，因此后续栅绝缘膜的厚度可以相对较薄，缩短后续GI镀膜机台及IMP机台的操作工序时间(tact time)，增加其产能，并且还可直接利用现有生产线的激光退火前氟化氢清洗机进行处理。
应当注意的是，以上所述的实施例仅用于解释本发明，并不构成对本发明的任何限制。通过参照典型实施例对本发明进行了描述，但应当理解为其中所用的词语为描述性和解释性词汇，而不是限定性词汇。可以按规定在本发明权利要求的范围内对本发明作出修改，以及在不背离本发明的范围和精神内对本发明进行修订。尽管其中描述的本发明涉及特定的方法、材料和实施例，但是并不意味着本发明限于其中公开的特定例，相反，本发明可扩展至其他所有具有相同功能的方法和应用。

Claims (10)

1.一种降低多晶硅表面粗糙度的方法，其包括如下步骤：
i)将O3水与多晶硅层的表面接触进行氧化处理，在多晶硅层的表面形成表面氧化层；
ii)将在多晶硅层的表面形成的表面氧化层与HF溶液接触进行蚀刻处理，得到经氧化处理和蚀刻处理的多晶硅层；
iii)依次重复步骤i)的氧化处理和步骤ii)的蚀刻处理过程n次，直至多晶硅界面处凸起的高度小于30nm，其中n为正整数。
2.根据权利要求1所述的降低多晶硅表面粗糙度的方法，其特征在于，步骤i)中所述O3水中O3的浓度为5mg/L～20mg/L。
3.根据权利要求1所述的降低多晶硅表面粗糙度的方法，其特征在于，步骤i)中所述氧化处理的时间为3～30秒。
4.根据权利要求1所述的降低多晶硅表面粗糙度的方法，其特征在于，所述表面氧化层的厚度为1～8nm。
5.根据权利要求1所述的降低多晶硅表面粗糙度的方法，其特征在于，所述HF溶液的浓度为0.5wt％～10wt％。
6.根据权利要求1-5中任意一项所述的降低多晶硅表面粗糙度的方法，其特征在于，依次重复步骤i)的氧化处理和步骤ii)的蚀刻处理过程1～3次。
7.根据权利要求1所述的降低多晶硅表面粗糙度的方法，其特征在于，步骤i)中所述的多晶硅层的制备方法包括如下步骤：
S1，在基板上依次沉积缓冲层和非晶硅层；
S2，对步骤S1中所述的非晶硅层进行高温加热处理以及准分子激光退火处理，形成多晶硅层。
8.根据权利要求7所述的降低多晶硅表面粗糙度的方法，其特征在于，步骤S1中所述的缓冲层由氮化硅层和二氧化硅层组成。
9.根据权利要求7所述的降低多晶硅表面粗糙度的方法，其特征在于，步骤S1中所述的非晶硅层的厚度为30～150nm。
10.根据权利要求7-9中任意一项所述的降低多晶硅表面粗糙度的方法，其特征在于，步骤S2中所述的高温加热处理为在400℃～600℃的温度下处理0.5～3小时。
CN201611235212.3A 2016-12-28 2016-12-28 降低多晶硅表面粗糙度的方法 Pending CN106601593A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611235212.3A CN106601593A (zh) 2016-12-28 2016-12-28 降低多晶硅表面粗糙度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611235212.3A CN106601593A (zh) 2016-12-28 2016-12-28 降低多晶硅表面粗糙度的方法

Publications (1)

Publication Number Publication Date
CN106601593A true CN106601593A (zh) 2017-04-26

Family

ID=58602917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611235212.3A Pending CN106601593A (zh) 2016-12-28 2016-12-28 降低多晶硅表面粗糙度的方法

Country Status (1)

Country Link
CN (1) CN106601593A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231537A (zh) * 2017-12-05 2018-06-29 中国电子科技集团公司第五十五研究所 改善多晶硅侧壁粗糙度的制备方法
WO2024176258A1 (en) * 2023-02-24 2024-08-29 INDIAN INSTITUTE OF TECHNOLOGY MADRAS (IIT Madras) Material and method for roughness reduction of substrates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001898A1 (en) * 2000-06-30 2002-01-03 Park Soo Young Method of manufacturing a flash memory cell
CN103745925A (zh) * 2013-11-14 2014-04-23 上海和辉光电有限公司 一种平坦化多晶硅薄膜的制造方法
CN105655355A (zh) * 2016-02-01 2016-06-08 武汉华星光电技术有限公司 一种阵列基板的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001898A1 (en) * 2000-06-30 2002-01-03 Park Soo Young Method of manufacturing a flash memory cell
CN103745925A (zh) * 2013-11-14 2014-04-23 上海和辉光电有限公司 一种平坦化多晶硅薄膜的制造方法
CN105655355A (zh) * 2016-02-01 2016-06-08 武汉华星光电技术有限公司 一种阵列基板的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231537A (zh) * 2017-12-05 2018-06-29 中国电子科技集团公司第五十五研究所 改善多晶硅侧壁粗糙度的制备方法
WO2024176258A1 (en) * 2023-02-24 2024-08-29 INDIAN INSTITUTE OF TECHNOLOGY MADRAS (IIT Madras) Material and method for roughness reduction of substrates

Similar Documents

Publication Publication Date Title
CN102655089B (zh) 一种低温多晶硅薄膜的制作方法
KR100797018B1 (ko) 반도체박막, 그것을 사용한 반도체장치, 그들의 제조방법및 반도체박막의 제조장치
TW515101B (en) Method for fabrication of field-effect transistor
TWI492315B (zh) 低溫多晶矽薄膜晶體管製造方法
JP4802364B2 (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
JP2012119691A (ja) 薄膜トランジスタの製造方法
CN105470312A (zh) 低温多晶硅薄膜晶体管及其制造方法
TW201518561A (zh) 一種平坦化多晶矽薄膜的製造方法
CN105655404B (zh) 低温多晶硅薄膜晶体管及其制作方法
CN105513950A (zh) 低温多晶硅薄膜及薄膜晶体管的制备方法
CN106601593A (zh) 降低多晶硅表面粗糙度的方法
CN106548926A (zh) 多晶硅层的制备方法、薄膜晶体管、阵列基板及显示装置
JP4286692B2 (ja) ポリシリコン結晶化の制御方法
CN104900491A (zh) 薄膜晶体管及其制作方法、显示装置
CN105140130B (zh) 低温多晶硅薄膜晶体管及其制备方法
CN105355544A (zh) 低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管
CN105742370B (zh) 低温多晶硅薄膜晶体管的制备方法
CN107017153A (zh) 一种多晶硅薄膜制作方法及多晶硅薄膜
JP3680677B2 (ja) 半導体素子製造装置および半導体素子の製造方法
JP3925085B2 (ja) 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP2007243216A (ja) 半導体装置
US20060141684A1 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
KR100611749B1 (ko) 박막트랜지스터의 제조 방법
CN112885851B (zh) 阵列基板及阵列基板的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170426

RJ01 Rejection of invention patent application after publication