[go: up one dir, main page]

CN106598124B - 具有经调节偏压电流放大器的稳压器 - Google Patents

具有经调节偏压电流放大器的稳压器 Download PDF

Info

Publication number
CN106598124B
CN106598124B CN201510966655.9A CN201510966655A CN106598124B CN 106598124 B CN106598124 B CN 106598124B CN 201510966655 A CN201510966655 A CN 201510966655A CN 106598124 B CN106598124 B CN 106598124B
Authority
CN
China
Prior art keywords
voltage
coupled
output
terminal
channel transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510966655.9A
Other languages
English (en)
Other versions
CN106598124A (zh
Inventor
胡敏弘
黄秋皇
吴振聪
黄俊为
苏品翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN106598124A publication Critical patent/CN106598124A/zh
Application granted granted Critical
Publication of CN106598124B publication Critical patent/CN106598124B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种具有经调节偏压电流放大器的稳压器，其包括电压放大器、第一输出级、交流通过滤器、电流放大器、第二输出级以及增益电路。第一输出级与第二输出级的输出端共同提供稳压器的输出电压。电压放大器的二输入端分别接收参考电压与输出电压。第一输出级的输入端耦接至电压放大器的输出端。电流放大器的二输入端分别接收参考电流与输出电压的交流成份。第二输出级的输入端耦接至电流放大器的输出端。增益电路的输入端耦接至电压放大器的输出端。增益电路的输出端耦接至第二输出级的输入端。本发明的稳压器可以在负载电流急剧变化时，产生对应电流以推动稳压器的输出级电路。

Description

具有经调节偏压电流放大器的稳压器
技术领域
本发明涉及一种稳压器，尤其涉及一种具有经调节偏压电流放大器的稳压器。
背景技术
稳压器(voltage regulator)为普遍的稳压电路，利用回授回路(feedback loop)来锁定输出电压。图1是说明现有稳压器110与稳压器120使用于集成电路内部的示意图。现有稳压器110与稳压器120可以经由供电路径11供电给负载电路10(例如数字电路或是其他功能电路)。图1中电阻符号表示供电路径11的寄生电阻。供电路径11越长，则其寄生电阻的阻抗越大。负载电路10可能包含多个组件，而这些组件将从供电路径11的不同节点存取(或取用)电能(如图1所示意)。为了降低峰值电流经由供电路径11寄生电阻造成的电压降(voltage drop)，于图1所示电路中，在供电路径11左端置放一个稳压器110以及稳压电容130，并且在供电路径11右端置放一个稳压器120与稳压电容140。在集成电路中，电容130与电容140需要耗占大量面积。由于电容130与电容140的电容值是有限制的，因此稳压器必须具备极快的反应速度来抵消/补偿峰值电流以稳定电压VDD1与VDD2。当负载电路10为数字电路时，负载电路10所消耗的负载电流会因为数字电路的高速运作而不断剧烈变化，而负载电流的峰值电流(peak current)将会造成供电路径11的电压(例如电压VDD1与VDD2)的大幅度变化。因此稳压器需要优异的反应速度来抵消/补偿峰值电流进而稳定电压。供电路径11的稳定电压可以确保数字电路(负载电路10)的正常运作。然而，现有稳压器110与稳压器120的反应速度可能会来不及抵消/补偿峰值电流。
再者，当集成电路内部使用多组现有稳压器供电给同一供电路径11时，每组稳压器的实际输出电压会因各自的偏移电压(offset voltage)而产生差异。例如，假设图1中现有稳压器110的偏移电压为Vos1，而现有稳压器120的偏移电压为Vos2。在对现有稳压器110与稳压器120输入相同的参考电压Vref的情况下，现有稳压器110与稳压器120的理想输出电压应为Vref+Vos1与Vref+Vos2。现有稳压器110与稳压器120输出的电压VDD1与VDD2是响应于(或相依于)负载电路10的负载电流以及供电路径11的寄生电阻。
当Vos1>Vos2且晶体管Ma可提供足够电流使VDD1AVG＝Vref+Vos1时(其中VDD1AVG表示电压VDD1的平均)，此时现有稳压器110可正常运作，但可能会造成VDD2AVG>Vref+Vos2(其中VDD2AVG表示电压VDD2的平均)。VDD2AVG>Vref+Vos2将使现有稳压器120的晶体管Mb为截止。此时，现有稳压器120无法提供负载电路10的峰值电流，因此供电路径11中距离现有稳压器110最远的节点会产生最大的电压降，因而此节点将成为弱点(weak point)。
考虑另一种情况，当Vos1>Vos2但晶体管Ma无法提供足够电流而使VDD1AVG<Vref+Vos1时，此时现有稳压器120可正常运作，但现有稳压器110的晶体管Ma达到完全开启(fully-turn-on)的状态。此时因为晶体管Ma的栅极的控制电压维持在系统电压的最高值而不具备交流摆荡(AC swing)，使得现有稳压器110无法提供峰值电流给负载电路10，因此供电路径11中距离现有稳压器120最远的节点会产生最大的电压降，因而此节点将成为弱点。
负载电路10的耗电与峰值电流会随着新功能的加入而不断抬升，致使上述多稳压器(multi-regulator)架构会因偏移电压(例如Vos1与Vos2)差异而无法使每组稳压器同时高速运作。无法同时高速运作的稳压器将无法有效提供负载电路10不同组件所需的峰值电流。因在供电路径11中弱点(weak point)处电压的瞬间下降而易使负载电路10容易发生操作异常。
发明内容
本发明提供一种具有经调节偏压电流放大器的稳压器，可以在负载电流急剧变化时，产生对应电流以推动稳压器的输出级电路。
本发明的实施例提供一种稳压器，包括第一电压放大器、第一输出级电路、第一交流通过滤器、第一电流放大器、第二输出级电路以及第一增益电路。第一电压放大器的第一输入端接收参考电压。第一电压放大器的第二输入端耦接至稳压器的第一输出端以接收稳压器的第一输出电压。第一输出级电路的输入端耦接至第一电压放大器的输出端。第一输出级电路的输出端耦接至稳压器的第一输出端。第一交流通过滤器的输入端耦接至稳压器的第一输出端，以接收第一输出电压。第一交流通过滤器可以滤除第一输出电压的直流成份而输出第一输出电压的交流成份。第一电流放大器的第一输入端接收参考电流。第一电流放大器的第二输入端耦接至第一交流通过滤器的输出端，以接收第一输出电压的交流成份。第二输出级电路的输入端耦接至第一电流放大器的输出端。第二输出级电路的输出端耦接至稳压器的第一输出端。第一增益电路的输入端耦接至第一电压放大器的输出端。第一增益电路的输出端耦接至第二输出级电路的输入端，以调节第一电流放大器所输出的第一偏压的直流准位。
在本发明的一实施例中，上述的第一输出级电路经配置以提供第一输出电压的直流成份，而第二输出级电路经配置以提供第一输出电压的交流成份。
在本发明的一实施例中，上述的第一电压放大器包括运算放大器。
在本发明的一实施例中，上述的第一输出级电路包括晶体管。晶体管的第一端耦接系统电压。晶体管的第二端耦接至第一输出级电路的输出端。晶体管的控制端耦接至第一输出级电路的输入端。
在本发明的一实施例中，上述的第一交流通过滤器包括电容。电容的第一端耦接至第一交流通过滤器的输入端。电容的第二端耦接至第一交流通过滤器的输出端。
在本发明的一实施例中，上述的第一电流放大器包括交流回授电流放大器。
在本发明的一实施例中，上述的交流回授电流放大器包括第一P信道晶体管、第二P信道晶体管、第三P信道晶体管、电阻、第一N信道晶体管、第二N信道晶体管、第三N信道晶体管以及第四N信道晶体管。第一P信道晶体管的第一端耦接第一系统电压。第二P信道晶体管的第一端耦接至第一P信道晶体管的第二端。第二P信道晶体管的控制端耦接第二偏压。电阻的第一端耦接至第一P信道晶体管的控制端。电阻的第二端耦接至第二P信道晶体管的第二端。第三P信道晶体管的第一端耦接第一系统电压。第三P信道晶体管的控制端耦接至电阻的第二端。第三P信道晶体管的第二端耦接至第一电流放大器的输出端。第一N信道晶体管的第一端耦接第二系统电压。第二N信道晶体管的第一端耦接至第一N信道晶体管的第二端。第二N信道晶体管的控制端耦接第三偏压。第二N信道晶体管的第二端耦接至第二P信道晶体管的第二端。第三N信道晶体管的第一端耦接第二系统电压。第三N信道晶体管的第二端耦接至第三P信道晶体管的第二端。第四N信道晶体管的第一端耦接第二系统电压。第四N信道晶体管的第二端耦接至第一电流放大器的第一输入端，以接收参考电流。第四N信道晶体管的控制端耦接至第四N信道晶体管的第二端、第一N信道晶体管的控制端与第三N信道晶体管的控制端。
在本发明的一实施例中，上述的第一交流通过滤器包括第一电容以及第二电容。第一电容的第一端耦接至第一P信道晶体管的第二端。第二电容的第一端耦接至第一N信道晶体管的第二端。第二电容的第二端耦接至第一电容的第二端。
在本发明的一实施例中，上述的交流回授电流放大器包括第一P信道晶体管、第二P信道晶体管、第三P信道晶体管、第四P信道晶体管、第一N信道晶体管、第二N信道晶体管、第三N信道晶体管、第四N信道晶体管、第五N信道晶体管以及电阻。第一P信道晶体管的第一端耦接第一系统电压。第二P信道晶体管的第一端耦接至第一P信道晶体管的第二端。第二P信道晶体管的控制端耦接第二偏压。第三P信道晶体管的第一端耦接第一系统电压。第三P信道晶体管的第二端耦接至第一电流放大器的输出端。第四P信道晶体管的第一端耦接第一系统电压。第四P信道晶体管的第二端耦接至第四P信道晶体管的控制端、第一P信道晶体管的控制端与第三P信道晶体管的控制端。第一N信道晶体管的第一端耦接第二系统电压。第二N信道晶体管的第一端耦接至第一N信道晶体管的第二端。第二N信道晶体管的控制端耦接至第三偏压。第二N信道晶体管的第二端耦接至第二P信道晶体管的第二端。电阻的第一端耦接至第一N信道晶体管的控制端。电阻的第二端耦接至第二N信道晶体管的第二端。第三N信道晶体管的第一端耦接第二系统电压。第三N信道晶体管的第二端耦接至第三P信道晶体管的第二端。第三N信道晶体管的控制端耦接至电阻的第二端。第四N信道晶体管的第一端耦接第二系统电压。第四N信道晶体管的第二端耦接至第一电流放大器的第一输入端以接收参考电流。第四N信道晶体管的控制端耦接至第四N信道晶体管的第二端与第一N信道晶体管的控制端。第五N信道晶体管的第一端耦接第二系统电压。第五N信道晶体管的第二端耦接至第四P信道晶体管的第二端。第五N信道晶体管的控制端耦接至第四N信道晶体管的控制端。
在本发明的一实施例中，上述的第一交流通过滤器包括第一电容以及第二电容。第一电容的第一端耦接至第一P信道晶体管的第二端。第二电容的第一端耦接至第一N信道晶体管的第二端。第二电容的第二端耦接至第一电容的第二端。
在本发明的一实施例中，上述的交流回授电流放大器包括第一P信道晶体管、第二P信道晶体管、第三P信道晶体管、第四P信道晶体管、第五P信道晶体管、第六P信道晶体管、第一N信道晶体管、第二N信道晶体管、第三N信道晶体管、第四N信道晶体管、第五N信道晶体管、第六N信道晶体管、第七N信道晶体管、第一电阻以及第二电阻。第一P信道晶体管的第一端耦接第一系统电压。第二P信道晶体管的第一端耦接至第一P信道晶体管的第二端。第二P信道晶体管控制端耦接第二偏压。第一电阻的第一端耦接至第一P信道晶体管的控制端。第一电阻的第二端耦接至第二P信道晶体管的第二端。第三P信道晶体管的第一端耦接第一系统电压。第三P信道晶体管的第二端耦接至第一电流放大器的输出端。第三P信道晶体管的控制端耦接至第一电阻的第二端。第四P信道晶体管的第一端耦接第一系统电压。第四P信道晶体管的第二端耦接至第四P信道晶体管的控制端。第五P信道晶体管的第一端耦接第一系统电压。第五P信道晶体管的控制端耦接至第四P信道晶体管的控制端。第六P信道晶体管的第一端耦接至第五P信道晶体管的第二端。第六P信道晶体管的控制端耦接第三偏压。第一N信道晶体管的第一端耦接第二系统电压。第二N信道晶体管的第一端耦接至第一N信道晶体管的第二端。第二N信道晶体管的控制端耦接至第四偏压。第二N信道晶体管的第二端耦接至第二P信道晶体管的第二端。第三N信道晶体管的第一端耦接第二系统电压。第三N信道晶体管的第二端耦接至第三P信道晶体管的第二端。第四N信道晶体管的第一端耦接第二系统电压。第四N信道晶体管的第二端耦接至第一电流放大器的第一输入端，以接收参考电流。第四N信道晶体管的控制端耦接至第四N信道晶体管的第二端与第一N信道晶体管的控制端。第五N信道晶体管的第一端耦接第二系统电压。第五N信道晶体管的第二端耦接至第四P信道晶体管的第二端。第五N信道晶体管的控制端耦接至第四N信道晶体管的控制端。第二电阻的第一端耦接至第三N信道晶体管的控制端。第六N信道晶体管的第一端耦接第二系统电压。第六N信道晶体管的控制端耦接至第二电阻的第二端。第七N信道晶体管的第一端耦接至第六N信道晶体管的第二端。第七N信道晶体管的控制端耦接至第五偏压。第七N信道晶体管的第二端耦接至第六P信道晶体管的第二端与第三N信道晶体管的控制端。
在本发明的一实施例中，上述的第一交流通过滤器包括第一电容、第二电容、第三电容以及第四电容。第一电容的第一端耦接至第一P信道晶体管的第二端。第二电容的第一端耦接至第一N信道晶体管的第二端。第二电容的第二端耦接至第一电容的第二端。第三电容的第一端耦接至第五P信道晶体管的第二端。第四电容的第一端耦接至第六N信道晶体管的第二端。第四电容的第二端耦接至第三电容的第二端。
在本发明的一实施例中，上述的第二输出级电路包括晶体管。晶体管的第一端耦接系统电压。晶体管的第二端耦接至第二输出级电路的输出端。晶体管的控制端耦接至第二输出级电路的输入端。
在本发明的一实施例中，上述的第一增益电路包括晶体管。晶体管的第一端耦接系统电压。晶体管的第二端耦接至第一增益电路的输出端。晶体管的控制端耦接至第一增益电路的输入端。
在本发明的一实施例中，上述的晶体管的基体耦接至晶体管的控制端。
在本发明的一实施例中，上述的稳压器还包括第二交流通过滤器以及第二电流放大器。第二交流通过滤器的输入端耦接至稳压器的第一输出端，以接收第一输出电压。第二交流通过滤器经配置以滤除第一输出电压的直流成份，而输出第一输出电压的交流成份。第二电流放大器的第一输入端接收参考电流。第二电流放大器的第二输入端耦接至第二交流通过滤器的输出端，以接收第一输出电压的交流成份。第二电流放大器的输出端耦接至第一电压放大器的输出端。
在本发明的一实施例中，上述的稳压器的第一输出端经配置以耦接至负载电路的供电路径的第一节点。稳压器还包括第二增益电路、第二电压放大器、第三输出级电路、第三交流通过滤器、第四交流通过滤器、第三电流放大器、第四输出级电路、第三增益电路、第四增益电路以及第四电流放大器。第二增益电路的输入端耦接至第一电压放大器的输出端。第二电压放大器的第一输入端接收参考电压。第二电压放大器的第二输入端耦接至稳压器的第二输出端，以接收稳压器的第二输出电压。稳压器的第二输出端经配置以耦接至供电路径的第二节点。第三输出级电路的输入端耦接至第二电压放大器的输出端。第三输出级电路的输出端耦接至稳压器的第二输出端。第三交流通过滤器的输入端耦接至稳压器的第二输出端，以接收第二输出电压。第三交流通过滤器经配置以滤除第二输出电压的直流成份，而输出第二输出电压的交流成份。第四交流通过滤器的输入端耦接至稳压器的第二输出端，以接收第二输出电压。第四交流通过滤器经配置以滤除第二输出电压的直流成份，而输出第二输出电压的交流成份。第三电流放大器的第一输入端接收参考电流。第三电流放大器的第二输入端耦接至第三交流通过滤器的输出端，以接收第二输出电压的交流成份。第四输出级电路的输入端耦接至第三电流放大器的输出端以及第二增益电路的输出端。第四输出级电路的输出端耦接至稳压器的第二输出端。第三增益电路的输入端耦接至第二电压放大器的输出端。第三增益电路的输出端耦接至第四输出级电路的输入端。第四增益电路的输入端耦接至第二电压放大器的输出端。第四增益电路的输出端耦接至第二输出级电路的输入端。第四电流放大器的第一输入端接收参考电流。第四电流放大器的第二输入端耦接至第四交流通过滤器的输出端。以接收第二输出电压的交流成份。第四电流放大器的输出端耦接至第二电压放大器的输出端。
在本发明的一实施例中，上述的稳压器还包括第五增益电路、第六增益电路、第五输出级电路、第五交流通过滤器以及第五电流放大器。第五增益电路的输入端耦接至第一电压放大器的输出端。第六增益电路的输入端耦接至第二电压放大器的输出端。第五输出级电路的输入端耦接至第五增益电路的输出端以及第六增益电路的输出端。第五输出级电路的输出端耦接至稳压器的第三输出端。稳压器的第三输出端经配置以耦接至供电路径的第三节点。第五交流通过滤器的输入端耦接至稳压器的第三输出端，以接收稳压器的第三输出电压。第五交流通过滤器经配置以滤除第三输出电压的直流成份，而输出第三输出电压的交流成份。第五电流放大器的第一输入端接收参考电流。第五电流放大器的第二输入端耦接至第五交流通过滤器的输出端，以接收第三输出电压的交流成份。第五电流放大器的输出端耦接至第五输出级电路的输入端。
在本发明的一实施例中，上述的稳压器的第一输出端经配置以耦接至负载电路的供电路径的第一节点。稳压器还包括第二增益电路、第三输出级电路、第三交流通过滤器以及第三电流放大器。第二增益电路的输入端耦接至第一电压放大器的输出端。第三输出级电路的输入端耦接至第二增益电路的输出端。第三输出级电路的输出端耦接至稳压器的第二输出端。稳压器的第二输出端经配置以耦接至供电路径的第二节点。第三交流通过滤器的输入端耦接至稳压器的第二输出端，以接收稳压器的第二输出电压。第三交流通过滤器经配置以滤除第二输出电压的直流成份，而输出第二输出电压的交流成份。第三电流放大器的第一输入端接收参考电流。第三电流放大器的第二输入端耦接至第三交流通过滤器的输出端，以接收第二输出电压的交流成份。第三电流放大器的输出端耦接至第三输出级电路的输入端。
在本发明的一实施例中，上述的稳压器还包括第三增益电路、第四输出级电路、第四交流通过滤器以及第四电流放大器。第三增益电路的输入端耦接至第一电压放大器的输出端。第四输出级电路的输入端耦接至第三增益电路的输出端。第四输出级电路的输出端耦接至稳压器的第三输出端。稳压器的第三输出端经配置以耦接至供电路径的第三节点。第四交流通过滤器的输入端耦接至稳压器的第三输出端，以接收稳压器的第三输出电压。第四交流通过滤器经配置以滤除第三输出电压的直流成份，而输出第三输出电压的交流成份。第四电流放大器的第一输入端接收参考电流。第四电流放大器的第二输入端耦接至第四交流通过滤器的输出端，以接收第三输出电压的交流成份。第四电流放大器的输出端耦接至第四输出级电路的输入端。
基于上述，本发明实施例以交流回授的电流放大器协助驱动第二输出级电路，因此在负载电流急速变化时可以产生对应电流以推动稳压器的输出级电路，进而可以反应负载电路的峰值电流。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是说明现有稳压器使用于集成电路内部的示意图；
图2是依照本发明一实施例所显示一种稳压器的电路方框示意图；
图3是依照本发明一实施例说明图2所示第一电流放大器的电路示意图；
图4是依照本发明另一实施例说明图2所示第一电流放大器的电路示意图；
图5是依照本发明又一实施例说明图2所示第一电流放大器的电路示意图；
图6是依照本发明一实施例说明图2所示第一电压放大器、第一输出级电路、第一增益电路、第二输出级电路以及第一交流通过滤器的电路示意图；
图7是依照本发明另一实施例所显示一种稳压器的电路方框示意图；
图8是依照本发明再一实施例所显示一种稳压器的电路方框示意图；
图9是依照本发明又一实施例所显示一种稳压器的电路方框示意图；
图10是依照本发明再一实施例所显示一种稳压器的电路方框示意图。
附图标记：
11：供电路径
10：负载电路
110、120：现有稳压器
130、140：稳压电容
200、700、800、900、1000：稳压器
210：第一电压放大器
220：第一输出级电路
230：第一增益电路
240：第一电流放大器
250：第二输出级电路
260：第一交流通过滤器
261：电容
770：第二交流通过滤器
780：第二电流放大器
801、802、901、902、903、904、1001、1002、1003、1004：稳压部分
810：第二电压放大器
820：第三输出级电路
840：第三电流放大器
850：第四输出级电路
860：第三交流通过滤器
870：第四交流通过滤器
880：第四电流放大器
891：第二增益电路
892：第三增益电路
893：第四增益电路
941、942：电流放大器
951、952：输出级电路
961、962：交流通过滤器
994、995、996、997：增益电路
C31、C41、C51：第一电容
C32、C42、C52：第二电容
C53：第三电容
C54：第四电容
GND：接地电压
IDCAC、Iout1：输出电流
IFB：回授电流
Iref：参考电流
MP31、MP41、MP51：第一P信道晶体管
MP32、MP42、MP52：第二P信道晶体管
MP33、MP43、MP53：第三P信道晶体管
MP44、MP54：第四P信道晶体管
MP55：第五P信道晶体管
MP56：第六P信道晶体管
MN31、MN41、MN51：第一N信道晶体管
MN32、MN42、MN52：第二N信道晶体管
MN33、MN43、MN53：第三N信道晶体管
MN34、MN44、MN54：第四N信道晶体管
MN45、MN55：第五N信道晶体管
MN56：第六N信道晶体管
MN57：第七N信道晶体管
Ma、Mb、Mout1、Mout2、Mshift：晶体管
R31、R41：电阻
R51：第一电阻
R52：第二电阻
VBIAS1：第一偏压
VBIAS2、VBIAS32、VBIAS42、VBIAS52：第二偏压
VBIAS33、VBIAS43、VBIAS53：第三偏压
VBIAS54：第四偏压
VBIAS55：第五偏压
VCC、VCCX：系统电压
VDD：第一系统电压
VDD1、VDD2：电压
Vos1、Vos2：偏移电压
Vout1：第一输出电压
Vout2：第二输出电压
Vout3：第三输出电压
Vout4：第四输出电压
Vref：参考电压
VREG1、VREG2：偏压电压
具体实施方式
在本发明说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的组件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的组件/构件/步骤可以相互参照相关说明。
图2是依照本发明一实施例所显示一种稳压器200的电路方框示意图。稳压器200包括第一电压放大器210、第一输出级(output stage)电路220、第一增益电路230、第一电流放大器240、第二输出级电路250以及第一交流通过滤器(AC-pass filter)260。第一电压放大器210可以是任何放大器电路，例如运算放大器、电压比较器或是其他放大器电路。第一电压放大器210的第一输入端接收参考电压Vref。此参考电压Vref的准位可以视实际设计需求来决定。第一电压放大器210的第二输入端耦接至稳压器200的第一输出端，以接收稳压器200的第一输出电压Vout1。此第一输出电压Vout1可以被供应至负载电路的供电路径(未显示，后文详述)。
第一输出级电路220可以是任何类型输出级电路，例如推挽式输出电路或是其他输出电路。第一输出级电路220的输入端耦接至第一电压放大器210的输出端。第一输出级电路220的输出端耦接至稳压器200的第一输出端。以第一电压放大器210与第一输出级电路220构成的稳压回路可以检测第一输出电压Vout1的变化，进而调整第一输出级电路220的电流以使输出电流等于负载电流，藉此使第一输出电压Vout1维持于额定值。在第一输出电压Vout1发生变化之后，第一电压放大器210与第一输出级电路220构成的稳压回路可以实时提供第一输出电压Vout1的直流成份。
第一增益电路230的输入端耦接至第一电压放大器210的输出端。第一增益电路230的输出端耦接至第二输出级电路250的输入端，以提供第一偏压VBIAS1。第一增益电路230的电压增益值可以视实际设计需求来决定。举例来说，第一增益电路230的电压增益值可以是1或其他实数。第一增益电路230可以是任何增益电路，例如单位增益缓冲器(unity-gain buffer)、电位转换器(level shifter)、准位转换的单位增益缓冲器(level-shifting unity-gain-buffer,LSUGB)或是其他增益电路。
第二输出级电路250的输入端耦接至第一增益电路230的输出端与第一电流放大器240的输出端。第二输出级电路250的输出端耦接至稳压器200的第一输出端。第二输出级电路250可以是任何类型输出级电路，例如推挽式输出电路或是其他输出电路。第二输出级电路250可以与第一输出级电路220共同供应第一输出电压Vout1。
在第一电压放大器210与第一输出级电路220所构成的稳压调节回路(regulationloop)中，第一电压放大器210可以提供具有精准直流准位的偏压电压VREG1。第一增益电路230可以依据偏压电压VREG1来对应调节第一电流放大器240所输出的第一偏压VBIAS1的直流准位。因此，第一偏压VBIAS1的电压准位具备自适应性(adaptive)而会根据负载电流进行动态调整。
第一交流通过滤器260的输入端耦接至稳压器200的第一输出端，以接收第一输出电压Vout1。第一交流通过滤器260可以滤除第一输出电压Vout1的直流成份，而输出第一输出电压Vout1的交流成份(回授电流IFB)给第一电流放大器240。第一电流放大器240的第一输入端接收参考电流Iref。此参考电流Iref的准位可以视实际设计需求来决定。第一电流放大器240的第二输入端耦接至第一交流通过滤器260的输出端，以接收第一输出电压Vout1的交流成份。第一电流放大器240可以提供第一偏压VBIAS1的交流成份。
第一交流通过滤器260与第一电流放大器240可以实现交流回授(AC Feedback)。就直流成份而言，第一电流放大器240与第二输出级电路250并没有构成直流回路。就交流成份而言，第一交流通过滤器260、第一电流放大器240与第二输出级电路250构成了交流回路(AC loop)。当负载电流改变时，电流的变化(回授电流IFB)会经由第一交流通过滤器260回授至第一电流放大器240，进而调整第一电流放大器240的输出电流IDCAC。此输出电流IDCAC可快速推动第二输出级电路250，以使输出电流Iout1与负载电流达成平衡。此交流回路可以检测输出电流Iout1的变化，并以极高的速度反应于输出电流Iout1的变化。因此在输出电流Iout1发生变化之后，第一交流通过滤器260、第一电流放大器240与第二输出级电路250构成的交流回路可以快速且实时地提供第一输出电压Vout1的交流成份。当交流回路速度够快时，此交流回路可几乎消除第一输出电压Vout1的变化。除此之外，由于交流回路较直流回路(DC loop)易于维持稳定性，故可在系统稳定的前提下，设计出比一般稳压电路更高的带宽。
假设偏压电压VREG1与第一偏压VBIAS1的压差为VSHIFT，而第一输出级电路220与第二输出级电路250的临界电压(threshold voltage)均为VTH，则VBIAS1＝VREG1-VSHIFT＝Vout1+VTH-VSHIFT。当VSHIFT>0时，VBIAS1-Vout1＝VTH-VSHIFT<VTH，保证了第二输出级电路250于稳态呈现关闭而不输出电流。当峰值电流(peak current)发生于输出电流Iout1时，第一电流放大器240的输出电流IDCAC可以快速推动第二输出级电路250，以便输出大量电流来补偿峰值电流以稳定第一输出电压Vout1。故此第一增益电路230可藉由不同的VSHIFT设计而产生准位转换，以进一步控制第二输出级电路250的导通状态。除此之外，第一增益电路230亦可提供缓冲作用，以避免此第一偏压VBIAS1受到不必要的干扰。
第一电流放大器240可以是交流回授电流放大器、电流镜或是其他电流放大电路。举例来说，图3是依照本发明一实施例说明图2所示第一电流放大器240的电路示意图。图3显示了一个电流放大器，其对输出电流IDCAC具备供给(source)能力。于图3所示实施例中，第一电流放大器240包括第一P信道晶体管MP31、第二P信道晶体管MP32、第三P信道晶体管MP33、第一N信道晶体管MN31、第二N信道晶体管MN32、第三N信道晶体管MN33、第四N信道晶体管MN34以及电阻R31。第一交流通过滤器260包括第一电容C31以及第二电容C32。第一P信道晶体管MP31的第一端(例如源极)耦接第一系统电压VDD。第二P信道晶体管MP32的第一端(例如源极)耦接至第一P信道晶体管MP31的第二端(例如漏极)。第二P信道晶体管MP32的控制端(例如栅极)耦接第二偏压VBIAS32。此第二偏压VBIAS32的准位可以视实际设计需求来决定。电阻R31的第一端耦接至第一P信道晶体管MP31的控制端(例如栅极)。电阻R31的第二端耦接至第二P信道晶体管MP32的第二端(例如漏极)。第三P信道晶体管MP33的第一端(例如源极)耦接第一系统电压VDD。第三P信道晶体管MP33的控制端(例如栅极)耦接至电阻R31的第二端。第三P信道晶体管MP33的第二端(例如漏极)耦接至第一电流放大器240的输出端。
第四N信道晶体管MN34的第一端(例如源极)耦接第二系统电压(例如接地电压GND)。第四N信道晶体管MN34的第二端(例如漏极)耦接至第一电流放大器240的第一输入端，以接收参考电流Iref。第四N信道晶体管MN34的控制端(例如栅极)耦接至第四N信道晶体管MN34的第二端、第一N信道晶体管MN31的控制端(例如栅极)与第三N信道晶体管MN33的控制端(例如栅极)。第一N信道晶体管MN31的第一端(例如源极)耦接第二系统电压(例如接地电压GND)。第二N信道晶体管MN32的第一端(例如源极)耦接至第一N信道晶体管的第二端(例如漏极)。第二N信道晶体管MN32的控制端(例如栅极)耦接第三偏压VBIAS33。此第三偏压VBIAS33的准位可以视实际设计需求来决定。第二N信道晶体管MN32的第二端(例如漏极)耦接至第二P信道晶体管MP32的第二端。第三N信道晶体管MN33的第一端耦接第二系统电压(例如接地电压GND)。第三N信道晶体管MN33的第二端(例如漏极)耦接至第三P信道晶体管MP33的第二端。因此，第三P信道晶体管MP33与第三N信道晶体管MN33可以共同供应第一偏压VBIAS1给第二输出级电路250。其中，第一电流放大器240依据参考电流Iref而产生/决定第一偏压VBIAS1(输出电流IDCAC)的直流成份。
第一电容C31的第一端耦接至第一P信道晶体管MP31的第二端。第一电容C31的第二端接收第一输出电压Vout1(输出电流Iout1)。第二电容C32的第一端耦接至第一N信道晶体管MN31的第二端。第二电容C32的第二端耦接至第一电容C31的第二端。输出电流Iout1的交流成份(回授电流IFB)通过第一电容C31与第二电容C32传递给第一电流放大器240。其中，第一电流放大器240依据输出电流Iout1的交流成份来产生/决定第一偏压VBIAS1(输出电流IDCAC)的交流成份，以反映负载电流的变化。
图4是依照本发明另一实施例说明图2所示第一电流放大器240的电路示意图。图4显示了一个放大器，其对输出电流IDCAC具备汲取(sink)能力的放大器。于图4所示实施例中，第一电流放大器240包括第一P信道晶体管MP41、第二P信道晶体管MP42、第三P信道晶体管MP43、第四P信道晶体管MP44、第一N信道晶体管MN41、第二N信道晶体管MN42、第三N信道晶体管MN43、第四N信道晶体管MN44、第五N信道晶体管MN45以及电阻R41。第一交流通过滤器260包括第一电容C41以及第二电容C42。
第一P信道晶体管MP41的第一端(例如源极)耦接第一系统电压VDD。第二P信道晶体管MP42的第一端(例如源极)耦接至第一P信道晶体管MP41的第二端(例如漏极)。第二P信道晶体管MP42的控制端(例如栅极)耦接第二偏压VBIAS42。此第二偏压VBIAS42的准位可以视实际设计需求来决定。第三P信道晶体管MP43的第一端(例如源极)耦接第一系统电压VDD。第三P信道晶体管MP43的第二端(例如漏极)耦接至第一电流放大器240的输出端。第四P信道晶体管MP44的第一端(例如源极)耦接第一系统电压VDD。第四P信道晶体管MP44的第二端(例如漏极)耦接至第四P信道晶体管MP44的控制端(例如栅极)、第一P信道晶体管MP41的控制端(例如栅极)与第三P信道晶体管MP43的控制端(例如栅极)。
第四N信道晶体管MN44的第一端(例如源极)耦接第二系统电压(例如接地电压GND)。第四N信道晶体管MN44的第二端(例如漏极)耦接至第一电流放大器240的第一输入端，以接收参考电流Iref。第四N信道晶体管MN44的控制端(例如栅极)耦接至第四N信道晶体管MN44的第二端、第五N信道晶体管MN45的控制端(例如栅极)与第一N信道晶体管MN41的控制端(例如栅极)。第五N信道晶体管MN45的第一端(例如源极)耦接第二系统电压(例如接地电压GND)。第五N信道晶体管MN45的第二端(例如漏极)耦接至第四P信道晶体管MP44的第二端。第一N信道晶体管MN41的第一端(例如源极)耦接第二系统电压(例如接地电压GND)。第二N信道晶体管MN42的第一端(例如源极)耦接至第一N信道晶体管MN41的第二端(例如漏极)。第二N信道晶体管MN42的控制端(例如栅极)耦接至第三偏压VBIAS43。此第三偏压VBIAS43的准位可以视实际设计需求来决定。第二N信道晶体管MN42的第二端(例如漏极)耦接至第二P信道晶体管的第二端(例如漏极)。电阻R41的第一端耦接至第一N信道晶体管MN41的控制端。电阻R41的第二端耦接至第二N信道晶体管MN42的第二端与第三N信道晶体管MN43的控制端(例如栅极)。第三N信道晶体管MN43的第一端(例如源极)耦接第二系统电压(例如接地电压GND)。第三N信道晶体管MN43的第二端(例如漏极)耦接至第三P信道晶体管MP43的第二端。因此，第三P信道晶体管MP43与第三N信道晶体管MN43可以共同供应第一偏压VBIAS1给第二输出级电路250。其中，第一电流放大器240依据参考电流Iref而产生/决定第一偏压VBIAS1(输出电流IDCAC)的直流成份。
第一电容C41的第一端耦接至第一P信道晶体管MP41的第二端。第一电容C41的第二端接收第一输出电压Vout1(输出电流Iout1)。第二电容C42的第一端耦接至第一N信道晶体管MN41的第二端。第二电容C42的第二端耦接至第一电容C41的第二端。输出电流Iout1的交流成份(回授电流IFB)通过第一电容C41与第二电容C42传递给第一电流放大器240。其中，第一电流放大器240依据输出电流Iout1的交流成份来产生/决定第一偏压VBIAS1(输出电流IDCAC)的交流成份，以反映负载电流的变化。
图5是依照本发明又一实施例说明图2所示第一电流放大器240的电路示意图。图5显示了一个放大器，其对输出电流IDCAC同时具备来源(source)与汲取(sink)能力。于图5所示实施例中，第一电流放大器240包括第一P信道晶体管MP51、第二P信道晶体管MP52、第三P信道晶体管MP53、第四P信道晶体管MP54、第五P信道晶体管MP55、第六P信道晶体管MP56、第一N信道晶体管MN51、第二N信道晶体管MN52、第三N信道晶体管MN53、第四N信道晶体管MN54、第五N信道晶体管MN55、第六N信道晶体管MN56、第七N信道晶体管MN57、第一电阻R51以及第二电阻R52。第一交流通过滤器260包括第一电容C51、第二电容C52、第三电容C53以及第四电容C54。
第一P信道晶体管MP51的第一端(例如源极)耦接第一系统电压VDD。第二P信道晶体管MP52的第一端(例如源极)耦接至第一P信道晶体管MP51的第二端(例如漏极)。第二P信道晶体管MP52的控制端(例如栅极)耦接第二偏压VBIAS52。此第二偏压VBIAS52的准位可以视实际设计需求来决定。第一电阻R51的第一端耦接至第一P信道晶体管MP51的控制端(例如栅极)。第一电阻R51的第二端耦接至第二P信道晶体管MP52的第二端(例如漏极)与第三P信道晶体管MP53的控制端(例如栅极)。第三P信道晶体管MP53的第一端(例如源极)耦接第一系统电压VDD。第三P信道晶体管MP53的第二端(例如漏极)耦接至第一电流放大器240的输出端。
第四P信道晶体管MP54的第一端(例如源极)耦接第一系统电压VDD。第四P信道晶体管MP54的第二端(例如漏极)耦接至第四P信道晶体管MP54的控制端(例如栅极)与第五P信道晶体管MP55的控制端(例如栅极)。第五P信道晶体管MP55的第一端(例如源极)耦接第一系统电压VDD。第六P信道晶体管MP56的第一端(例如源极)耦接至第五P信道晶体管MP55的第二端(例如漏极)。第六P信道晶体管MP56的一控制端(例如栅极)耦接第三偏压VBIAS53。此第三偏压VBIAS53的准位可以视实际设计需求来决定。
第四N信道晶体管MN54的第一端(例如源极)耦接第二系统电压(例如接地电压GND)。第四N信道晶体管MN54的第二端(例如漏极)耦接至第一电流放大器240的第一输入端，以接收参考电流Iref。第四N信道晶体管MN54的控制端(例如栅极)耦接至第四N信道晶体管MN54的第二端、第五N信道晶体管MN55的控制端(例如栅极)与第一N信道晶体管MN51的控制端(例如栅极)。第五N信道晶体管MN55的第一端(例如源极)耦接第二系统电压(例如接地电压GND)。第五N信道晶体管MN55的第二端(例如漏极)耦接至第四P信道晶体管MP54的第二端。第一N信道晶体管MN51的第一端(例如源极)耦接第二系统电压(例如接地电压GND)。第二N信道晶体管MN52的第一端(例如源极)耦接至第一N信道晶体管MN51的第二端(例如漏极)。第二N信道晶体管MN52的控制端(例如栅极)耦接至第四偏压VBIAS54。此第四偏压VBIAS54的准位可以视实际设计需求来决定。第二N信道晶体管MN52的第二端(例如漏极)耦接至第二P信道晶体管MP52的第二端。
第三N信道晶体管MN53的第一端(例如源极)耦接第二系统电压(例如接地电压GND)。第三N信道晶体管MN53的第二端(例如漏极)耦接至第三P信道晶体管MP53的第二端。第二电阻R52的第一端耦接至第三N信道晶体管MN53的控制端(例如栅极)。第二电阻R52的第二端耦接至第六N信道晶体管MN56的控制端(例如栅极)。第六N信道晶体管MN56的第一端(例如源极)耦接第二系统电压(例如接地电压GND)。第七N信道晶体管MN57的第一端(例如源极)耦接至第六N信道晶体管MN56的第二端(例如漏极)。第七N信道晶体管MN57的控制端(例如栅极)耦接至第五偏压VBIAS55。此第五偏压VBIAS55的准位可以视实际设计需求来决定。第七N信道晶体管MN57的第二端(例如漏极)耦接至第六P信道晶体管MP56的第二端(例如漏极)与第三N信道晶体管MN53的控制端。因此，第三N信道晶体管MN53与第三P信道晶体管MP53可以共同供应第一偏压VBIAS1给第二输出级电路250。其中，第一电流放大器240依据参考电流Iref而产生/决定第一偏压VBIAS1(输出电流IDCAC)的直流成份。
第一电容C51的第一端耦接至第一P信道晶体管MP51的第二端。第一电容C51的第二端接收第一输出电压Vout1(输出电流Iout1)。第二电容C52的第一端耦接至第一N信道晶体管MN51的第二端。第二电容C52的第二端耦接至第一电容C51的第二端。第三电容C53的第一端耦接至第五P信道晶体管MP55的第二端。第三电容C53的第二端接收第一输出电压Vout1(输出电流Iout1)。第四电容C54的第一端耦接至第六N信道晶体管MN56的第二端。第四电容C54的第二端耦接至第三电容C53的第二端。输出电流Iout1的交流成份(回授电流IFB)通过第一电容C51、第二电容C52、第三电容C53与第四电容C54传递给第一电流放大器240。其中，第一电流放大器240依据输出电流Iout1的交流成份来产生/决定第一偏压VBIAS1(输出电流IDCAC)的交流成份，以反映负载电流的变化。
图6是依照本发明一实施例说明图2所示第一电压放大器210、第一输出级电路220、第一增益电路230、第二输出级电路250以及第一交流通过滤器260的电路示意图。于图6所示实施例中，第一电压放大器210可以是运算放大器，其中此运算放大器的第一输入端接收参考电压Vref，此运算放大器的第二输入端接收稳压器200的第一输出电压Vout1，而此运算放大器的输出端输出偏压电压VREG1给第一输出级电路220。
第一输出级电路220包括晶体管Mout1。晶体管Mout1可以是P信道晶体管、N信道晶体管、双载子晶体管或是其他晶体管。晶体管Mout1的第一端(例如漏极)耦接系统电压VCC。系统电压VCC的准位可以视实际设计需求来决定。举例来说(但不限于此)，系统电压VCC可以是1.8伏特或是其他电压准位。晶体管Mout1的第二端(例如源极)耦接至第一输出级电路220的输出端。晶体管Mout1的控制端(例如栅极)耦接至第一输出级电路220的输入端，以接收偏压电压VREG1。
于图6所示实施例中，第一交流通过滤器260包括电容261。该电容261的第一端耦接至第一交流通过滤器260的输入端。该电容261的第二端耦接至第一交流通过滤器260的输出端。因此，电容261可以滤除第一输出电压Vout1的直流成份，而输出第一输出电压Vout1的交流成份(回授电流IFB)给第一电流放大器240。
于图6所示实施例中，第二输出级电路250包括晶体管Mout2。晶体管Mout2可以是P信道晶体管、N信道晶体管、双载子晶体管或是其他晶体管。晶体管Mout2的第一端(例如漏极)耦接系统电压VCCX。系统电压VCCX的准位可以视实际设计需求来决定。举例来说(但不限于此)，系统电压VCCX的准位可以是大于或等于系统电压VCC的准位。晶体管Mout2的第二端(例如源极)耦接至第二输出级电路250的输出端。晶体管Mout2的控制端(例如栅极)耦接至第二输出级电路250的输入端，以接收第一偏压VBIAS1。
晶体管Mout2可以不需要负担第一输出电压Vout1的直流成份，因此晶体管Mout2的面积可以尽可能的小。晶体管Mout2的面积越小，则对瞬时的反应速度越快。另一方面，由于晶体管Mout2可以协助提供第一输出电压Vout1的交流成份来补偿负载电流的峰值电流，因此晶体管Mout1的面积可以适当地缩小。晶体管Mout1的面积被缩小，有助于反应速度的提升。
第一增益电路230包括晶体管Mshift。晶体管Mshift可以是P信道晶体管、N信道晶体管、双载子晶体管或是其他晶体管。晶体管Mshift的第一端(例如漏极)耦接系统电压VDD。晶体管Mshift的第二端(例如源极)耦接至第一增益电路230的输出端。晶体管Mshift的控制端(例如栅极)耦接至第一增益电路230的输入端。假设偏压电压VREG1与第一偏压VBIAS1的压差为VSHIFT，而晶体管Mshift的临界电压为VTH。当晶体管Mshift导通时，VSHIFT＝VTH，故稳态时VBIAS1-Vout1＝VTH-VSHIFT＝VTH-VTH＝0，即第二输出级电路250被截止而不输出电流。当峰值电流发生发生于输出电流Iout1时，第一电流放大器240的输出电流IDCAC可以快速推动第一偏压VBIAS1爬升VTH而启动晶体管Mout2输出大量电流补偿峰值电流。
在其他实施例中，晶体管Mshift的基体(body)可以被耦接至晶体管Mshift的控制端(栅极)。由于第一偏压VBIAS1需爬升超过VTH才可启动晶体管Mout2，此爬升时间将影响第一交流通过滤器260、第一电流放大器240与第二输出级电路250构成的交流回路的反应速度。当晶体管Mshift的基体被耦接至晶体管Mshift的控制端(栅极)时，偏压电压VREG1可以对晶体管Mshift的基体提供顺向偏压(forward bias)，藉此降低晶体管Mshift的VTH进而提升此交流回路的反应速度。
图7是依照本发明另一实施例所显示一种稳压器700的电路方框示意图。稳压器700包括第一电压放大器210、第一输出级电路220、第一增益电路230、第一电流放大器240、第二输出级电路250、第一交流通过滤器260、第二交流通过滤器770以及第二电流放大器780。图7所示稳压器700、第一电压放大器210、第一输出级电路220、第一增益电路230、第一电流放大器240、第二输出级电路250与第一交流通过滤器260可以参照图2至图6的相关说明而类推，故不再赘述。
请参照图7，第二交流通过滤器770的输入端耦接至稳压器700的第一输出端，以接收第一输出电压Vout1。第二交流通过滤器770的实施细节可以参照第一交流通过滤器260的相关说明而类推，故不再赘述。第二交流通过滤器770可以滤除第一输出电压Vout1的直流成份，而输出第一输出电压Vout1的交流成份。第二电流放大器780的第一输入端接收参考电流Iref。第二电流放大器780的第二输入端耦接至第二交流通过滤器的输出端，以接收第一输出电压Vout1的交流成份。第二电流放大器780的输出端耦接至第一电压放大器210的输出端。
第一输出级电路220与第二输出级电路250可以使用不同的电源来提供第一输出电压Vout1。当负载电流变化时，偏压电压VREG1与第一偏压VBIAS1的稳态电压需随之变化。第二交流通过滤器770以及第二电流放大器780可以以提供第二个交流回授回路。第二电流放大器780可以推动第一输出级电路220以加快偏压电压VREG1与第一偏压VBIAS1的反应速度。
图8是依照本发明再一实施例所显示一种稳压器800的电路方框示意图。稳压器800包括多个稳压部分，例如图8所显示的稳压部分801与稳压部分802。图8虽仅显示二个稳压部分，然而在其他实施例中可以依照设计需求而配置更多个稳压部分于集成电路中。这些稳压部分可以依照设计需求而配置于供电路径11的不同节点的附近。举例来说(但不限于此)，稳压部分801可以配置于供电路径11的第一端(第一节点)的附近，而稳压部分802可以配置于供电路径11的第二端(第二节点)的附近。图8所示负载电路10与供电路径11可以参照图1的相关说明，故不再赘述。
稳压器800的稳压部分801包括第一电压放大器210、第一电流放大器240、第二电流放大器780、第一增益电路230、第二增益电路891、第一输出级电路220、第二输出级电路250、第一交流通过滤器260以及第二交流通过滤器770。图8所示稳压器800的稳压部分801可以参照图7的相关说明而类推，故不再赘述。稳压器800的第一输出端(即稳压部分801的输出端)可以耦接至负载电路10的供电路径11的第一节点。稳压部分801的第二增益电路891的输入端耦接至第一电压放大器210的输出端。
稳压器800的稳压部分802包括第二电压放大器810、第三电流放大器840、第四电流放大器880、第三增益电路892、第四增益电路893、第三输出级电路820、第四输出级电路850、第三交流通过滤器860以及第四交流通过滤器870。图8所示稳压器800的稳压部分802可以参照图7的相关说明而类推。
稳压部分802的第二电压放大器810可以是任何放大器电路，例如运算放大器、电压比较器或是其他放大器电路。第二电压放大器810的第一输入端接收参考电压Vref。此参考电压Vref的准位可以视实际设计需求来决定。第二电压放大器810的第二输入端耦接至稳压器800的第二输出端(即稳压部分802的输出端)，以接收稳压器800的第二输出电压Vout2。稳压器800的第二输出端(即稳压部分802的输出端)可以耦接至负载电路10的供电路径11的第二节点。
第三输出级电路820可以是任何类型输出级电路，例如推挽式输出电路或是其他输出电路。第三输出级电路820的输入端耦接至第二电压放大器810的输出端。第三输出级电路820的输出端耦接至稳压器800的第二输出端(即稳压部分802的输出端)。第三输出级电路820的实施方式可以参照图2至图6所示第一输出级电路220的相关说明而类推，故不再赘述。以第三输出级电路820与第二电压放大器810构成的稳压回路可以检测第二输出电压Vout2的变化，进而调整第三输出级电路820的电流以使输出电流等于负载电流，藉此使第二输出电压Vout2维持于额定值。在第二输出电压Vout2发生变化之后，第二电压放大器810与第三输出级电路820构成的稳压回路可以实时提供第二输出电压Vout2的直流成份。
第三交流通过滤器860的输入端耦接至稳压器800的第二输出端，以接收第二输出电压Vout2。第三交流通过滤器860可以滤除第二输出电压Vout2的直流成份，而输出第二输出电压Vout2的交流成份。第四交流通过滤器870的输入端耦接至稳压器800的第二输出端，以接收第二输出电压Vout2。第四交流通过滤器870可以滤除第二输出电压Vout2的直流成份，而输出第二输出电压Vout2的交流成份。第三交流通过滤器860和/或第四交流通过滤器870的实施方式可以参照图2至图7所示第一交流通过滤器260的相关说明而类推，故不再赘述。
第三电流放大器840的第一输入端接收参考电流Iref。此参考电流Iref的准位可以视实际设计需求来决定。第三电流放大器840的第二输入端耦接至第三交流通过滤器860的输出端，以接收第二输出电压Vout2的交流成份。第四输出级电路850的输入端耦接至第三电流放大器840的输出端以及第二增益电路891的输出端。因此，第二增益电路891可以依据偏压电压VREG1来对应调节第三电流放大器840所输出的第二偏压VBIAS2的直流准位。第四输出级电路850的输出端耦接至稳压器800的第二输出端(即稳压部分802的输出端)。第三电流放大器840与第四输出级电路850的实施方式可以参照图2至图6所示第一电流放大器240与第二输出级电路250的相关说明而类推，故不再赘述。
第三增益电路892的输入端耦接至第二电压放大器810的输出端。第三增益电路892的输出端耦接至第四输出级电路850的输入端。第四增益电路893的输入端耦接至第二电压放大器810的输出端，第四增益电路893的输出端耦接至第二输出级电路250的输入端。第三增益电路892和/或第四增益电路893的实施方式可以参照图2至图6所示第一增益电路230的相关说明而类推，故不再赘述。在第二电压放大器810与第三输出级电路820所构成的稳压调节回路(regulation loop)中，第二电压放大器810可以提供具有精准直流准位的偏压电压VREG2。第三增益电路892可以依据偏压电压VREG2来对应调节第三电流放大器840所输出的第二偏压VBIAS2的直流准位。因此，第二偏压VBIAS2的电压准位具备自适应性(adaptive)而会根据负载电流进行动态调整。相类似的，第四增益电路893可以依据偏压电压VREG2来对应调节第一电流放大器240所输出的第一偏压VBIAS1的直流准位。
第四电流放大器880的第一输入端接收参考电流Iref。第四电流放大器880的第二输入端耦接至第四交流通过滤器870的输出端，以接收第二输出电压Vout2的交流成份。第四电流放大器880的输出端耦接至第二电压放大器810的输出端。第四电流放大器880的实施方式可以参照图2至图5所示第一电流放大器240的相关说明而类推，故不再赘述。
多个稳压部分(例如图8所显示的稳压部分801与稳压部分802)可进行交叉耦合偏压(cross-coupled biasing)。此时各稳压调节回路(regulation loop)会因电压放大器(例如210或810)的偏移电压(offset voltage)Vos差异而互相影响。无论如何，这些稳压部分中Vref+VOS最高的回路会同时对所有电流放大器(例如240与840)提供经调节偏压(例如第一偏压VBIAS1与第二偏压VBIAS2)，使稳压器800的所有电流放大器在任何负载时皆可维持正常运作，而共同供给峰值电流。以图8所述两组稳压部分801与802为例，假设偏压电压VREG1与第一偏压VBIAS1的压差(或偏压电压VREG2与第二偏压VBIAS2的压差)为VSHIFT，在此架构下VBIAS1＝VBIAS2＝MAX[VREG1,VREG2]-VSHIFT，故可确保第一偏压VBIAS1与第二偏压VBIAS2具备交流摆荡(AC swing)而使第一电流放大器240与第三电流放大器840同时运作，以共同补偿峰值电流。
图9是依照本发明又一实施例所显示一种稳压器900的电路方框示意图。稳压器900包括多个稳压部分，例如图9所显示的稳压部分901、稳压部分902、稳压部分903与稳压部分904。图9虽显示四个稳压部分，然而在其他实施例中可以依照设计需求而配置三个或更多个稳压部分于集成电路中。这些稳压部分可以依照设计需求而配置于供电路径11的不同节点的附近。举例来说(但不限于此)，稳压部分901可以配置于供电路径11的第一端(第一节点)的附近，稳压部分902可以配置于供电路径11的第二端(第二节点)的附近，稳压部分903可以配置于供电路径11中的第三节点附近，而稳压部分904可以配置于供电路径11中的第四节点附近。图9所示负载电路10与供电路径11可以参照图1的相关说明，故不再赘述。
图9所示稳压器900的稳压部分901与稳压部分902可以参照图8所示稳压部分801与稳压部分802的相关说明而类推，故不再赘述。于图9所示实施例中，稳压器900还包括稳压部分903与稳压部分904。
稳压部分903包括电流放大器941、输出级电路951以及交流通过滤器961。输出级电路951的输出端耦接至稳压器900的第三输出端(即稳压部分903的输出端)，其中稳压器900的第三输出端可以耦接至供电路径11的第三节点。交流通过滤器961的输入端耦接至稳压器900的第三输出端(即稳压部分903的输出端)，以接收稳压器900的第三输出电压Vout3。交流通过滤器961可以滤除第三输出电压Vout3的直流成份，而输出第三输出电压Vout3的交流成份。电流放大器941的第一输入端接收参考电流Iref。此参考电流Iref的准位可以视实际设计需求来决定。电流放大器941的第二输入端耦接至交流通过滤器961的输出端，以接收第三输出电压Vout3的交流成份。电流放大器941的输出端耦接至输出级电路951的输入端。就交流成份而言，交流通过滤器961、电流放大器941与输出级电路951构成了交流回路(AC loop)。当负载电流改变时，电流的变化会经由交流通过滤器961回授至电流放大器941，进而调整输出级电路951的输出电流，以使输出电流与负载电流达成平衡。
稳压部分904包括电流放大器942、输出级电路952以及交流通过滤器962。输出级电路952的输出端耦接至稳压器900的第四输出端(即稳压部分904的输出端)，其中稳压器900的第四输出端可以耦接至供电路径11的第四节点。交流通过滤器962的输入端耦接至稳压器900的第四输出端(即稳压部分904的输出端)，以接收稳压器的第四输出电压Vout4。交流通过滤器962可以滤除第四输出电压Vout4的直流成份，而输出该第四输出电压Vout4的交流成份。电流放大器942的第一输入端接收参考电流Iref。电流放大器942的第二输入端耦接至交流通过滤器962的输出端，以接收第四输出电压Vout4的交流成份。电流放大器942的输出端耦接至输出级电路952的输入端。就交流成份而言，交流通过滤器962、电流放大器942与输出级电路952构成了交流回路。当负载电流改变时，电流的变化会经由交流通过滤器962回授至电流放大器942，进而调整输出级电路952的输出电流，以使输出电流与负载电流达成平衡。
于图9所示稳压器900中，稳压部分901还包括增益电路994与增益电路995。增益电路994与增益电路995的输入端耦接至第一电压放大器210的输出端。增益电路994的输出端耦接至稳压部分903中输出级电路951的输入端。因此，增益电路994可以依据偏压电压VREG1来对应调节电流放大器941所输出的偏压的直流准位。增益电路995的输出端耦接至稳压部分904中输出级电路952的输入端。因此，增益电路995可以依据偏压电压VREG1来对应调节电流放大器942所输出的偏压的直流准位。
于图9所示稳压器900中，稳压部分902还包括增益电路996与增益电路997。增益电路996与增益电路997的输入端耦接至第二电压放大器810的输出端。增益电路996的输出端耦接至稳压部分903中输出级电路951的输入端。因此，增益电路996可以依据偏压电压VREG2来对应调节电流放大器941所输出的偏压的直流准位。增益电路997的输出端耦接至稳压部分904中输出级电路952的输入端。因此，增益电路997可以依据偏压电压VREG2来对应调节电流放大器942所输出的偏压的直流准位。
于供电路径11的不同位置可以依照设计需求摆放一组或更多组稳压部分(例如903与904)，以降低供电路径11的寄生阻抗造成的影响。稳压部分903与稳压部分904中的输出级提供电流输出(非电压输出)，故可避免现有稳压器因彼此偏移电压差异而造成无法供给峰值电流的问题。
图10是依照本发明再一实施例所显示一种稳压器1000的电路方框示意图。稳压器1000包括多个稳压部分，例如图10所显示的稳压部分1001、稳压部分1002、稳压部分1003与稳压部分1004。图10虽显示四个稳压部分，然而在其他实施例中可以依照设计需求而配置三个或更多个稳压部分于集成电路中。这些稳压部分可以依照设计需求而配置于供电路径11的不同节点的附近。举例来说(但不限于此)，稳压部分1001可以配置于供电路径11的第一端(第一节点)的附近，稳压部分1002可以配置于供电路径11的第二端(第二节点)的附近，稳压部分1003可以配置于供电路径11中的第三节点附近，而稳压部分1004可以配置于供电路径11中的第四节点附近。图10所示负载电路10与供电路径11可以参照图1的相关说明，故不再赘述。
图10所示稳压器1000的稳压部分1001、稳压部分1003与稳压部分1004可以参照图9所示稳压部分901、稳压部分903与稳压部分904的相关说明而类推，故不再赘述。于图10所示实施例中，稳压部分1002可以取代图9所示稳压部分902。
稳压部分1002包括电流放大器840、输出级电路850以及交流通过滤器860。输出级电路850的输入端耦接至第二增益电路891的输出端。输出级电路850的输出端耦接至稳压器1000的第二输出端(即稳压部分1002的输出端)，其中稳压器1000的第二输出端可以耦接至供电路径11的第二节点。交流通过滤器860的输入端耦接至稳压器1000的第二输出端(即稳压部分1002的输出端)，以接收稳压器1000的第二输出电压Vout2。交流通过滤器860可以滤除第二输出电压Vout2的直流成份，而输出第二输出电压Vout2的交流成份。电流放大器840的第一输入端接收参考电流Iref。此参考电流Iref的准位可以视实际设计需求来决定。电流放大器840的第二输入端耦接至交流通过滤器860的输出端，以接收第二输出电压Vout2的交流成份。电流放大器840的输出端耦接至输出级电路850的输入端。就交流成份而言，交流通过滤器860、电流放大器840与输出级电路850构成了交流回路(AC loop)。当负载电流改变时，电流的变化会经由交流通过滤器860回授至电流放大器840，进而调整输出级电路850的输出电流，以使输出电流与负载电流达成平衡。
于供电路径11的不同位置可以依照设计需求摆放一组或更多组稳压部分(例如稳压部分1002、稳压部分1003和/或稳压部分1004)，以降低供电路径11的寄生阻抗造成的影响。稳压部分1002、稳压部分1003和/或稳压部分1004中的输出级提供电流输出(非电压输出)，故可避免现有稳压器因彼此偏移电压差异而造成无法供给峰值电流的问题。
综上所述，本发明实施例以交流回授的电流放大器协助驱动稳压器的输出级电路。在负载电流急速变化时，交流回授的电流放大器可以实时产生对应电流，以推动稳压器的输出级电路。因此，上述诸实施例所述稳压器可以高速且实时地反应负载电路的峰值电流。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。

Claims (20)

1.一种稳压器，其特征在于，所述稳压器包括：
第一电压放大器，其第一输入端接收参考电压，所述第一电压放大器的第二输入端耦接至所述稳压器的第一输出端以接收所述稳压器的第一输出电压；
第一输出级电路，其输入端耦接至所述第一电压放大器的输出端，所述第一输出级电路的输出端耦接至所述稳压器的所述第一输出端；
第一交流通过滤器，其输入端耦接至所述稳压器的所述第一输出端以接收所述第一输出电压，经配置以滤除所述第一输出电压的直流成份而输出所述第一输出电压的交流成份；
第一电流放大器，其第一输入端接收参考电流，所述第一电流放大器的第二输入端耦接至所述第一交流通过滤器的输出端以接收所述第一输出电压的所述交流成份；
第二输出级电路，其输入端耦接至所述第一电流放大器的输出端，所述第二输出级电路的输出端耦接至所述稳压器的所述第一输出端；以及
第一增益电路，其输入端耦接至所述第一电压放大器的所述输出端，所述第一增益电路的输出端耦接至所述第二输出级电路的所述输入端，以调节所述第一电流放大器所输出的第一偏压的直流准位。
2.根据权利要求1所述的稳压器，其特征在于，所述第一输出级电路经配置以提供所述第一输出电压的所述直流成份，而所述第二输出级电路经配置以提供所述第一输出电压的所述交流成份。
3.根据权利要求1所述的稳压器，其特征在于，所述第一电压放大器包括运算放大器。
4.根据权利要求1所述的稳压器，其特征在于，所述第一输出级电路包括：
晶体管，其第一端耦接系统电压，所述晶体管的第二端耦接至所述第一输出级电路的所述输出端，所述晶体管的控制端耦接至所述第一输出级电路的所述输入端。
5.根据权利要求1所述的稳压器，其特征在于，所述第一交流通过滤器包括电容，所述电容的第一端耦接至所述第一交流通过滤器的所述输入端，所述电容的第二端耦接至所述第一交流通过滤器的所述输出端。
6.根据权利要求1所述的稳压器，其特征在于，所述第一电流放大器包括交流回授电流放大器。
7.根据权利要求6所述的稳压器，其特征在于，所述交流回授电流放大器包括：
第一P信道晶体管，其第一端耦接第一系统电压；
第二P信道晶体管，其第一端耦接至所述第一P信道晶体管的第二端，所述第二P信道晶体管的控制端耦接第二偏压；
电阻，其第一端耦接至所述第一P信道晶体管的控制端，所述电阻的第二端耦接至所述第二P信道晶体管的第二端；
第三P信道晶体管，其第一端耦接所述第一系统电压，所述第三P信道晶体管的控制端耦接至所述电阻的所述第二端，所述第三P信道晶体管的第二端耦接至所述第一电流放大器的所述输出端；
第一N信道晶体管，其第一端耦接第二系统电压；
第二N信道晶体管，其第一端耦接至所述第一N信道晶体管的第二端，所述第二N信道晶体管的控制端耦接第三偏压，所述第二N信道晶体管的第二端耦接至所述第二P信道晶体管的所述第二端；
第三N信道晶体管，其第一端耦接所述第二系统电压，所述第三N信道晶体管的第二端耦接至所述第三P信道晶体管的所述第二端；以及
第四N信道晶体管，其第一端耦接所述第二系统电压，所述第四N信道晶体管的第二端耦接至所述第一电流放大器的所述第一输入端以接收所述参考电流，所述第四N信道晶体管的控制端耦接至所述第四N信道晶体管的所述第二端、所述第一N信道晶体管的控制端与所述第三N信道晶体管的控制端。
8.根据权利要求7所述的稳压器，其特征在于，所述第一交流通过滤器包括：
第一电容，其第一端耦接至所述第一P信道晶体管的所述第二端；以及
第二电容，其第一端耦接至所述第一N信道晶体管的所述第二端，所述第二电容的第二端耦接至所述第一电容的第二端，其中所述第一电容的所述第二端以及所述第二电容的所述第二端为所述第一交流通过滤器的所述输入端。
9.根据权利要求6所述的稳压器，其特征在于，所述交流回授电流放大器包括：
第一P信道晶体管，其第一端耦接第一系统电压；
第二P信道晶体管，其第一端耦接至所述第一P信道晶体管的第二端，所述第二P信道晶体管的控制端耦接第二偏压；
第三P信道晶体管，其第一端耦接所述第一系统电压，所述第三P信道晶体管的第二端耦接至所述第一电流放大器的所述输出端；
第四P信道晶体管，其第一端耦接所述第一系统电压，所述第四P信道晶体管的第二端耦接至所述第四P信道晶体管的控制端、所述第一P信道晶体管的控制端与所述第三P信道晶体管的控制端；
第一N信道晶体管，其第一端耦接第二系统电压；
第二N信道晶体管，其第一端耦接至所述第一N信道晶体管的第二端，所述第二N信道晶体管的控制端耦接至第三偏压，所述第二N信道晶体管的第二端耦接至所述第二P信道晶体管的第二端；
电阻，其第一端耦接至所述第一N信道晶体管的控制端，所述电阻的第二端耦接至所述第二N信道晶体管的所述第二端；
第三N信道晶体管，其第一端耦接所述第二系统电压，所述第三N信道晶体管的第二端耦接至所述第三P信道晶体管的所述第二端，所述第三N信道晶体管的控制端耦接至所述电阻的所述第二端；
第四N信道晶体管，其第一端耦接所述第二系统电压，所述第四N信道晶体管的第二端耦接至所述第一电流放大器的所述第一输入端以接收所述参考电流，所述第四N信道晶体管的控制端耦接至所述第四N信道晶体管的所述第二端与所述第一N信道晶体管的所述控制端；以及
第五N信道晶体管，其第一端耦接所述第二系统电压，所述第五N信道晶体管的第二端耦接至所述第四P信道晶体管的所述第二端，所述第五N信道晶体管的控制端耦接至所述第四N信道晶体管的所述控制端。
10.根据权利要求9所述的稳压器，其特征在于，所述第一交流通过滤器包括：
第一电容，其第一端耦接至所述第一P信道晶体管的所述第二端；以及
第二电容，其第一端耦接至所述第一N信道晶体管的所述第二端，所述第二电容的第二端耦接至所述第一电容的第二端，其中所述第一电容的所述第二端以及所述第二电容的所述第二端为所述第一交流通过滤器的所述输入端。
11.根据权利要求6所述的稳压器，其特征在于，所述交流回授电流放大器包括：
第一P信道晶体管，其第一端耦接第一系统电压；
第二P信道晶体管，其第一端耦接至所述第一P信道晶体管的第二端，所述第二P信道晶体管的控制端耦接第二偏压；
第一电阻，其第一端耦接至所述第一P信道晶体管的控制端，所述第一电阻的第二端耦接至所述第二P信道晶体管的第二端；
第三P信道晶体管，其第一端耦接所述第一系统电压，所述第三P信道晶体管的第二端耦接至所述第一电流放大器的所述输出端，所述第三P信道晶体管的控制端耦接至所述第一电阻的所述第二端；
第四P信道晶体管，其第一端耦接所述第一系统电压，所述第四P信道晶体管的第二端耦接至所述第四P信道晶体管的控制端；
第五P信道晶体管，其第一端耦接所述第一系统电压，所述第五P信道晶体管的控制端耦接至所述第四P信道晶体管的所述控制端；
第六P信道晶体管，其第一端耦接至所述第五P信道晶体管的第二端，所述第六P信道晶体管的控制端耦接第三偏压；
第一N信道晶体管，其第一端耦接第二系统电压；
第二N信道晶体管，其第一端耦接至所述第一N信道晶体管的第二端，所述第二N信道晶体管的控制端耦接至第四偏压，所述第二N信道晶体管的第二端耦接至所述第二P信道晶体管的所述第二端；
第三N信道晶体管，其第一端耦接所述第二系统电压，所述第三N信道晶体管的第二端耦接至所述第三P信道晶体管的所述第二端；
第四N信道晶体管，其第一端耦接所述第二系统电压，所述第四N信道晶体管的第二端耦接至所述第一电流放大器的所述第一输入端以接收所述参考电流，所述第四N信道晶体管的控制端耦接至所述第四N信道晶体管的所述第二端与所述第一N信道晶体管的控制端；
第五N信道晶体管，其第一端耦接所述第二系统电压，所述第五N信道晶体管的第二端耦接至所述第四P信道晶体管的所述第二端，所述第五N信道晶体管的控制端耦接至所述第四N信道晶体管的所述控制端；
第二电阻，其第一端耦接至所述第三N信道晶体管的控制端；
第六N信道晶体管，其第一端耦接所述第二系统电压，所述第六N信道晶体管的控制端耦接至所述第二电阻的第二端；以及
第七N信道晶体管，其第一端耦接至所述第六N信道晶体管的第二端，所述第七N信道晶体管的控制端耦接至第五偏压，所述第七N信道晶体管的第二端耦接至所述第六P信道晶体管的第二端与所述第三N信道晶体管的所述控制端。
12.根据权利要求11所述的稳压器，其特征在于，所述第一交流通过滤器包括：
第一电容，其第一端耦接至所述第一P信道晶体管的所述第二端；
第二电容，其第一端耦接至所述第一N信道晶体管的所述第二端，所述第二电容的第二端耦接至所述第一电容的第二端；
第三电容，其第一端耦接至所述第五P信道晶体管的所述第二端；以及
第四电容，其第一端耦接至所述第六N信道晶体管的所述第二端，所述第四电容的第二端耦接至所述第三电容的第二端，其中所述第一电容的所述第二端、所述第二电容的所述第二端、所述第三电容的所述第二端以及所述第四电容的所述第二端为所述第一交流通过滤器的所述输入端。
13.根据权利要求1所述的稳压器，其特征在于，所述第二输出级电路包括：
晶体管，其第一端耦接系统电压，所述晶体管的第二端耦接至所述第二输出级电路的所述输出端，所述晶体管的控制端耦接至所述第二输出级电路的所述输入端。
14.根据权利要求1所述的稳压器，其特征在于，所述第一增益电路包括：
晶体管，其第一端耦接系统电压，所述晶体管的第二端耦接至所述第一增益电路的所述输出端，所述晶体管的控制端耦接至所述第一增益电路的所述输入端。
15.根据权利要求14所述的稳压器，其特征在于，所述晶体管的基体耦接至所述晶体管的所述控制端。
16.根据权利要求1所述的稳压器，其特征在于，所述稳压器还包括：
第二交流通过滤器，其输入端耦接至所述稳压器的所述第一输出端以接收所述第一输出电压，经配置以滤除所述第一输出电压的所述直流成份而输出所述第一输出电压的所述交流成份；以及
第二电流放大器，其第一输入端接收所述参考电流，所述第二电流放大器的第二输入端耦接至所述第二交流通过滤器的输出端以接收所述第一输出电压的所述交流成份，而所述第二电流放大器的输出端耦接至所述第一电压放大器的所述输出端。
17.根据权利要求16所述的稳压器，其特征在于，所述稳压器的所述第一输出端经配置以耦接至负载电路的供电路径的第一节点，而所述稳压器还包括：
第二增益电路，其输入端耦接至所述第一电压放大器的所述输出端；
第二电压放大器，其第一输入端接收所述参考电压，所述第二电压放大器的第二输入端耦接至所述稳压器的第二输出端以接收所述稳压器的第二输出电压，其中所述稳压器的所述第二输出端经配置以耦接至所述供电路径的第二节点；
第三输出级电路，其输入端耦接至所述第二电压放大器的输出端，所述第三输出级电路的输出端耦接至所述稳压器的所述第二输出端；
第三交流通过滤器，其输入端耦接至所述稳压器的所述第二输出端以接收所述第二输出电压，经配置以滤除所述第二输出电压的直流成份而输出所述第二输出电压的交流成份；
第四交流通过滤器，其输入端耦接至所述稳压器的所述第二输出端以接收所述第二输出电压，经配置以滤除所述第二输出电压的所述直流成份而输出所述第二输出电压的所述交流成份；
第三电流放大器，其第一输入端接收所述参考电流，所述第三电流放大器的第二输入端耦接至所述第三交流通过滤器的输出端以接收所述第二输出电压的所述交流成份；
第四输出级电路，其输入端耦接至所述第三电流放大器的输出端以及所述第二增益电路的输出端，所述第四输出级电路的输出端耦接至所述稳压器的所述第二输出端；
第三增益电路，其输入端耦接至所述第二电压放大器的所述输出端，所述第三增益电路的输出端耦接至所述第四输出级电路的所述输入端；
第四增益电路，其输入端耦接至所述第二电压放大器的所述输出端，所述第四增益电路的输出端耦接至所述第二输出级电路的所述输入端；以及
第四电流放大器，其第一输入端接收所述参考电流，所述第四电流放大器的第二输入端耦接至所述第四交流通过滤器的输出端以接收所述第二输出电压的所述交流成份，而所述第四电流放大器的输出端耦接至所述第二电压放大器的所述输出端。
18.根据权利要求17所述的稳压器，其特征在于，所述稳压器还包括：
第五增益电路，其输入端耦接至所述第一电压放大器的所述输出端；
第六增益电路，其输入端耦接至所述第二电压放大器的所述输出端；
第五输出级电路，其输入端耦接至所述第五增益电路的输出端以及所述第六增益电路的输出端，所述第五输出级电路的输出端耦接至所述稳压器的第三输出端，其中所述稳压器的所述第三输出端经配置以耦接至所述供电路径的第三节点；
第五交流通过滤器，其输入端耦接至所述稳压器的所述第三输出端以接收所述稳压器的第三输出电压，经配置以滤除所述第三输出电压的直流成份而输出所述第三输出电压的交流成份；以及
第五电流放大器，其第一输入端接收所述参考电流，所述第五电流放大器的第二输入端耦接至所述第五交流通过滤器的输出端以接收所述第三输出电压的所述交流成份，所述第五电流放大器的输出端耦接至所述第五输出级电路的所述输入端。
19.根据权利要求16所述的稳压器，其特征在于，所述稳压器的所述第一输出端经配置以耦接至负载电路的供电路径的第一节点，而所述稳压器还包括：
第二增益电路，其输入端耦接至所述第一电压放大器的所述输出端；
第三输出级电路，其输入端耦接至所述第二增益电路的输出端，所述第三输出级电路的输出端耦接至所述稳压器的第二输出端，其中所述稳压器的所述第二输出端经配置以耦接至所述供电路径的第二节点；
第三交流通过滤器，其输入端耦接至所述稳压器的所述第二输出端以接收所述稳压器的第二输出电压，经配置以滤除所述第二输出电压的直流成份而输出所述第二输出电压的交流成份；以及
第三电流放大器，其第一输入端接收所述参考电流，所述第三电流放大器的第二输入端耦接至所述第三交流通过滤器的输出端以接收所述第二输出电压的所述交流成份，所述第三电流放大器的输出端耦接至所述第三输出级电路的所述输入端。
20.根据权利要求19所述的稳压器，其特征在于，所述稳压器还包括：
第三增益电路，其输入端耦接至所述第一电压放大器的所述输出端；
第四输出级电路，其输入端耦接至所述第三增益电路的输出端，所述第四输出级电路的输出端耦接至所述稳压器的第三输出端，其中所述稳压器的所述第三输出端经配置以耦接至所述供电路径的第三节点；
第四交流通过滤器，其输入端耦接至所述稳压器的所述第三输出端以接收所述稳压器的第三输出电压，经配置以滤除所述第三输出电压的直流成份而输出所述第三输出电压的交流成份；以及
第四电流放大器，其第一输入端接收所述参考电流，所述第四电流放大器的第二输入端耦接至所述第四交流通过滤器的输出端以接收所述第三输出电压的所述交流成份，所述第四电流放大器的输出端耦接至所述第四输出级电路的所述输入端。
CN201510966655.9A 2015-10-19 2015-12-21 具有经调节偏压电流放大器的稳压器 Expired - Fee Related CN106598124B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/887,287 2015-10-19
US14/887,287 US9971370B2 (en) 2015-10-19 2015-10-19 Voltage regulator with regulated-biased current amplifier

Publications (2)

Publication Number Publication Date
CN106598124A CN106598124A (zh) 2017-04-26
CN106598124B true CN106598124B (zh) 2018-06-26

Family

ID=58227458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510966655.9A Expired - Fee Related CN106598124B (zh) 2015-10-19 2015-12-21 具有经调节偏压电流放大器的稳压器

Country Status (3)

Country Link
US (1) US9971370B2 (zh)
CN (1) CN106598124B (zh)
TW (1) TWI563359B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11009901B2 (en) * 2017-11-15 2021-05-18 Qualcomm Incorporated Methods and apparatus for voltage regulation using output sense current
TWI664807B (zh) * 2018-11-20 2019-07-01 智原科技股份有限公司 放大器
TWI801922B (zh) * 2021-05-25 2023-05-11 香港商科奇芯有限公司 電壓調節器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103019285A (zh) * 2011-09-23 2013-04-03 立锜科技股份有限公司 具动态压降控制的电源供应器及其方法
CN103186155A (zh) * 2011-12-27 2013-07-03 康舒科技股份有限公司 具有位准转换功能的数字控制器及其位准转换电路
CN104699163A (zh) * 2015-04-01 2015-06-10 成都西蒙电子技术有限公司 一种低压差线性稳压器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559424A (en) * 1994-10-20 1996-09-24 Siliconix Incorporated Voltage regulator having improved stability
US6806690B2 (en) 2001-12-18 2004-10-19 Texas Instruments Incorporated Ultra-low quiescent current low dropout (LDO) voltage regulator with dynamic bias and bandwidth
EP1336912A1 (en) 2002-02-18 2003-08-20 Motorola, Inc. Low drop-out voltage regulator
US6700360B2 (en) * 2002-03-25 2004-03-02 Texas Instruments Incorporated Output stage compensation circuit
US6703815B2 (en) * 2002-05-20 2004-03-09 Texas Instruments Incorporated Low drop-out regulator having current feedback amplifier and composite feedback loop
US6703816B2 (en) * 2002-03-25 2004-03-09 Texas Instruments Incorporated Composite loop compensation for low drop-out regulator
US6465994B1 (en) * 2002-03-27 2002-10-15 Texas Instruments Incorporated Low dropout voltage regulator with variable bandwidth based on load current
DK1378808T3 (da) * 2002-07-05 2008-06-23 Dialog Semiconductor Gmbh LDO-regulator med stort udgangsbelastningsområde og fast intern loop
US6765374B1 (en) 2003-07-10 2004-07-20 System General Corp. Low drop-out regulator and an pole-zero cancellation method for the same
JP4029812B2 (ja) * 2003-09-08 2008-01-09 ソニー株式会社 定電圧電源回路
US6861827B1 (en) 2003-09-17 2005-03-01 System General Corp. Low drop-out voltage regulator and an adaptive frequency compensation
EP1580637B1 (en) 2004-03-15 2008-05-21 Freescale Semiconductor, Inc. Low drop-out DC voltage regulator
EP1635239A1 (en) * 2004-09-14 2006-03-15 Dialog Semiconductor GmbH Adaptive biasing concept for current mode voltage regulators
US7106032B2 (en) * 2005-02-03 2006-09-12 Aimtron Technology Corp. Linear voltage regulator with selectable light and heavy load paths
US7327125B2 (en) 2005-02-17 2008-02-05 Qualcomm Incorporated Power supply circuit having voltage control loop and current control loop
JP2008217677A (ja) 2007-03-07 2008-09-18 Ricoh Co Ltd 定電圧回路及びその動作制御方法
US7714553B2 (en) * 2008-02-21 2010-05-11 Mediatek Inc. Voltage regulator having fast response to abrupt load transients
CN101520667B (zh) 2008-02-26 2014-08-13 瑞昱半导体股份有限公司 线性稳压器与稳压方法
CN101827476A (zh) 2009-03-04 2010-09-08 立锜科技股份有限公司 具有交直流直接转换控制功能的led驱动电路与相关方法和集成电路
TWI447556B (zh) * 2011-06-14 2014-08-01 Novatek Microelectronics Corp 快速反應電流源
US8710809B2 (en) * 2011-06-28 2014-04-29 Stmicroelectronics International N.V. Voltage regulator structure that is operationally stable for both low and high capacitive loads
US8760131B2 (en) * 2012-01-06 2014-06-24 Micrel, Inc. High bandwidth PSRR power supply regulator
US9665111B2 (en) * 2014-01-29 2017-05-30 Semiconductor Components Industries, Llc Low dropout voltage regulator and method
GB2525674B (en) * 2014-05-02 2017-11-29 Cirrus Logic Int Semiconductor Ltd Low noise amplifier for MEMS capacitive transducers
TWI514104B (zh) * 2014-07-11 2015-12-21 Novatek Microelectronics Corp 用於穩壓器之電流源及其穩壓器
US9983607B2 (en) * 2014-11-04 2018-05-29 Microchip Technology Incorporated Capacitor-less low drop-out (LDO) regulator
TWM502863U (zh) 2014-11-14 2015-06-11 Upi Semiconductor Corp 電源選擇電路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103019285A (zh) * 2011-09-23 2013-04-03 立锜科技股份有限公司 具动态压降控制的电源供应器及其方法
CN103186155A (zh) * 2011-12-27 2013-07-03 康舒科技股份有限公司 具有位准转换功能的数字控制器及其位准转换电路
CN104699163A (zh) * 2015-04-01 2015-06-10 成都西蒙电子技术有限公司 一种低压差线性稳压器

Also Published As

Publication number Publication date
CN106598124A (zh) 2017-04-26
US20170108883A1 (en) 2017-04-20
US9971370B2 (en) 2018-05-15
TW201715326A (zh) 2017-05-01
TWI563359B (en) 2016-12-21

Similar Documents

Publication Publication Date Title
US10481625B2 (en) Voltage regulator
US7679420B1 (en) Slew rate controlled level shifter with reduced quiescent current
CN103186157B (zh) 适用于逻辑系统的线性电压调节电路
US7880512B2 (en) Output driver circuit
CN207490875U (zh) 电压生成器电路
US7982537B2 (en) Operational amplifier
US8384470B2 (en) Internal power supply voltage generation circuit
JP5394968B2 (ja) 差動増幅回路
CN100578587C (zh) 电流驱动电路
JP2008015925A (ja) 基準電圧発生回路
US20090153249A1 (en) Rail to rail buffer amplifier
JP5241523B2 (ja) 基準電圧生成回路
JP2017506032A (ja) バッファ回路および方法
JP2017126259A (ja) 電源装置
JP2012065235A (ja) 電圧出力回路
CN107479610A (zh) 一种快速响应ldo电路
US7683687B2 (en) Hysteresis characteristic input circuit including resistors capable of suppressing penetration current
CN106598124B (zh) 具有经调节偏压电流放大器的稳压器
JP2014067240A (ja) 半導体装置
JP4614234B2 (ja) 電源装置およびそれを備える電子機器
JP2016208082A (ja) 電流ドライバ回路
JP2009258787A (ja) 電源回路
CN101483425B (zh) 低功率差动信号传输装置
US20150293547A1 (en) Voltage-current conversion circuit and power supply circuit
JP2006108778A (ja) 出力回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180626

Termination date: 20211221