CN105575809B - 一种沟槽式mosfet的制造方法 - Google Patents
一种沟槽式mosfet的制造方法 Download PDFInfo
- Publication number
- CN105575809B CN105575809B CN201410531557.8A CN201410531557A CN105575809B CN 105575809 B CN105575809 B CN 105575809B CN 201410531557 A CN201410531557 A CN 201410531557A CN 105575809 B CN105575809 B CN 105575809B
- Authority
- CN
- China
- Prior art keywords
- manufacturing
- layer
- groove
- protective layer
- reflection coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 70
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 46
- 238000000576 coating method Methods 0.000 claims abstract description 45
- 239000011248 coating agent Substances 0.000 claims abstract description 44
- 239000011241 protective layer Substances 0.000 claims abstract description 32
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 30
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 26
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 42
- 229920005591 polysilicon Polymers 0.000 claims description 42
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 21
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910003978 SiClx Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000007788 liquid Substances 0.000 claims 1
- 230000003628 erosive effect Effects 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 239000008367 deionised water Substances 0.000 description 4
- 229910021641 deionized water Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种沟槽式MOSFET的制造方法，通过在形成沟槽后去除抗反射涂层之前，先在所述沟槽的侧壁和底部上形成一层氧化硅保护层，然后再使用加热至一定温度的磷酸来腐蚀去除抗反射涂层，可以避免所述磷酸对所述沟槽侧壁和底部造成损伤；在去除抗反射涂层后，去除所述氧化硅保护层，而后在所述沟槽内形成的栅氧化层具有较高的质量，在测试或使用的过程中不会出现破损而形成栅极与源极的泄露通道，进而使得整个沟槽式MOSFET器件失效的问题。
Description
技术领域
本发明属于半导体器件的制造领域，涉及一种沟槽式MOSFET的制造方法。
背景技术
MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效晶体管)以其开关速度快、频率性能好、输入阻抗高、驱动功率小、温度特性好、无二次击穿问题等优点，被大量应用于4C(即Communication，Computer，Consumer，Car：通信，电脑，消费电器，汽车)等领域中。
垂直型沟槽式MOSFET是将一些MOSFET装置形成于已在衬底中产生的沟槽中，使其具有高集成密度、大电流能力、低导通电阻和优良的关断特性等优点。由于上述尺寸和性能的优势，垂直型沟槽式MOSFET迅速得到更广泛的应用。垂直型沟槽式MOSFET的电流以垂直方向流过衬底，栅极位于半导体衬底的沟槽内并通常通过填充多晶硅形成。
现有的沟槽式MOSFET的制造过程如图1至图6所示，至少包括如下步骤：
1)如图1所示，提供一半导体衬底100，在所述半导体衬底100上自下至上依次形成外延层101、多晶硅层102、硬掩膜103、抗反射涂层104和具有第一开口106的光刻胶105；所述抗反射涂层104形成于所述光刻胶105的底部，用于在曝光的过程中减少所述光刻胶105底部的光的反射，使得曝光的大部分能量都被所述光刻胶105吸收，提高曝光的效率。
2)如图2所示，以所述具有第一开口106的光刻胶105为掩膜，刻蚀所述抗反射涂层104和所述硬掩膜103形成第二开口107；去除所述具有第一开口106的光刻胶105
3)如图3所示，刻蚀所述多晶硅层102和所述外延层101，在所述多晶硅层102和部分所述外延层101内形成沟槽108；
4)如图4所示，去除所述抗反射涂层104；
5)如图5所示，在所述第二开口107的侧壁、所述沟槽108的侧壁和底部形成栅氧化层(GOX)109，在所述栅氧化层109上形成多晶硅栅极110；
6)如图6所示，去除所述硬掩膜103，并在所述沟槽两侧的多晶硅层102内形成源极111。
上述的制备过程中，在所述多晶硅层102和所述外延层101内形成所述沟槽108以后，去除所述抗反射涂层104的方法为：采用加热至一定的温度的磷酸溶液来腐蚀去除所述抗反射涂层104。然而，所述磷酸溶液在腐蚀去除所述抗反射涂层104的同时，也会腐蚀掉一些所述沟槽108表面的硅，在所述沟槽108的表面形成一些凹坑等损伤。而在所述沟槽108内形成所述栅氧化层109的工艺条件要求非常严格，所述沟槽108表面被所述磷酸腐蚀造成损伤的地方必定会影响所述栅氧化层109的形成，使得在有损伤的地方形成的栅氧化层109比较薄弱。在后续的测试和使用的过程中，较薄弱处的所述栅氧化层109容易破损掉而形成栅极与源极的泄露通道，进而使得整个沟槽式MOSFET器件失效。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽式MOSFET的制造方法，用于解决现有沟槽式MOSFET的制造过程中在使用磷酸腐蚀去除抗反射涂层的同时，会腐蚀去除沟槽表面的一部分硅，在所述沟槽表面形成凹坑等损伤，使得后续在所述沟槽表面上形成的栅氧化层比较薄弱，在测试或使用的过程中容易破损而造成整个沟槽式MOSFET器件失效的问题。
为实现上述目的及其他相关目的，本发明提供一种沟槽式MOSFET的制造方法，所述方法至少包括：
1)提供半导体衬底，在所述半导体衬底上依次形成外延层、多晶硅层、硬掩膜、抗反射涂层和具有第一开口的光刻胶；
2)以具有第一开口的光刻胶为掩膜，蚀刻所述抗反射涂层和所述硬掩膜形成第二开口，所述第二开口暴露出所述多晶硅层；去除所述具有第一开口的光刻胶；
3)刻蚀所述多晶硅层和部分所述外延层，在所述多晶硅层和部分所述外延层内形成沟槽；
4)在所述第二开口的侧壁、所述沟槽的侧壁和底部形成氧化硅保护层；
5)去除所述抗反射涂层；
6)去除所述氧化硅保护层；
7)在所述第二开口的侧壁、所述沟槽的侧壁和底部形成栅氧化层，在所述栅氧化层上形成多晶硅栅极。
优选地，步骤1)中所述多晶硅层为本征多晶硅层。
优选地，步骤3)中所形成的所述沟槽的纵截面形状为U形。
优选地，步骤4)中形成所述氧化硅保护层的方法为热氧化法。
优选地，步骤4)中所述氧化硅保护层的厚度为5nm～15nm。
优选地，步骤5)中使用磷酸溶液去除所述抗反射涂层。
可选地，所述磷酸溶液为加热至155℃～165℃，质量百分数为82％～88％的磷酸溶液。
优选地，步骤6)中使用氢氟酸溶液去除所述氧化硅保护层。
优选地，所述氢氟酸溶液为摩尔浓度为1％～3％的氢氟酸溶液，所述氢氟酸去除所述氧化硅保护层的时间为1～30分钟。
优选地，步骤7)之后还包括去除所述硬掩膜，并在所述沟槽两侧的多晶硅层内形成源极的步骤。
如上所述，本发明的沟槽式MOSFET的制造方法，具有以下有益效果：本发明中在形成沟槽后去除抗反射涂层之前，先在所述沟槽的侧壁和底部上形成一层氧化硅保护层，然后再使用加热至一定温度的磷酸来腐蚀去除抗反射涂层，可以避免所述磷酸对所述沟槽侧壁和底部造成损伤；在去除抗反射涂层后，去除所述氧化硅保护层，而后在所述沟槽内形成的栅氧化层具有较高的质量，在测试或使用的过程中不会出现破损而形成栅极与源极的泄露通道，进而使得整个沟槽式MOSFET器件失效的问题。
附图说明
图1-6显示为现有技术中沟槽式MOSFET的制造方法在各步骤的结构示意图。
图7显示为本发明的沟槽式MOSFET的制造方法的流程图。
图8-15显示为本发明的沟槽式MOSFET的制造方法在各步骤中的结构示意图。
元件标号说明
100、200 半导体衬底
101、201 外延层
102、202 多晶硅层
103、203 硬掩膜
104、204 抗反射涂层
105、205 光刻胶
106、206 第一开口
107、207 第二开口
108、208 沟槽
109、210 栅氧化层
110、211 多晶硅栅极
111、212 源极
209 氧化硅保护层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图请参阅图7至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图7至图15，本发明提供一种沟槽式MOSFET的制造方法，所述方法至少包括：
1)提供半导体衬底200，在所述半导体衬底200上依次形成外延层201、多晶硅层202、硬掩膜203、抗反射涂层204和具有第一开口206的光刻胶205；
2)以具有第一开口206的光刻胶为掩膜，蚀刻所述抗反射涂层204和所述硬掩膜203形成第二开口207，所述第二开口207暴露出所述多晶硅层202；去除所述具有第一开口206的光刻胶205；
3)刻蚀所述多晶硅层202和部分所述外延层201，在所述多晶硅层202和部分所述外延层201内形成沟槽208；
4)在所述第二开口207的侧壁、所述沟槽208的侧壁和底部形成氧化硅保护层209；
5)去除所述抗反射涂层204；
6)去除所述氧化硅保护层209；
7)在所述第二开口207的侧壁、所述沟槽208的侧壁和底部形成栅氧化层210，在所述栅氧化层210上形成多晶硅栅极211。
在步骤1)中，请参阅图7的S1步骤及图8，提供半导体衬底200，在所述半导体衬底200上依次形成外延层201、多晶硅层202、硬掩膜203、抗反射涂层204和具有第一开口206的光刻胶205。
具体的，所述半导体衬底200的材料可为硅、锗化硅、绝缘体上硅(silicononinsulator，SOI)、绝缘体上锗化硅(silicon germanium on insulator，SGOI)或绝缘体上锗(germanium on insulator，GOI)。优选地，本实施例中，所述半导体衬底200的材料为硅。
具体的，所述外延层201可以覆盖部分所述半导体衬底200的上表面或覆盖整个半导体衬底200的上表面，优选地，本实施例中，所述外延层201覆盖整个半导体衬底200的上表面。在所述半导体衬底200的材料优选为硅的情况下，所述外延层201包括硅。在所述半导体衬底200上形成所述外延层201的方法包括但不仅限于外延沉积法。
具体的，所述多晶硅层202的材料可为多晶硅或多晶硅金属硅化物等，其形成的方法可为低压化学气相沉积法(LPCVD，Low Pressure Chemical Vapor Depostion)。本实施例中，采用低压化学气相沉积法，以硅甲烷为气体源在所述外延层201上沉积所述多晶硅层202。优选地，本实施例中，所述多晶硅层202为本征多晶硅层。
具体的，所述硬掩膜203可以为二氧化硅/氮化硅/二氧化硅(Oxide/nitride/Oxide，ONO)堆栈组成，也可以为采用化学气相沉积法在低温下形成的氧化硅层(LTO，LowTemperature Oxide)。
具体的，所述抗反射涂层204可以采用常规的涂布工艺涂布在所述硬掩膜203的表面上。所述抗反射涂层204的材料可以为基于Si的抗反射涂层，例如氮氧化硅或氮化硅等。在所述硬掩膜203上涂布所述光刻胶205之前先涂布一层所述抗反射涂层204，所述抗反射涂层204用于在曝光的过程中减少所述光刻胶205底部的光的反射，使得曝光的大部分能量都被所述光刻胶205吸收，提高曝光的效率。
具体的，在所述抗反射涂层204上涂布所述光刻胶205之后，通过光刻工艺在所述光刻胶205上形成所述第一开口206，所述第一开口206用于定义后续所述沟槽208的开口大小。
在步骤2)中，请参阅图7的S2步骤及图9，以具有第一开口206的光刻胶为掩膜，蚀刻所述抗反射涂层204和所述硬掩膜203形成第二开口207，所述第二开口207暴露出所述多晶硅层202；去除所述具有第一开口206的光刻胶205。
具体的，可以采用干法刻蚀工艺或湿法刻蚀工艺在所述反射涂层204和所述硬掩膜203上形成所述第二开口207，所述第二开口207将被作为依据在后续工艺中刻蚀所述沟槽208。
在步骤3)中，请参阅图7的S3步骤及图10，刻蚀所述多晶硅层202和部分所述外延层201，在所述多晶硅层202和部分所述外延层201内形成沟槽208。
具体的，可以采用传统干法刻蚀工艺、湿法刻蚀工艺或干法湿法相结合的刻蚀工艺依次刻蚀所述多晶硅层202和所述外延层201，在所述多晶硅层202和所述外延层201内形成所述沟槽208。
具体的，所述沟槽208的纵截面形状为U形。所述沟槽208的底部位于所述外延层201内。
在步骤4)中，请参阅图7的S4步骤及图11，在所述第二开口207的侧壁、所述沟槽208的侧壁和底部形成氧化硅保护层209。
具体的，可以采用热氧化法在所述沟槽208的侧壁和底部形成所述氧化硅保护层209，所述热氧化法可以为蒸汽原位生成法(situ stream-generated，ISSG)或者是快速热氧化法(RTO)，形成所述氧化硅保护层209的温度范围为650～1100℃，形成的所述氧化硅保护层209的厚度为5～15nm。
需要说明的是，在所述第二开口207的侧壁、所述沟槽208的侧壁和底部形成所述氧化硅保护层209的方法不只限于上述热氧化法，其他可以实现相同相似效果的方法均可在此处使用。
由于在后续去除所述抗反射涂层204的时候，是使用加热至一定温度的磷酸溶液来进行腐蚀去除的，所述磷酸溶液会与硅发生反应，但不与氧化硅发生反应，因此在去除所述抗反射涂层204之前先在所述沟槽208的侧壁和底部表面上形成一层所述氧化硅保护层209，可以很好地保护所述沟槽208侧壁和底部表面的硅不被磷酸腐蚀掉，进而保证后续在其上形成的栅氧化层的质量。
在步骤5)中，请参阅图7的S5步骤及图12，去除所述抗反射涂层204。
具体的，在所述沟槽208的侧壁和底部形成所述氧化硅保护层209后，使用磷酸溶液腐蚀去除所述抗反射涂层204。所使用的磷酸溶液为加热至155℃～165℃，质量百分数为82％～88％的磷酸溶液去除所述抗反射涂层。优选地，本实施例中，所使用的磷酸溶液为加热至160℃，质量分数为85％的磷酸溶液。
具体的，在使用磷酸溶液去除所述抗反射涂层204以后，可以使用去离子水冲洗所述硬掩膜203的表面和所述沟槽208，以去除残留在所述硬掩膜203表面和所述沟槽208内的磷酸溶液。优选地，所使用的去离子水的温度为60℃～80℃。具体的清洗方法可以为现有半导体工艺中所有清洗晶圆的方法中的任一种。
在步骤6)中，请参阅图7的S6步骤及图13，去除所述氧化硅保护层209。
具体的，可以采用现有半导体工艺中所有去除氧化硅的干法刻蚀工艺、湿法刻蚀工艺或干法湿法相结合的工艺的一种来去除所述氧化硅保护层209。优选地，本实施例中，采用湿法刻蚀工艺去除所述氧化硅保护层209。更为优选地，采用氢氟酸溶液腐蚀去除所述氧化硅保护层209，所使用的氢氟酸溶液的摩尔浓度优选为1％～3％，腐蚀去除的时间为1～30分钟。
具体的，在使用氢氟酸溶液腐蚀去除所述氧化硅保护层209之后，还需要使用去离子水清洗所述硬掩膜203的表面和所述沟槽208，以去除所述硬掩膜203表面和所述沟槽208内残留的所述氢氟酸溶液，具体的清洗方法可以为现有半导体工艺中所有清洗晶圆的方法中的任一种。在使用去离子水完成清洗工艺后，还需要对所述硬掩膜203的表面和所述沟槽208进行干燥，具体的干燥方法可以为直接置于高温环境下干燥，也可以借助易挥发性物质来进行干燥以去除去离子水，譬如，使用异丙醇(IPA，Isopropyl Alcohol)进行干燥。
在步骤7)中，请参阅图7的S7步骤及图14，在所述第二开口207的侧壁、所述沟槽208的侧壁和底部形成栅氧化层210，在所述栅氧化层210上形成多晶硅栅极211。
具体的，所述栅氧化层210的材料可以为氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氧化硅(Oxide/Nitride/Oxide，ONO)。
具体的，可以通过现有技术中已知的任何沉积或刻蚀工艺在所述沟槽208的侧壁和底部上形成所述栅氧化层210。譬如，可以通过沉积工艺来形成所述栅氧化层210，所述沉积工艺包括化学气相沉积(CVD)工艺，例如SACVD(低于大气压CVD)或高密度等离子氧化物(HDP)或原子层沉积(ALD)工艺。
具体的，也可以使用热氧化法形成所述栅氧化层210,。具体的方法为：在高温环境下，将所述半导体结构暴露在含氧环境中形成所需厚度的栅氧化层210。所述热氧化法工艺通常在炉管中实现。所述热氧化法可以为蒸汽原位生成法或者是炉管氧化法，形成所述栅氧化层210的温度范围为650～1100℃，形成的所述栅氧化层210的厚度为6～50nm。
需要说明的是，如图15所示，在步骤7)之后还包括去除所述硬掩膜203，并在所述沟槽208两侧的多晶硅层202内形成源极212的步骤。具体的，形成所述源极212的工艺为本领域技术人员所熟知的常规工艺，这里不再累述。
综上所述，本发明中在形成沟槽后去除抗反射涂层之前，先在所述沟槽的侧壁和底部上形成一层氧化硅保护层，然后再使用加热至一定温度的磷酸来腐蚀去除抗反射涂层，可以避免所述磷酸对所述沟槽侧壁和底部造成损伤；在去除抗反射涂层后，去除所述氧化硅保护层，而后在所述沟槽内形成的栅氧化层具有较高的质量，在测试或使用的过程中不会出现破损而形成栅极与源极的泄露通道，进而使得整个沟槽式MOSFET器件失效的问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种沟槽式MOSFET的制造方法，其特征在于，包括以下步骤：
1)提供半导体衬底，在所述半导体衬底上依次形成外延层、多晶硅层、硬掩膜、抗反射涂层和具有第一开口的光刻胶；
2)以具有第一开口的光刻胶为掩膜，蚀刻所述抗反射涂层和所述硬掩膜形成第二开口，所述第二开口暴露出所述多晶硅层；去除所述具有第一开口的光刻胶；
3)刻蚀所述多晶硅层和部分所述外延层，在所述多晶硅层和部分所述外延层内形成沟槽；
4)在所述第二开口的侧壁、所述沟槽的侧壁和底部形成氧化硅保护层；
5)去除所述抗反射涂层；
6)去除所述氧化硅保护层；
7)在所述第二开口的侧壁、所述沟槽的侧壁和底部形成栅氧化层，在所述栅氧化层上形成多晶硅栅极。
2.根据权利要求1所述的沟槽式MOSFET的制造方法，其特征在于：步骤1)中所述多晶硅层为本征多晶硅层。
3.根据权利要求1所述的沟槽式MOSFET的制造方法，其特征在于：步骤3)中所形成的所述沟槽的纵截面形状为U形。
4.根据权利要求1所述的沟槽式MOSFET的制造方法，其特征在于：步骤4)中形成所述氧化硅保护层的方法为热氧化法。
5.根据权利要求1所述的沟槽式MOSFET的制造方法，其特征在于：步骤4)中所述氧化硅保护层的厚度为5nm～15nm。
6.根据权利要求1所述的沟槽式MOSFET的制造方法，其特征在于：步骤5)中使用磷酸溶液去除所述抗反射涂层。
7.根据权利要求6所述的沟槽式MOSFET的制造方法，其特征在于：所述磷酸溶液为加热至155℃～165℃，质量百分数为82％～88％的磷酸溶液。
8.根据权利要求1所述的沟槽式MOSFET的制造方法，其特征在于：步骤6)中使用氢氟酸溶液去除所述氧化硅保护层。
9.根据权利要求8所述的沟槽式MOSFET的制造方法，其特征在于：所述氢氟酸溶液为摩尔浓度为1％～3％的氢氟酸溶液，所述氢氟酸去除所述氧化硅保护层的时间为1～30分钟。
10.根据权利要求1所述的沟槽式MOSFET的制造方法，其特征在于：步骤7)之后还包括去除所述硬掩膜，并在所述沟槽两侧的多晶硅层内形成源极的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410531557.8A CN105575809B (zh) | 2014-10-10 | 2014-10-10 | 一种沟槽式mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410531557.8A CN105575809B (zh) | 2014-10-10 | 2014-10-10 | 一种沟槽式mosfet的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105575809A CN105575809A (zh) | 2016-05-11 |
| CN105575809B true CN105575809B (zh) | 2019-02-01 |
Family
ID=55885814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410531557.8A Active CN105575809B (zh) | 2014-10-10 | 2014-10-10 | 一种沟槽式mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105575809B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106057656A (zh) * | 2016-06-06 | 2016-10-26 | 中航（重庆）微电子有限公司 | 一种功率半导体器件的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518148B1 (en) * | 2001-09-06 | 2003-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for protecting STI structures with low etching rate liners |
| CN101101877A (zh) * | 2007-07-20 | 2008-01-09 | 哈尔滨工程大学 | 一种沟槽栅功率半导体器件制造方法 |
| CN102361007A (zh) * | 2011-11-02 | 2012-02-22 | 上海宏力半导体制造有限公司 | 沟槽刻蚀方法以及半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI240989B (en) * | 2005-01-17 | 2005-10-01 | Powerchip Semiconductor Corp | Method for forming trench gate dielectric layer |
-
2014
- 2014-10-10 CN CN201410531557.8A patent/CN105575809B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518148B1 (en) * | 2001-09-06 | 2003-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd | Method for protecting STI structures with low etching rate liners |
| CN101101877A (zh) * | 2007-07-20 | 2008-01-09 | 哈尔滨工程大学 | 一种沟槽栅功率半导体器件制造方法 |
| CN102361007A (zh) * | 2011-11-02 | 2012-02-22 | 上海宏力半导体制造有限公司 | 沟槽刻蚀方法以及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105575809A (zh) | 2016-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11551979B2 (en) | Method for manufacturing semiconductor structure | |
| CN107591362B (zh) | 半导体结构及其形成方法 | |
| CN105097533B (zh) | 半导体结构的形成方法 | |
| CN105280498A (zh) | 半导体结构的形成方法 | |
| CN104752363A (zh) | 快闪存储器的形成方法 | |
| CN104425220A (zh) | 图案的形成方法 | |
| CN105244269A (zh) | 一种半导体器件及其制造方法 | |
| CN106952816B (zh) | 鳍式晶体管的形成方法 | |
| CN110164767B (zh) | 半导体器件及其形成方法 | |
| CN104752180A (zh) | 半导体器件的形成方法 | |
| CN105097525B (zh) | 半导体器件的形成方法 | |
| CN110349852B (zh) | 用于改善finfet效能的栅极裙氧化及其制造方法 | |
| CN105826364B (zh) | 晶体管及其形成方法 | |
| CN105575809B (zh) | 一种沟槽式mosfet的制造方法 | |
| CN105529265A (zh) | Mos晶体管的制作方法及mos晶体管 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN104733387A (zh) | 半导体器件的形成方法 | |
| CN111769046A (zh) | 半导体结构及其形成方法 | |
| CN104701262B (zh) | 一种半导体器件的形成方法 | |
| CN108022881A (zh) | 晶体管及其形成方法 | |
| CN107731730A (zh) | 半导体结构的形成方法 | |
| CN106653693A (zh) | 改善核心器件和输入输出器件性能的方法 | |
| CN106298522A (zh) | 半导体结构的形成方法 | |
| CN106206452B (zh) | 半导体结构的形成方法 | |
| CN107591331B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |