CN105467703B - 阵列基板、显示面板以及阵列基板的制造方法 - Google Patents
阵列基板、显示面板以及阵列基板的制造方法 Download PDFInfo
- Publication number
- CN105467703B CN105467703B CN201510920100.0A CN201510920100A CN105467703B CN 105467703 B CN105467703 B CN 105467703B CN 201510920100 A CN201510920100 A CN 201510920100A CN 105467703 B CN105467703 B CN 105467703B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- layer
- common electrode
- electrode layer
- planarization layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 56
- 239000011159 matrix material Substances 0.000 claims abstract description 9
- 230000007704 transition Effects 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
本发明提供了阵列基板、显示面板以及阵列基板的制造方法，阵列基板包括：多个矩阵排列的TFT；平坦化层，形成于多个TFT之上；公共电极层，形成于平坦化层之上；钝化层，形成于公共电极层之上；以及像素电极层，形成于钝化层之上，像素电极层通过依次设置的钝化层的接触孔、公共电极层的接触孔和平坦化层的接触孔电连接至对应的TFT的漏极；平坦化层包括平坦区域以及自平坦化层的接触孔的边缘过渡到平坦区域的斜坡区域；公共电极层的接触孔的边缘位于平坦化层的斜坡区域。本发明使得公共电极层边缘处于平坦化层的斜坡区域上，改善了钝化层的覆盖性，可避免公共电极层边缘翘起或钝化层的陡坡处太薄导致的暗点不良。
Description
技术领域
本发明涉及显示装置制程工艺，尤其涉及一种低功耗的阵列基板、显示面板以及阵列基板的制造方法。
背景技术
图1为现有技术的LTPS阵列基板中子像素的走线示意图，其中，低温多晶硅(LowTemperature Poly-silicon；简称LTPS)。图2为图1中G-G′方向的剖面图。如图1和2所示，现有LTPS液晶显示器的每个子像素区域内设置有TFT基板10′(Thin Film Transistor，薄膜晶体管)、平坦化层20′、公共电极层30′、钝化层40′和像素电极层50′，透明的像素电极层50′依次通过钝化层40′的接触孔C′、公共电极层30′的接触孔B′和平坦化层20′的接触孔A′连接至TFT基板10′中的漏极8′。TFT基板10′可以包括从下至上依次层叠的基板1′、缓冲层2′、多晶硅层3′、绝缘层4′、栅极引线5′、源极6′、隔离层7′和漏极8′，漏极8′通过过孔连接到多晶硅层3′，并且还包括数据线9′。漏极8′与多晶硅层3′通过接触孔K′接触。栅极引线5′形成于上述接触孔的一侧。还可以根据阵列基板的实际需要在上述接触孔的另一侧设置一用于形成存储电容的第一金属线(图中未示出)。第一金属线可以与栅极引线5′同层同质。
现有技术中将公共电极层30′的接触孔B′的边缘处于平坦化层20′(有机膜)的平坦区域，公共电极层30′的倾角E′会比较大，达到50°左右，这样钝化层40′在陡坡处(钝化层40′覆盖公共电极层30′边缘的位置)会偏薄，当需要增加电容降低钝化层40′厚度时，会受到限制。
图3为现有技术的阵列基板的制程过程示意图。如图3所示，公共电极层30′(由ITO材料制程，氧化铟锡，Indium tin oxide)在晶化过程中由于应力变化，公共电极层30′的接触孔B′的边缘的ITO材料容易翘起。
发明内容
针对现有技术中的缺陷，本发明的目的在于提供阵列基板、显示面板以及阵列基板的制造方法，克服了现有技术的困难，使得公共电极层的接触孔的边缘位于平坦化层的斜坡区域上，同时使公共电极层的接触孔形成角度较小的倾角(小于等于30°)，可避免公共电极层边缘翘起或钝化层的陡坡处太薄导致的暗点不良。
根据本发明的一个方面，提供一种阵列基板，包括：
多个矩阵排列的TFT；
平坦化层，形成于所述多个TFT之上；
公共电极层，形成于所述平坦化层之上；
钝化层，形成于所述公共电极层之上；以及
像素电极层，形成于所述钝化层之上，所述像素电极层通过依次设置的所述钝化层的接触孔、所述公共电极层的接触孔和所述平坦化层的接触孔电连接至对应的TFT的漏极；
所述平坦化层包括平坦区域以及自所述平坦化层的接触孔的边缘过渡到所述平坦区域的斜坡区域；所述公共电极层的接触孔的边缘位于所述平坦化层的斜坡区域。
优选地，自所述平坦化层的接触孔的边缘到所述平坦区域的距离大于等于所述平坦化层厚度的1.5倍，且小于等于所述平坦化层厚度的2倍。
优选地，自所述平坦化层的接触孔的边缘到所述平坦区域的距离等于所述平坦化层厚度的1.7倍。
优选地，所述斜坡区域包括第一斜坡区域和第二斜坡区域，所述第一斜坡区域环绕所述平坦化层的接触孔设置，所述第二斜坡区域环绕所述第一斜坡区域设置，所述第一斜坡区域的倾角大于第二斜坡区域。
优选地，所述公共电极层的接触孔的边缘位于所述第二斜坡区域。
优选地，所述第一斜坡区域的倾角小于等于50°，所述第二斜坡区域的倾角小于等于30°。
优选地，所述公共电极层的接触孔的边缘与所述平坦化层的接触孔的边缘相距1.75um至3um。
优选地，所述公共电极层的接触孔的边缘处具有一倾角，所述倾角小于等于30°。
优选地，所述公共电极层的接触孔的直径大于所述平坦化层的接触孔，所述平坦化层的接触孔大于钝化层的接触孔的直径。
根据本发明的另一个方面，还提供一种显示面板，包括相对设置的对置基板和阵列基板，所述阵列基板为上述的阵列基板。
根据本发明的另一个方面，还提供一种阵列基板的制造方法，包括以下步骤：
提供一TFT基板，包括多个矩阵排列的TFT；
于所述TFT基板之上形成平坦化层，在所述平坦化层上形成若干接触孔，所述平坦化层包括平坦区域以及自所述平坦化层的接触孔的边缘过渡到所述平坦区域的斜坡区域；
于所述平坦化层之上形成公共电极层，在所述公共电极层形成若干接触孔，所述公共电极层的接触孔的边缘位于所述斜坡区域；
于所述公共电极层之上形成钝化层，在所述钝化层形成若干接触孔；以及，
于所述钝化层之上形成像素电极层，所述像素电极层通过依次层叠设置的所述钝化层的接触孔、公共电极层的接触孔和平坦化层的接触孔电连接至对应的TFT的漏极。
优选地，自所述平坦化层的接触孔的边缘到所述平坦区域的距离等于所述平坦化层厚度的1.7倍。
优选地，所述平坦化层的斜坡区域包括第一斜坡区域和第二斜坡区域，所述第一斜坡区域环绕所述平坦化层的接触孔设置，所述第二斜坡区域环绕所述第一斜坡区域设置，所述第一斜坡区域的倾角大于第二斜坡区域，所述第一斜坡区域的倾角小于等于50°，所述公共电极层的接触孔的边缘位于所述第二斜坡区域，所述第二斜坡区域的倾角小于等于30°。
优选地，所述公共电极层的接触孔的边缘与所示平坦化层的接触孔的边缘相距1.75um至3um。
优选地，所述公共电极层的接触孔的边缘处具有一倾角，所述倾角小于等于30°。
优选地，所述公共电极层的接触孔的直径大于所述平坦化层的接触孔，所述平坦化层的接触孔大于钝化层的接触孔的直径。
本发明的阵列基板、显示面板以及阵列基板的制造方法能够使得公共电极层边缘处于平坦化层的斜坡区域上，促进公共电极层的接触孔形成角度较小的倾角(小于等于30°)，改善了钝化层的覆盖性，可避免公共电极层边缘翘起或陡坡处钝化层的陡坡处太薄导致的暗点不良。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为现有技术的LTPS阵列基板中子像素的走线示意图；
图2为图1中G-G′方向的剖面图；
图3为现有技术的阵列基板的制程过程示意图；
图4为本发明的第一实施例的阵列基板中子像素的走线示意图；
图5为图4中G-G′方向的剖面图；
图6为图5中H区域的放大图；
图7为本发明的第一实施例的阵列基板的制造方法的流程图；
图8为本发明的第二实施例中H区域的放大图；以及
图9为本发明的第二实施例的阵列基板的制造方法的流程图。
附图标记
1′ 基板
2′ 缓冲层
3′ 多晶硅层
4′ 绝缘层
5′ 栅极引线
7′ 源极隔离层
8′ 漏极
9′ 数据线
10′ TFT基板
20′ 平坦化层
30′ 公共电极层
40′ 钝化层
50′ 像素电极层
A′ 平坦化层的接触孔
B′ 公共电极层的接触孔
C′ 钝化层的接触孔
E′ 公共电极层的接触孔的倾角
K′ 漏极与多晶硅层的接触孔
1 基板
2 缓冲层
3 多晶硅层
4 绝缘层
5 栅极引线
7 隔离层
8 漏极
9 数据线
10 TFT基板
20 平坦化层
30 公共电极层
40 钝化层
50 像素电极层
A 平坦化层的接触孔
B 公共电极层的接触孔
C 钝化层的接触孔
D 斜坡区域
D1 第一斜坡区域
D2 第二斜坡区域
E 公共电极层的接触孔的倾角
F 平坦区域
J 平坦化层的厚度
K 漏极与多晶硅层的接触孔
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员应意识到，没有特定细节中的一个或更多，或者采用其它的方法、组元、材料等，也可以实践本发明的技术方案。在某些情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明。
图4为本发明的第一实施例的阵列基板中子像素的走线示意图。图5为图4中G-G′方向的剖面图。图6为图5中H区域的放大图。如图4至6所示，本发明的一种阵列基板，包括：多个矩阵排列的TFT、平坦化层20、公共电极层30、钝化层40和像素电极层50。其中，TFT基板10包括多个矩阵排列的TFT。平坦化层20形成于TFT基板10之上。公共电极层30形成于平坦化层20之上。钝化层40形成于公共电极层30之上。像素电极层50形成于钝化层40之上，像素电极层50通过依次层叠设置的钝化层40的接触孔C、公共电极层30的接触孔B和平坦化层20的接触孔A电连接至对应的TFT的漏极8。
优选地，钝化层40的接触孔C、公共电极层30的接触孔B和平坦化层20的接触孔A三个接触孔同心。并且，平坦化层20和钝化层40分别从上下两个方向一起包覆了公共电极层30。并且，公共电极层30的接触孔B的直径大于平坦化层20的接触孔A的直径，平坦化层20的接触孔A的直径大于钝化层40的接触孔C的直径。
本发明中的TFT基板10可以包括从下至上依次层叠的基板1、缓冲层2、多晶硅层3、绝缘层4、栅极引线5、源极(图中未示出)、隔离层7和漏极8，漏极8通过过孔连接到多晶硅层3，并且还包括数据线9。漏极8与多晶硅层3通过接触孔K接触。栅极引线5形成于上述接触孔的一侧。还可以根据阵列基板的实际需要在上述接触孔的另一侧设置一用于形成存储电容的第一金属线(图中未示出)。第一金属线可以与栅极引线5同层同质，但不以此为限。本发明中的TFT基板10也可以是其他结构，不以此为限。
平坦化层20包括平坦区域F以及自平坦化层20的接触孔A的边缘过渡到平坦区域F的斜坡区域D。斜坡区域D的形状可以是环绕接触孔A的环形。通过调整光刻和湿刻工艺，使得本发明中的公共电极层30的接触孔B的边缘位于平坦化层20的斜坡区域D，从而使得公共电极层30在晶化过程中由于应力变化，公共电极层30的接触孔B的边缘的ITO材料不容易翘起。公共电极层30的接触孔B的边缘处具有一倾角E，本发明的这种结构有利于控制该倾角E小于等于30°(参见图6)。从而保证在后续制程中，不会发生公共电极层30的接触孔B的边缘刺穿钝化层40而与像素电极层50短接的情况。自平坦化层20的接触孔A的边缘到平坦区域F的距离(相当于斜坡区域D的环径)可以大于等于平坦化层20的厚度J的1.5倍，且小于等于平坦化层20的厚度J的2倍，但不以此为限。本实施例中，优选地，自平坦化层20的接触孔A的边缘到平坦区域F的距离(相当于斜坡区域D的环径)等于平坦化层20的厚度J的1.7倍。
平坦化层20的厚度J可以为2um至3um，但不以此为限。以下以平坦化层20的厚度J等于2um为例，例举各膜层的厚度和各接触孔的孔径，但不以此为限。平坦化层20的接触孔A的直径等于5um。公共电极层30的接触孔B的边缘与平坦化层20的接触孔A的边缘相距1.75um至3um，即公共电极层30的接触孔B的直径约等于6.75um至8um。公共电极层30的接触孔B的直径较现有技术的接触孔B的直径更小，在制程时需要相应增加曝光量，以避免由于曝光不足导致的ITO材料残留的情况，从而抑制了聚集暗点不良的发生。
本发明还提供一种显示面板包括相对设置的对置基板和阵列基板，阵列基板为上述的阵列基板，可以具备上述的阵列基板的任意特征。其中，对置基板是可以现有的任何对置基板，此处不再赘述。
图7为本发明的第一实施例的阵列基板的制造方法的流程图。如图7所示，本发明的第一实施例的阵列基板的制造方法，包括以下步骤：
首先，提供一TFT基板10，包括多个矩阵排列的TFT。
其次，于TFT基板10之上形成平坦化层20，在平坦化层20上形成若干接触孔，平坦化层20包括平坦区域F以及自平坦化层20的接触孔A的边缘过渡到平坦区域F的斜坡区域D。
其次，于平坦化层20之上形成公共电极层30，在公共电极层30形成若干接触孔，公共电极层30的接触孔B的边缘位于斜坡区域D。
其次，于公共电极层30之上形成钝化层40，在钝化层40形成若干接触孔。
最后，于钝化层40之上形成像素电极层50，像素电极层50通过依次层叠设置的钝化层40的接触孔C、公共电极层30的接触孔B和平坦化层20的接触孔A电连接至对应的TFT的漏极。
其中，自平坦化层20的接触孔A的边缘到平坦区域F的距离等于平坦化层20的厚度J的1.7倍。公共电极层30的接触孔B的边缘与所示平坦化层20的接触孔A的边缘相距1.75um至3um。公共电极层30的接触孔B的边缘处具有一倾角，倾角小于等于30°。公共电极层30的接触孔B的直径大于平坦化层20的接触孔A，平坦化层20的接触孔A大于钝化层40的接触孔C的直径。其他技术特征与上述阵列基板相同，此处不再赘述。
图8为本发明的第二实施例中H区域的放大图。如图8所示，本发明的阵列基板中，斜坡区域D也可以包括第一斜坡区域D1和第二斜坡区域D2，但不以此为限。在本发明的基础上增加斜坡区域D的划分也落在本发明的保护范围之内。第一斜坡区域D1环绕平坦化层20的接触孔A设置，第二斜坡区域D2环绕第一斜坡区域D1设置，第一斜坡区域D1的倾角大于第二斜坡区域D2。第一斜坡区域D1的环径可以等于1um至2um，第二斜坡区域D2的环径可以等于2um至3um。公共电极层30的接触孔B的边缘位于第二斜坡区域D2。第一斜坡区域D1的倾角小于等于50°，第二斜坡区域D2的倾角小于等于30°。
第二实施例中第二斜坡区域D2相对于第一斜坡区域D1更缓。与第一实施例中斜坡区域D的倾角相比，第二实施例的分段式斜坡的结构中第二斜坡区域D2的倾角可以控制得更小，则公共电极层30的接触孔B的边缘位于第二斜坡区域D2能更有利于保证边缘的ITO材料不容易翘起，也便于控制公共电极层30的边缘的倾角小于等于30°。从而保证在后续制程中，不会发生公共电极层30的接触孔B的边缘刺穿钝化层40而与像素电极层50短接的情况。其他技术特征与第一实施例中阵列基板相同，此处不再赘述。
图9为本发明的第二实施例的阵列基板的制造方法的流程图。如图9所示，本发明的第二实施例的阵列基板的制造方法，包括以下步骤：
首先，提供一TFT基板10，包括多个矩阵排列的TFT。
其次，于TFT基板10之上形成平坦化层20，在平坦化层20上形成若干接触孔，平坦化层20包括平坦区域F以及自平坦化层20的接触孔A的边缘过渡到平坦区域F的第一斜坡区域D1和第二斜坡区域D2，第一斜坡区域D1环绕平坦化层20的接触孔A设置，第二斜坡区域D2环绕第一斜坡区域D1设置，第一斜坡区域D1的倾角大于第二斜坡区域D2，第一斜坡区域D1的倾角小于等于50°，第二斜坡区域D2的倾角小于等于30°。
其次，于平坦化层20之上形成公共电极层30，在公共电极层30形成若干接触孔，公共电极层30的接触孔B的边缘位于第二斜坡区域D2。
其次，于公共电极层30之上形成钝化层40，在钝化层40形成若干接触孔。
最后，于钝化层40之上形成像素电极层50，像素电极层50通过依次层叠设置的钝化层40的接触孔C、公共电极层30的接触孔B和平坦化层20的接触孔A电连接至对应的TFT的漏极。其他技术特征与第一实施例中阵列基板的制造方法相同，此处不再赘述。
综上可知，本发明的阵列基板、显示面板以及阵列基板的制造方法能够使得公共电极层边缘处于平坦化层的斜坡区域上，促进公共电极层的接触孔形成角度较小的倾角(小于等于30°)，改善了钝化层的覆盖性，可避免公共电极层边缘翘起或钝化层的陡坡处太薄导致的暗点不良。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。
Claims (11)
1.一种阵列基板，其特征在于，包括：
多个矩阵排列的TFT；
平坦化层，形成于所述多个TFT之上；
公共电极层，形成于所述平坦化层之上；
钝化层，形成于所述公共电极层之上；以及
像素电极层，形成于所述钝化层之上，所述像素电极层通过依次设置的所述钝化层的接触孔、所述公共电极层的接触孔和所述平坦化层的接触孔电连接至对应的TFT的漏极；
所述平坦化层包括平坦区域以及自所述平坦化层的接触孔的边缘过渡到所述平坦区域的斜坡区域；所述公共电极层的接触孔的边缘位于所述平坦化层的斜坡区域；
所述公共电极层的接触孔的直径大于所述平坦化层的接触孔，所述平坦化层的接触孔大于钝化层的接触孔的直径；
所述钝化层的接触孔、所述公共电极层的接触孔和所述平坦化层的接触孔三个接触孔同心；
所述平坦化层和所述钝化层分别从上下两个方向一起包覆了所述公共电极层；
所述斜坡区域包括第一斜坡区域和第二斜坡区域，所述第一斜坡区域环绕所述平坦化层的接触孔设置，所述第二斜坡区域环绕所述第一斜坡区域设置，所述第一斜坡区域的倾角大于第二斜坡区域；所述公共电极层的接触孔的边缘位于所述第二斜坡区域；
所述公共电极层的接触孔的边缘处具有一倾角，所述倾角小于等于30°。
2.如权利要求1所述的阵列基板，其特征在于，自所述平坦化层的接触孔的边缘到所述平坦区域的距离大于等于所述平坦化层厚度的1.5倍，且小于等于所述平坦化层厚度的2倍。
3.如权利要求2所述的阵列基板，其特征在于，自所述平坦化层的接触孔的边缘到所述平坦区域的距离等于所述平坦化层厚度的1.7倍。
4.如权利要求1所述的阵列基板，其特征在于，所述公共电极层的接触孔的边缘位于所述第二斜坡区域。
5.如权利要求1所述的阵列基板，其特征在于，所述第一斜坡区域的倾角小于等于50°，所述第二斜坡区域的倾角小于等于30°。
6.如权利要求1所述的阵列基板，其特征在于，所述公共电极层的接触孔的边缘与所述平坦化层的接触孔的边缘相距1.75um至3um。
7.一种显示面板，其特征在于，包括相对设置的对置基板和阵列基板，所述阵列基板为权利要求1至6中任意一项所述的阵列基板。
8.一种阵列基板的制造方法，其特征在于，包括以下步骤：
提供一TFT基板，包括多个矩阵排列的TFT；
于所述TFT基板之上形成平坦化层，在所述平坦化层上形成若干接触孔，所述平坦化层包括平坦区域以及自所述平坦化层的接触孔的边缘过渡到所述平坦区域的斜坡区域；
于所述平坦化层之上形成公共电极层，在所述公共电极层形成若干接触孔，所述公共电极层的接触孔的边缘位于所述斜坡区域；
于所述公共电极层之上形成钝化层，在所述钝化层形成若干接触孔，所述公共电极层的接触孔的直径大于所述平坦化层的接触孔，所述平坦化层的接触孔大于钝化层的接触孔的直径；以及，
于所述钝化层之上形成像素电极层，所述像素电极层通过依次层叠设置的所述钝化层的接触孔、公共电极层的接触孔和平坦化层的接触孔电连接至对应的TFT的漏极；
所述钝化层的接触孔、所述公共电极层的接触孔和所述平坦化层的接触孔三个接触孔同心；
所述平坦化层和所述钝化层分别从上下两个方向一起包覆了所述公共电极层；
所述斜坡区域包括第一斜坡区域和第二斜坡区域，所述第一斜坡区域环绕所述平坦化层的接触孔设置，所述第二斜坡区域环绕所述第一斜坡区域设置，所述第一斜坡区域的倾角大于第二斜坡区域；所述公共电极层的接触孔的边缘位于所述第二斜坡区域；
所述公共电极层的接触孔的边缘处具有一倾角，所述倾角小于等于30°。
9.如权利要求8所述的阵列基板的制造方法，其特征在于，自所述平坦化层的接触孔的边缘到所述平坦区域的距离等于所述平坦化层厚度的1.7倍。
10.如权利要求8所述的阵列基板的制造方法，其特征在于，所述第一斜坡区域的倾角小于等于50°，所述公共电极层的接触孔的边缘位于所述第二斜坡区域，所述第二斜坡区域的倾角小于等于30°。
11.如权利要求8所述的阵列基板的制造方法，其特征在于：所述公共电极层的接触孔的边缘与所示平坦化层的接触孔的边缘相距1.75um至3um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510920100.0A CN105467703B (zh) | 2015-12-11 | 2015-12-11 | 阵列基板、显示面板以及阵列基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510920100.0A CN105467703B (zh) | 2015-12-11 | 2015-12-11 | 阵列基板、显示面板以及阵列基板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105467703A CN105467703A (zh) | 2016-04-06 |
| CN105467703B true CN105467703B (zh) | 2019-08-13 |
Family
ID=55605558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510920100.0A Active CN105467703B (zh) | 2015-12-11 | 2015-12-11 | 阵列基板、显示面板以及阵列基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105467703B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107526218B (zh) * | 2016-06-22 | 2020-07-07 | 群创光电股份有限公司 | 显示面板 |
| CN106292040B (zh) * | 2016-10-26 | 2020-01-03 | 武汉华星光电技术有限公司 | 阵列基板及其制造方法、液晶面板及液晶显示屏 |
| CN108269759B (zh) * | 2018-02-26 | 2020-11-06 | 武汉华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
| CN111430300B (zh) * | 2020-03-31 | 2023-09-05 | 京东方科技集团股份有限公司 | Oled阵列基板及其制备方法、显示面板及显示装置 |
| CN113433724B (zh) * | 2021-07-05 | 2022-09-09 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4905136B2 (ja) * | 2007-01-05 | 2012-03-28 | ソニー株式会社 | 液晶装置 |
| CN102769013A (zh) * | 2011-05-03 | 2012-11-07 | 乐金显示有限公司 | 薄膜晶体管基板及其制造方法 |
| CN104637952A (zh) * | 2013-11-07 | 2015-05-20 | 乐金显示有限公司 | 阵列基板及其制造方法 |
| CN104914632A (zh) * | 2014-03-13 | 2015-09-16 | 深圳莱宝高科技股份有限公司 | 半透半反显示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101772511B1 (ko) * | 2010-06-22 | 2017-08-30 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| CN103268045B (zh) * | 2012-09-24 | 2016-08-10 | 厦门天马微电子有限公司 | Tft阵列基板及其制作方法、液晶显示设备 |
| TWI511303B (zh) * | 2013-08-30 | 2015-12-01 | Ye Xin Technology Consulting Co Ltd | 液晶顯示器的陣列基板 |
| JP6347937B2 (ja) * | 2013-10-31 | 2018-06-27 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN105116655B (zh) * | 2015-09-22 | 2017-04-12 | 深圳市华星光电技术有限公司 | 液晶显示面板、阵列基板及其制造方法 |
-
2015
- 2015-12-11 CN CN201510920100.0A patent/CN105467703B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4905136B2 (ja) * | 2007-01-05 | 2012-03-28 | ソニー株式会社 | 液晶装置 |
| CN102769013A (zh) * | 2011-05-03 | 2012-11-07 | 乐金显示有限公司 | 薄膜晶体管基板及其制造方法 |
| CN104637952A (zh) * | 2013-11-07 | 2015-05-20 | 乐金显示有限公司 | 阵列基板及其制造方法 |
| CN104914632A (zh) * | 2014-03-13 | 2015-09-16 | 深圳莱宝高科技股份有限公司 | 半透半反显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105467703A (zh) | 2016-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105467703B (zh) | 阵列基板、显示面板以及阵列基板的制造方法 | |
| CN105470269B (zh) | Tft阵列基板及其制作方法 | |
| US9885933B1 (en) | TFT array substrate and manufacturing method thereof | |
| US10763450B2 (en) | Display substrate, method for manufacturing display substrate, display panel, and display device | |
| CN104880873B (zh) | 像素结构、显示面板和像素结构的制作方法 | |
| CN106406591B (zh) | Oled触控基板、其制造方法及控制方法 | |
| CN105097832B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| WO2019114349A1 (zh) | 阵列基板及显示装置 | |
| CN110632781A (zh) | 显示面板、显示装置及显示面板制作方法 | |
| CN105093750A (zh) | Tft阵列基板结构及其制作方法 | |
| CN103018986B (zh) | 阵列基板及其制备和驱动方法、液晶显示面板 | |
| CN107402480A (zh) | 液晶显示器 | |
| CN103558718A (zh) | 像素结构 | |
| CN104932159A (zh) | 显示基板及其制造方法、驱动方法和显示装置 | |
| US20170219896A1 (en) | Array substrate and method of manufacturing the same, display panel and display device | |
| US9841639B2 (en) | Touch display panel and fabrication method thereof, and display device | |
| CN203117619U (zh) | 一种阵列基板及液晶显示装置 | |
| US20160190157A1 (en) | Pixel structure and manufacturing method thereof | |
| CN107861303A (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN105097673A (zh) | Tft基板结构的制作方法 | |
| US10209541B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| CN105575978A (zh) | 薄膜晶体管阵列基板及其制造方法以及液晶显示装置 | |
| TW201825972A (zh) | 畫素結構 | |
| CN105988258A (zh) | 显示器面板 | |
| US11899320B2 (en) | Array substrate and liquid crystal display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |